JPH0683577A

JPH0683577A - シフト演算装置

Info

Publication number: JPH0683577A
Application number: JP4230795A
Authority: JP
Inventors: Takeshi Nagano; 勇志長野
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1992-08-31
Filing date: 1992-08-31
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】シフト演算装置の出力幅をソースデータ幅と
同じビット幅とし、補正回路を用いることなく基本とし
ているシフトのシフト方向と逆のシフトを行うことが可
能なシフト演算装置を提供する。【構成】ビット幅を持つデータをビット単位で移動す
るシフト演算装置において、データを左方向へ移動する
シフト情報をデコードする左シフト用デコード手段２１
と、データを右方向へ移動するシフト情報をデコードす
る右シフト用デコード手段２２と、デコード手段の出力
を選択的に入力して前記データをビット単位で移動する
移動手段２３，２４とを有するものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シフト演算装置に関す
るものである。

【０００２】

【従来の技術】一般に、論理回路において、レジスタ内
にあるデータの各ビットを右あるいは左に移動するシフ
トが行われる場合があり、右へ動かすことを右シフト、
左へ動かすことを左シフトという。そして、シフトには
論理シフトと算術シフトとがある。

【０００３】以下に、論理シフトにおいて説明を行う。
図９は、シフト状態図であり、図９の（ａ）に示すよう
に、例えば８ビットのレジスタ内にある元のデータを左
へ１回シフトすると図９の（ｂ）に示す状態となり、一
方、レジスタ内にある元のデータを右へ１回シフトする
と図９の（ｃ）に示す状態となる。

【０００４】また、右シフトや左シフトを行ったとき、
はみ出たものを循環させてもどすサイクリック・シフト
がある。図１０はこのサイクリック・シフトのシフト状
態図である。図１０の（ａ）においては、左へシフトし
て左端のビットからはみ出たデータを右端のビットに戻
すことよって循環させ、いわばデータの回転を行う。ま
た、図１０の（ｂ）においては、右へシフトして右端の
ビットからはみ出たデータを左端のビットに戻すことに
よって循環させ、データの回転を行う。

【０００５】前記データのシフト及び回転の演算を行う
演算装置として、シフト演算装置が知られている。図１
１はシフト演算装置の基本動作概念図であり、図１２は
８ビットシフト演算装置の回路図であり、図１３は８ビ
ットシフト演算装置回路に用いる基本回路ユニットであ
る。図１１において、（ａ）は元のソースデータであ
り、例えば８ビットのデータ幅を有している。

【０００６】データのシフトを行うには、ソースデータ
の２倍のデータ幅を持つシフト演算装置を用意し、指定
されたビット数だけ右もしくは左方向へのシフトを行
う。図１１の（ｂ）は、ソースデータを左方向へ３ビッ
トだけシフトしたものであり、シフト演算装置本体の右
半分から左方向へ３ビット分シフトした結果が得られ、
一方、シフト演算装置本体の左半分から右方向へ５ビッ
ト分シフトした結果が得られる。

【０００７】また、データの回転を行うには、前記図１
１の（ｂ）のシフト結果を用い、シフト演算装置本体の
出力の右半分と左半分のビットごとの論理和をとること
によって得られる。図１２における８ビットシフト演算
装置回路では、図１３に示す基本ユニットを階層状に配
列して各基本ユニットにソースデータ、基本ユニットか
らのシフト結果及びシフト信号を入力することによっ
て、右シフトの結果、左シフトの結果及び回転の結果を
出力するものである。

【０００８】なお、図１３の基本ユニットは、トランス
ミッションゲートタイプの２入力セレクタであり、非シ
フトデータと被シフトデータの入力信号をシフト信号及
び非シフト信号によって選択するものである。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
構成では、以下のような問題点を有している。（１）従来のシフト演算装置においては、シフト演算装
置の出力がソースデータ幅の２倍のビット幅となる。例
えば、図１１の（ｂ）あるいは図１２に示されるよう
に、８ビット幅のソースデータに対してシフト演算装置
の出力は１６ビットとなり、２倍のビット幅の出力デー
タに対応する演算処理を必要とする。（２）また、従来のシフト演算装置においては、基本と
しているシフトのシフト方向と逆のシフトを行う場合に
は、補正回路を必要とする。

【００１０】一般に、シフト演算装置回路は、データの
移動の方向に応じて右シフトと左シフトの２種類があ
る。例えば、図１２の８ビットシフト演算装置回路にお
いては、左シフトを基本としている。この左シフトを基
本としているシフト演算装置回路においては、右シフト
を行う場合には補正回路を通す必要がある。図１４の補
正回路のデータ状態図によって説明する。

【００１１】図１１のシフト演算装置の基本動作概念図
において、左シフトのシフト量をａ ₂，ａ₁，ａ₀のシ
フト信号（ａ₂は４ビットシフト信号、ａ₁は４ビット
シフト信号、ａ₀は４ビットシフト信号とする）で表す
場合には、以下のようにして右シフトを行う。１ビット
右方向にシフトさせる場合について説明する。

【００１２】左シフトを基本とする回路においては、１
ビット左シフトは（ａ₂，ａ₁，ａ ₀）＝（１，０，
０）のシフト信号となる。右シフトを行う場合には、こ
のシフト信号の補数をとり、（ａ₂，ａ₁，ａ₀）＝
（０，１，１）のシフト信号とする。この補数のシフト
信号によってソースデータをシフトすると、その結果と
図１４の（ｂ）に示すようになり、出力の左半分におい
てソースデータを２ビット右シフトした状態となる。

【００１３】そこで、次に図１４の（ｂ）の結果を１ビ
ットだけ補正シフトさせると、出力の左半分からソース
データを１ビット右シフトしたものが得られることにな
る。図１２において説明すると、例えば、右方向に１ビ
ットシフトさせる場合には、図１２の右シフト信号によ
って１ビットシフト信号ａ₀、２ビットシフト信号ａ₁
及び４ビットシフト信号ａ₂についてその補数をとって
その補数のシフト信号によりシフトを行い、さらに前記
右シフト信号を出力のＬＳＢビットに入力して１ビット
の補正シフトを行う。これによって、基本シフトを左シ
フトとした場合の右シフトが行われる。

【００１４】したがって、左シフトを基本としているシ
フト演算装置回路において右シフトを行う場合には、シ
フト信号の補数をとったり、補正シフトを行うなどの補
正回路を通す必要がある。本発明は、前記した従来のシ
フト演算装置の問題点を除去し、シフト演算装置の出力
幅をソースデータ幅と同じビット幅とし、補正回路を用
いることなく基本としているシフトのシフト方向と逆の
シフトを行うことが可能なシフト演算装置を提供するこ
とを目的とする。

【００１５】

【課題を解決するための手段】前記の目的を達成するた
めに本発明のビット幅を持つデータをビット単位で移動
するシフト演算装置において、データを左方向へ移動す
るシフト情報をデコードする左シフト用デコード手段
と、データを右方向へ移動するシフト情報をデコードす
る右シフト用デコード手段と、デコード手段の出力を選
択的に入力して前記データをビット単位で移動する移動
手段とを有するものである。そして、移動手段は、デコ
ード手段の出力に応じて前記データをサイクリックに循
環させる手段や、空きビットを０又は１とする手段や、
またデコード手段の出力の上位ビットから見て最初に１
が現れるビット位置に応じてデータの符号補正を行う手
段を有するものである。

【００１６】

【作用】そのために、本発明のシフト演算装置において
は、データを移動するシフト情報をデコードするデコー
ド手段を、左方向へ移動するシフト情報をデコードする
左シフト用デコード手段と、右方向へ移動するシフト情
報をデコードする右シフト用デコード手段との２つのデ
コード手段とすることによって、シフト演算の基本のシ
フト方向と逆のシフト方向のシフトを行う場合の補正回
路を不要とすることができる。

【００１７】また、データの符号補正を行うことによっ
て、左方向と右方向の両シフト方向に対応する算術シフ
トを行うことができる。

【００１８】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明のシフト演算装置
の第１の実施例の構成図である。図１において、２１は
左シフト用デコーダ（以下、ＤＥＣＬという）、２２は
右シフト用デコーダ（以下、ＤＥＣＲという）、２３は
セレクタ、２４は循環演算器（以下、ＲＯＴという）、
Ａは入力データ、Ｂはシフトデータ、Ｒは出力データで
ある。

【００１９】本発明のシフト演算装置の第１の実施例に
おいて、入力データＡはシフトデータＢに基づいてＲＯ
Ｔ２４を駆動し、出力データＲを出力する。そして、Ｒ
ＯＴ２４の回転の量及び回転の方向を制御する入力信号
Ｘは、シフトデータＢをＤＥＣＬ２１とＤＥＣＲ２２の
２つのデコーダによってデコードし、セレクタ２３で選
択することによって得られる。

【００２０】つまり、ソースデータである入力データＡ
が３２ビットの場合には、入力データＡはＲＯＴ２４に
おいて、入力信号Ｘに応じて回転演算が施されてデータ
のシフトが行われ出力データＲとして出力される。この
ＲＯＴ２４における回転の量と回転方向とは、入力信号
Ｘによって決定される。そして、この入力信号Ｘはシフ
トデータＢをデコードして得られるものであり、本発明
はこのシフトデータＢをデコードするデコーダを２つ用
いるものである。２つのデコーダのうち一方のデコーダ
はＤＥＣＬ２１であり、他方のデコーダはＤＥＣＲ２２
である。

【００２１】したがって、本発明のシフト演算装置にお
いては、ＲＯＴ２４におけるシフトに先だってＤＥＣＬ
２１及びＤＥＣＲ２２において左シフトと右シフトの２
つのシフト制御用の信号をあらかじめ用意し、セレクタ
２３によって選択するものがある。このセレクタ２３
は、シフトデータＢの符号ＳＧＮＢとシフト方向Ｃによ
って決定される。

【００２２】このデコーダを２つ用いることによって、
シフト演算装置の出力幅をソースデータ幅と同じビット
幅とし、また補正回路を用いることなく基本としている
シフトのシフト方向と逆のシフトを行うことが可能とな
る。図２はデータ長が３２ビットの場合のＤＥＣＬの回
路図であり、図３は同じくデータ長が３２ビットの場合
のＤＥＣＲの回路図であり、図４はそれらの真理値表で
ある。また、図５はＲＯＴの真理値表である。

【００２３】以下に、図１〜５を用いてシフトデータＢ
の正負、及びシフト方向Ｃの組み合わせについて説明す
る。３２ビットの入力データＡを（ｄ₃₁ｄ₃₀ｄ₂₉・・・
ｄ₃ｄ₂ｄ₁ｄ₀）によって表し、ＳＧＮＢをシフトデ
ータＢの符号、Ｃをシフト方向（Ｃ＝０のとき左シフ
ト、Ｃ＝１のとき右シフト）とする。（１）始めに、シフトデータＢの符号ＳＧＮＢが正で入
力データＡを左シフトする場合について説明する。

【００２４】シフトデータＢがＤＥＣＬ２１及びＤＥＣ
Ｒ２２に入力されると、各デコーダにおいて図４の真理
値表に応じた３２ビットのデータがセレクタ２３に入力
される。このセレクタ２３において、左シフトであるの
で０を選択して、ＤＥＣＬ２１の値をＲＯＴ２４に入力
する。（２）次に、シフトデータＢの符号ＳＧＮＢが正で入力
データＡを右シフトする場合について説明する。

【００２５】シフトデータＢがＤＥＣＬ２１及びＤＥＣ
Ｒ２２に入力されると、前記（１）の場合と同様にして
各デコーダにおいて図４の真理値表に応じた３２ビット
のデータがセレクタ２３に入力される。このセレクタ２
３において、右シフトであるので１を選択して、ＤＥＣ
Ｒ２２の値をＲＯＴ２４に入力する。（３）次に、シフトデータＢの符号ＳＧＮＢが負で入力
データＡを左シフトする場合について説明する。

【００２６】この場合は、前記（２）の正方向右シフト
と同様の動作であり、シフトデータＢがＤＥＣＬ２１及
びＤＥＣＲ２２に入力されると、前記（１）の場合と同
様にして各デコーダにおいて図４の真理値表に応じた３
２ビットのデータがセレクタ２３に入力される。そし
て、このセレクタ２３においてＳＧＮＢ＝１、Ｃ＝０と
なり、１を選択して、ＤＥＣＲ２２の値をＲＯＴ２４に
入力する。（４）次に、シフトデータＢの符号ＳＧＮＢが負で入力
データＡを右シフトする場合について説明する。

【００２７】この場合は、前記（１）の正方向左シフト
と同様の動作であり、シフトデータＢがＤＥＣＬ２１及
びＤＥＣＲ２２に入力されると、前記（１）の場合と同
様に各デコーダにおいて図４の真理値表に応じた３２ビ
ットのデータがセレクタ２３に入力される。そして、こ
のセレクタ２３においてＳＧＮＢ＝１、Ｃ＝１となり、
０を選択して、ＤＥＣＲ２１の値をＲＯＴ２４に入力す
る。

【００２８】以下に、シフトデータＢが２の場合のシフ
トと、−２の場合のシフトの例、つまりデータを２ビッ
トシフトさせる例について説明する。（ａ）Ｂ＝２で左シフトの場合：Ｂ＝２で左シフトの場
合は前記の（１）に対応するものである。シフトデータ
ＢがＤＥＣＬ２１及びＤＥＣＲ２２に入力されると、各
デコーダにおいて図４の真理値表に応じた３２ビットの
データがセレクタ２３に入力される。シフトデータＢを
５ビットによって表すと（０００１０）となり、図４の
真理値表からシフトデータに対するＤＥＣＬ２１の出力
データは（０００…０１００）、ＤＥＣＲ２２の出力デ
ータは（０１０…００００）となる。

【００２９】セレクタ２３において、シフトデータＢの
符号は正であり、また左シフトであるため、セレクタ２
３への入力はＳＧＮＢ＝０，Ｃ＝０となり、０を選択す
ることになる。このセレクタ２３の選択によって、ＲＯ
Ｔ２４にはＤＥＣＬ２１の出力データ（０００…０１０
０）が入力される。ＲＯＴ２４への入力信号Ｘのデータ
（０００…０１００）に対して、ＲＯＴ２４は図５の真
理値表から出力データＲ（ｄ₂₉ｄ₂₈ｄ₂₇・・・ｄ₁ｄ₀
ｄ₃₁ｄ₃₀）を出力する。

【００３０】したがって、入力データＡは２ビット左に
シフトされたことになる。（ｂ）Ｂ＝２で右シフトの場合：シフトデータＢがＤＥ
ＣＬ２１及びＤＥＣＲ２２に入力されると、各デコーダ
において図４の真理値表に応じた３２ビットのデータが
セレクタ２３に入力される。シフトデータＢを５ビット
によって表すと（０００１０）となり、図４の真理値表
からシフトデータに対するＤＥＣＬ２１の出力データは
（０００…０１００）、ＤＥＣＲ２２の出力データは
（０１０…００００）となる。ここまでの段階は前記
（ａ）と同様である。

【００３１】次に、セレクタ２３において、シフトデー
タＢの符号は正であり、また右シフトであるため、セレ
クタ２３への入力はＳＧＮＢ＝０，Ｃ＝１となり、１を
選択することになる。このセレクタ２３の選択によっ
て、ＲＯＴ２４にはＤＥＣＲ２２のデータ（０１０…０
０００）が入力される。ＲＯＴ２４への入力信号Ｘのデ
ータ（０１０…００００）に対して、ＲＯＴ２４は図５
の真理値表から出力データＲ（ｄ₁ｄ₀ｄ₃₁・・・ｄ₅
ｄ₄ｄ₃ｄ₂）を出力する。

【００３２】したがって、入力データＡは２ビット右に
シフトされたことになる。（ｃ）Ｂ＝−２で左シフトの場合：シフトデータＢがＤ
ＥＣＬ２１及びＤＥＣＲ２２に入力されると、各デコー
ダにおいて図４の真理値表に応じた３２ビットのデータ
がセレクタ２３に入力される。シフトデータＢを５ビッ
トによって表すと（０００１０）となり、図４の真理値
表からシフトデータに対するＤＥＣＬ２１の出力データ
は（０００…０１００）、ＤＥＣＲ２２の出力データは
（０１０…００００）となる。ここまでの段階は前記
（ａ），（ｂ）と同様である。

【００３３】次に、セレクタ２３において、シフトデー
タＢの符号は負であり、また左シフトであるため、セレ
クタ２３への入力はＳＧＮＢ＝１，Ｃ＝０となり、１を
選択することになる。このセレクタ２３の選択によっ
て、ＲＯＴ２４にはＤＥＣＲ２２のデータ（０１０…０
０００）が入力される。ＲＯＴ２４への入力信号Ｘのデ
ータ（０１０…００００）に対して、ＲＯＴ２４は図５
の真理値表から出力データＲ（ｄ₁ｄ₀ｄ₃₁・・・ｄ₅
ｄ₄ｄ₃ｄ₂）を出力する。

【００３４】したがって、入力データＡは２ビット右に
シフトされたことになり、前記（ｂ）の場合と同様にな
る。（ｄ）Ｂ＝−２で右シフトの場合：シフトデータＢがＤ
ＥＣＬ２１及びＤＥＣＲ２２に入力されると、各デコー
ダにおいて図４の真理値表に応じた３２ビットのデータ
がセレクタ２３に入力される。シフトデータＢを５ビッ
トによって表すと（０００１０）となり、図４の真理値
表からシフトデータに対するＤＥＣＬ２１の出力データ
は（０００…０１００）、ＤＥＣＲ２２の出力データは
（０１０…００００）となる。ここまでの段階は前記
（ａ），（ｂ），（ｃ）と同様である。

【００３５】次に、セレクタ２３において、シフトデー
タＢの符号は負であり、また右シフトであるため、セレ
クタ２３への入力はＳＧＮＢ＝１，Ｃ＝１となり、０を
選択することになる。このセレクタ２３の選択によっ
て、ＲＯＴ２４にはＤＥＣＬ２１のデータ（０００…０
１００）が入力信号Ｘから入力される。ＲＯＴ２４への
入力信号Ｘのデータ（０００…０１００）に対して、Ｒ
ＯＴ２４は図５の真理値表から出力データＲ（ｄ₂₉ｄ₂₈
ｄ₂₇・・・ｄ₁ｄ₀ｄ₃₁ｄ₃₀）を出力する。

【００３６】したがって、入力データＡは２ビット左に
シフトされたことになり、前記（ａ）の場合と同様にな
る。ただし、ＲＯＴ２４による出力データＲは、データ
が回転しただけであるので、図６の構成図で示される補
正回路ＭＡＳＫによって補正する。補正回路ＭＡＳＫ
は、以下の３つの機能を有している。機能１：データの回転を行う場合には、入力される出力
データＲをそのまま出力Ｑから出力する。機能２：データをシフトし、シフト後の空き部分を０と
して出力する。

【００３７】この場合には、図７の補正回路の機能図に
示すように、ＲＯＴ２４によって出力された出力データ
Ｒの有効部分に対して１のＡＮＤをとり、また不必要な
部分に対して０のＡＮＤをとるものであり、このＡＮＤ
をとることによってデータをシフトし、そのシフト後の
空き部分を０とすることができる。機能３：データをシフトし、シフト後の空き部分を１と
して出力する。

【００３８】この場合には、図８の補正回路の機能図に
示すように、ＲＯＴ２４によって出力された出力データ
Ｒの有効部分に対して０との論理和をとり、また不必要
な部分に対して１との論理和をとるものである。この論
理和をとることによってデータをシフトし、そのシフト
後の空き部分を１とすることができる。したがって、Ｒ
ＯＴ２４による出力データＲを補正回路ＭＡＳＫを通す
ことによって、回転したデータや、空き部分を０または
１としたシフトデータを得ることができる。

【００３９】次に、本発明のシフト演算装置の第２の実
施例について説明する。本発明のシフト演算装置の第１
の実施例は論理シフトにおけるものであるのに対して、
第２の実施例は算術シフトにおけるものである。始め
に、算術シフトについて説明する。第１の実施例の図９
において、データが二進数で表されているとき、左へ１
回シフトすることは２倍することと同じであり、右へ１
回シフトすることは２で割ることと同じとなる。図９の
（ａ）は二進数としてみれば４４であり、図９の（ｂ）
は８８、図９の（ｃ）は２２となる。したがって、２
倍、４倍、…、２分の１、４分の１するかわりにシフト
を用いることができる。

【００４０】負の数が２の補数を用いて表現されている
場合には、符号を表すビットは通常最も左のビットが用
いられるので、図１５の算術シフトのシフト状態図にお
いて、図１５の（ｂ）のように左へ１回シフトする場合
には符号のところは１の負の数となり問題はないが、図
１５の（ｃ）のように右へ１回シフトすると符号のとこ
ろに０がはいって負の数でなくなってしまう。したがっ
て、２で割る目的で右シフトをするときには、符号のビ
ットをそのままにしておく必要がある。

【００４１】すなわち、図１５の負の数を例にすると、
図１６の算術シフトのシフト状態図に示すような移動を
行う必要がある。図１６の右シフトのときには、符号の
ビット１が数を表す部分にはいっていて、しかも符号の
ビットはそのまま１で０にはならない。したがって、シ
フト後の数は負の数で、シフトする前の１／２を表すこ
とになる。

【００４２】この算術シフトの場合においても、前記し
た論理シフトと同様に（１）従来のシフト演算装置においては、シフト演算装
置の出力がソースデータ幅の２倍のビット幅となる。（２）従来のシフト演算装置においては、基本としてい
るシフトのシフト方向と逆のシフトを行う場合には補正
回路を必要とする。という問題点と、さらに、（３）シフトによる符号の補正が必要となる。

【００４３】という問題点を有している。そこで、本発
明の第２の実施例においては、算術シフトにおいて以下
の構成によって前記問題点を解決している。図１７は本
発明の第２の実施例の構成図である。図１７において、
２５はファインドファースト１（以下、ＦＦ１Ｂとい
う）、２６は補正回路ＭＡＳＫ、Ａは入力データ、Ｂは
シフトデータ、Ｄは出力データである。

【００４４】本発明のシフト演算装置の第２の実施例に
おいて、シフトデータＢはデコード後、一方では入力デ
ータＡをＲＯＴ２４において循環演算し、また他方のＦ
Ｆ１Ｂ２５では補正用の信号を形成する。そして、前記
ＲＯＴ２４の出力とＦＦ１Ｂ２５とを補正回路ＭＡＳＫ
２６に入力し、出力データＤを出力する。そして、ＲＯ
Ｔ２４の回転の量及び回転の方向を制御する入力信号Ｘ
は、シフトデータＢをＤＥＣＬとＤＥＣＲの２つのデコ
ーダ２１、２２によってデコードし、セレクタ２３で選
択することによって得られる。

【００４５】つまり、ソースデータである入力データＡ
が３２ビットの場合には、入力データＡはＲＯＴ２４に
おいて、入力信号Ｘに応じて回転演算が施されてデータ
のシフトが行われた出力データＲが出力される。このＲ
ＯＴ２４における回転の量と回転方向とは、入力信号Ｘ
によって決定される。そして、この入力信号Ｘはシフト
データＢをデコードして得られるものであり、本発明は
このシフトデータＢをデコードするデコーダを２つ用い
るものである。２つのデコーダの一方のデコーダは左シ
フト用のデコーダＤＥＣＬ２１であり、他方のデコーダ
は右シフト用のデコーダＤＥＣＲ２２である。

【００４６】したがって、本発明のシフト演算装置にお
いては、ＲＯＴ２４におけるシフトに先だってＤＥＣＬ
２１及びＤＥＣＲ２２において左シフトと右シフトの２
つのシフト制御用の信号をあらかじめ用意し、セレクタ
２３によって選択するものがある。このセレクタ２３
は、シフトデータＢの符号ＳＧＮＢとシフト方向Ｃによ
って決定される。

【００４７】このデコーダを２つ用いることによって、
シフト演算装置の出力幅をソースデータ幅と同じビット
幅とし、また補正回路を用いることなく基本としている
シフトのシフト方向と逆のシフトを行うことが可能とな
る。図４はデータ長が３２ビットの場合のＤＥＣＬ及び
ＤＥＣＲの真理値表であり、また、図５はＲＯＴの真理
値表である。ここまでは、本発明の第１の実施例と同様
の動作である。

【００４８】本発明の第２の実施例においては、ＦＦ１
Ｂ及び補正回路ＭＡＳＫによって算術シフトにおいてシ
フトによる符号の補正を行うものである。ここで、ＦＦ
１Ｂは、最上位ビットの方からみていき、ｎビット目に
１が現れたとき（ｎ−１）ビット目以降が１となる機能
を有するものである。図１８はＦＦ１Ｂの機能図であ
る。図１８において、「×」は「１」でも「０」でもよ
いことを示している。

【００４９】以下に、入力データＡを２^B倍する場合と
２^B分の１する場合について説明する。ここで、入力デ
ータＡを（ｄ₃₁ｄ₃₀ｄ₂₉・・・ｄ₃ｄ₂ｄ₁ｄ₀）で表
される３２ビットのデータとする。（１）始めに、入力データＡを２^B倍する場合について
説明する。

【００５０】入力データＡを２^B倍する場合は、シフト
データＢの符号ＳＧＮＢが正で入力データＡを左シフト
する場合に相当する。したがって、シフトデータＢがＤ
ＥＣＬ２１及びＤＥＣＲ２２に入力されると、各デコー
ダにおいて図４の真理値表に応じた３２ビットの出力デ
ータＲがセレクタ２３に入力される。このセレクタ２３
は、左シフトであるので、０を選択してＤＥＣＬ２１の
値をＲＯＴ２４に入力する。また、セレクタ２３の出力
はＦＦ１Ｂ２５に入力され、図１８の真理値に対応して
ＦＢ信号を出力する。

【００５１】補正回路ＭＡＳＫ２６では、前記出力デー
タＲ及びＦＢ信号が入力され、データＤを出力する。（２）次に、入力データＡを２^B分の１にする場合につ
いて説明する。入力データＡを２^B分の１にする場合
は、シフトデータＢの符号ＳＧＮＢが正で入力データＡ
を右シフトする場合に相当する。したがって、シフトデ
ータＢがＤＥＣＬ２１及びＤＥＣＲ２２に入力される
と、各デコーダにおいて図４の真理値表に応じた３２ビ
ットの信号がセレクタ２３に入力される。

【００５２】このセレクタ２３は、右シフトであるの
で、１を選択してＤＥＣＲ２２の値をＲＯＴ２４に入力
する。また、セレクタ２３の出力はＦＦ１Ｂ２５に入力
され、図１８の真理値に対応してＦＢ信号を出力する。
補正回路ＭＡＳＫ２６では、出力データＲ及びＦＢ信号
が入力され、データＤを出力する。

【００５３】補正回路ＭＡＳＫ２６の機能は、Ｂが０の
場合、左シフトでＢが正の場合及び右シフトでＢが負の
場合にはＦＢ信号を反転させ、さらに、そのＦＢ信号の
値が１のビットに対して出力データＲの対応するビット
の値を出力し、そのＦＢ信号の値が０のビットに対して
Ａが負で左シフトでＢが負の場合及びＡが負で右シフト
でＢが正の場合に出力データＲの対応するビットの値を
１とし、その他の場合では出力データＲの対応するビッ
トの値を０とするものである。

【００５４】以下に、シフトデータＢが２の場合のシフ
トと、−２の場合のシフトの例、つまりデータを４倍あ
るいは４分の１にする例について説明する。（ａ）Ｂ＝２のときにデータＡを２^B倍する場合：シフ
トデータＢがＤＥＣＬ２１及びＤＥＣＲ２２に入力され
ると、各デコーダにおいて図４の真理値表に応じた３２
ビットのデータがセレクタ２３に入力される。シフトデ
ータＢを５ビットによって表すと（０００１０）とな
り、図４の真理値表からシフトデータに対するＤＥＣＬ
２１の出力データは（０００…０１００）、ＤＥＣＲ２
２の出力データは（０１０…００００）となる。

【００５５】セレクタ２３において、シフトデータＢの
符号は正であり、また左シフトであるため、セレクタ２
３への入力はＳＧＮＢ＝０，Ｃ＝０となり、０を選択す
ることになる。このセレクタ２３の選択によって、ＲＯ
Ｔ２４にはＤＥＣＬ２１のデータ（０００…０１００）
が入力される。セレクタ２３からの入力信号Ｘのデータ
（０００…０１００）及び入力データＡに対して、ＲＯ
Ｔ２４は図５の真理値表から出力データＲ（ｄ₂₉ｄ₂₈ｄ
₂₇・・・ｄ₁ｄ₀ｄ₃₁ｄ₃₀）を出力する。

【００５６】一方、入力信号Ｘのデータ（０００…０１
００）に対して、ＦＦ１Ｂ２５は図１８の真理値表から
ＦＢ信号（００００・・・０１１）を出力する。データ
Ｒ（ｄ₂₉ｄ₂₈ｄ₂₇・・・ｄ₁ｄ₀ｄ₃₁ｄ₃₀）及びＦＢ信
号（００００・・・０１１）は補正回路ＭＡＳＫ２６の
機能に従って処理を行う。この場合、補正回路ＭＡＳＫ
２６はＢが正で左シフトであるのでＦＢ信号は反転され
て（１１１１・・・１００）となり、ＦＢ信号が１のビ
ットに対応するデータＲの部分はその値を出力し、ＦＢ
信号が０のビットに対応するデータＲの部分はＡが正で
あれば０となり、またＡが負であれば左シフトでＢが正
であるのでやはり０とする。したがって、補正回路ＭＡ
ＳＫ２６の出力は（ｄ₂₉ｄ₂₈ｄ₂₇・・・ｄ₁ｄ₀０
０）となる。（ｂ）Ｂ＝２のときにデータＡを２^B分の１にする場
合：シフトデータＢがＤＥＣＬ２１及びＤＥＣＲ２２に
入力されると、各デコーダにおいて図４の真理値表に応
じた３２ビットのデータがセレクタ２３に入力される。
シフトデータＢを５ビットによって表すと（０００１
０）となり、図４の真理値表からシフトデータに対する
ＤＥＣＬ２１の出力データは（０００…０１００）、Ｄ
ＥＣＲ２２の出力データは（０１０…００００）とな
る。

【００５７】セレクタ２３において、シフトデータＢの
符号は正であり、また右シフトであるため、セレクタ２
３への入力はＳＧＮＢ＝０，Ｃ＝１となり、１を選択す
ることになる。このセレクタ２３の選択によって、ＲＯ
Ｔ２４にはＤＥＣＲ２２のデータ（０１０…００００）
が入力される。セレクタ２３からの入力信号Ｘのデータ
（０１０…００００）及び入力データＡに対して、ＲＯ
Ｔ２４は図５の真理値表から出力データＲ（ｄ₁ｄ₀ｄ
₃₁・・・ｄ₃ｄ₂）を出力する。

【００５８】一方、入力信号Ｘのデータ（０１０…００
００）に対して、ＦＦ１Ｂ２５は図１８の真理値表から
ＦＢ信号（００１１・・・１１）を出力する。出力デー
タＲ（ｄ₁ｄ₀ｄ₃₁・・・ｄ₃ｄ₂）及びＦＢ信号（０
０１１・・・１１）は補正回路ＭＡＳＫ２６の機能に従
って処理を行う。この場合、補正回路ＭＡＳＫ２６はＢ
が正で右シフトであるのでＦＢ信号は反転されず（００
１１・・・１１）のまままであり、ＦＢ信号が１のビッ
トに対応する出力データＲの部分はその値を出力し、Ｆ
Ｂ信号が０のビットに対応する出力データＲの部分はＡ
が正であればつまりｄ₃₁が０であれば０であり、またＡ
が負であればつまりｄ₃₁が１であれば右シフトでＢが正
であるのでやはり１となり、いずれにしてもｄ₃₁が出力
されることになる。

【００５９】したがって、補正回路ＭＡＳＫ２６の出力
は（ｄ₃₁ｄ₃₁ｄ₃₁ｄ₃₀・・・ｄ₃ｄ ₂）となる。（ｃ）Ｂ＝−２のときにデータＡを２^B倍する場合：シ
フトデータＢがＤＥＣＬ２１及びＤＥＣＲ２２に入力さ
れると、各デコーダにおいて図４の真理値表に応じた３
２ビットのデータがセレクタ２３に入力される。シフト
データＢを５ビットによって表すと（１１１１０）とな
り、図４の真理値表からシフトデータに対するＤＥＣＬ
２１の出力データは（０１０…００００）、ＤＥＣＲ２
２の出力データは（０００…０１００）となる。

【００６０】セレクタ２３において、シフトデータＢの
符号は負であり、また左シフトであるため、セレクタ２
３への入力はＳＧＮＢ＝１，Ｃ＝０となり、１を選択す
ることになる。このセレクタ２３の選択によって、ＲＯ
Ｔ２４にはＤＥＣＬ２１のデータ（０１０…００００）
が入力される。セレクタ２３からの入力信号Ｘのデータ
（０１０…００００）及び入力データＡに対して、ＲＯ
Ｔ２４は図５の真理値表から出力データＲ（ｄ₁ｄ₀ｄ
₃₁・・・ｄ₃ｄ₂）を出力する。

【００６１】一方、入力信号Ｘのデータ（０１０…００
００）に対して、ＦＦ１Ｂ２５は図１８の真理値表から
ＦＢ信号（００１１・・・１１１）を出力する。出力デ
ータＲ（ｄ₁ｄ₀ｄ₃₁・・・ｄ₃ｄ₂）及びＦＢ信号
（００１１・・・１１１）は補正回路ＭＡＳＫ２６の機
能に従って処理を行う。この場合、補正回路ＭＡＳＫ２
６はＢが負で左シフトであるのでＦＢ信号は反転されず
（００１１・・・１１１）のままであり、ＦＢ信号が１
のビットに対応する出力データＲの部分はその値を出力
し、ＦＢ信号が０のビットに対応する出力データＲの部
分はＡが正であればつまりｄ₃₁が０であれば０であり、
またＡが負であればつまりｄ₃₁が１であれば右シフトで
Ｂが正であるのでやはり１となり、いずれにしてもｄ₃₁
が出力されることになる。

【００６２】したがって、補正回路ＭＡＳＫ２６の出力
は（ｄ₃₁ｄ₃₁ｄ₃₁ｄ₃₀・・・ｄ₃ｄ ₂）となる。（ｃ）Ｂ＝−２のときにデータＡを２^B分の１する場
合：シフトデータＢがＤＥＣＬ２１及びＤＥＣＲ２２に
入力されると、各デコーダにおいて図４の真理値表に応
じた３２ビットのデータがセレクタ２３に入力される。
シフトデータＢを５ビットによって表すと（１１１１
０）となり、図４の真理値表からシフトデータに対する
ＤＥＣＬ２１の出力データは（０１０…００００）、Ｄ
ＥＣＲ２２の出力データは（０００…０１００）とな
る。

【００６３】セレクタ２３において、シフトデータＢの
符号は負であり、また右シフトであるため、セレクタ２
３への入力はＳＧＮＢ＝１，Ｃ＝１となり、０を選択す
ることになる。このセレクタ２３の選択によって、ＲＯ
Ｔ２４にはＤＥＣＲ２２のデータ（０００…０１００）
が入力される。セレクタ２３からの入力信号Ｘのデータ
（０００…０１００）及び入力データＡに対して、ＲＯ
Ｔ２４は図５の真理値表から出力データＲ（ｄ₂₉ｄ₂₈ｄ
₂₇・・・ｄ₁ｄ₀ｄ₃₁ｄ₃₀）を出力する。

【００６４】一方、入力信号Ｘのデータ（０００…０１
００）に対して、ＦＦ１Ｂ２５は図１８の真理値表から
ＦＢ信号（００００・・・０１１）を出力する。出力デ
ータＲ（ｄ₂₉ｄ₂₈ｄ₂₇・・・ｄ₁ｄ₀ｄ₃₁ｄ₃₀）及びＦ
Ｂ信号のデータ（００００・・・０１１）は補正回路Ｍ
ＡＳＫ２６の機能に従って処理を行う。この場合、補正
回路ＭＡＳＫ２６はＢが負で右シフトであるのでＦＢ信
号は反転されて（１１１１・・・１００）となり、ＦＢ
信号が１のビットに対応する出力データＲの部分はその
値を出力し、ＦＢ信号が０のビットに対応する出力デー
タＲの部分はＡが正であれば０となり、またＡが負であ
れば右シフトでＢが負であるのでやはり０とする。した
がって、補正回路ＭＡＳＫ２６の出力は（ｄ₂₉ｄ ₂₈ｄ₂₇
・・・ｄ₁ｄ₀００）となる。

【００６５】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。

【００６６】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、（１）シフト演算装置の出力のデータ幅をソースデータ
幅と同じビット幅とすることができる。（２）また、基本としているシフトのシフト方向と逆の
シフトを行う場合においても、補正回路を必要としな
い。（３）したがって、左右のシフト方向に対応することが
できるシフト演算装置を得ることができる。

【図面の簡単な説明】

【図１】本発明のシフト演算装置の第１の実施例の構成
図である。

【図２】データ長が３２ビットの場合のＤＥＣＬの回路
図である。

【図３】データ長が３２ビットの場合のＤＥＣＲの回路
図である。

【図４】ＤＥＣＬ及びＤＥＣＲの真理値表である。

【図５】ＲＯＴの真理値表である。

【図６】補正回路ＭＡＳＫの構成図である。

【図７】補正回路の機能図である。

【図８】補正回路の機能図である。

【図９】シフト状態図である。

【図１０】サイクリック・シフトのシフト状態図であ
る。

【図１１】シフト演算装置の基本動作概念図である。

【図１２】８ビットシフト演算装置の回路図である。

【図１３】８ビットシフト演算装置回路に用いる基本回
路ユニットである。

【図１４】補正回路のデータ状態図である。

【図１５】算術シフトのシフト状態図である。

【図１６】算術シフトのシフト状態図である。

【図１７】本発明の第２の実施例の構成図である。

【図１８】ＦＦ１Ｂの機能図である。

【符号の説明】

２１左シフト用デコーダ（ＤＥＣＬ）２２右シフト用デコーダ（ＤＥＣＲ）２３セレクタ２４循環演算器（ＲＯＴ）２５ファインドファースト１（ＦＦ１Ｂ）２６補正回路ＭＡＳＫＡ入力データＢシフトデータＤ，Ｒ出力データＣシフト方向データ

Claims

【特許請求の範囲】

【請求項１】ビット幅を持つデータをビット単位で移
動するシフト演算装置において、（ａ）前記データを左
方向へ移動するシフト情報をデコードする左シフト用デ
コード手段と、（ｂ）前記データを右方向へ移動するシ
フト情報をデコードする右シフト用デコード手段と、
（ｃ）前記デコード手段の出力を選択的に入力して前記
データをビット単位で移動する移動手段とからなること
を特徴とするシフト演算装置。
【請求項２】前記移動手段は、前記デコード手段の出
力に応じて前記データをサイクリックに循環させる手段
を有する請求項１記載の演算装置。
【請求項３】前記移動手段は空きビットを０又は１と
する手段を有する請求項２記載の演算装置。
【請求項４】前記移動手段は前記デコード手段の出力
の上位ビットから見て最初に１が現れるビット位置に応
じてデータの符号補正を行う手段を有する請求項１記載
の演算装置。