JPH0683803A - 半導体デバイスシミュレータ - Google Patents
半導体デバイスシミュレータInfo
- Publication number
- JPH0683803A JPH0683803A JP25363892A JP25363892A JPH0683803A JP H0683803 A JPH0683803 A JP H0683803A JP 25363892 A JP25363892 A JP 25363892A JP 25363892 A JP25363892 A JP 25363892A JP H0683803 A JPH0683803 A JP H0683803A
- Authority
- JP
- Japan
- Prior art keywords
- cost function
- parameter
- semiconductor device
- value
- cost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【目的】 本発明は、特性への要求が多様な半導体デバ
イスを、より少ないコストで最適設計できる半導体デバ
イスシミュレータを提供することを目的とする。 【構成】 本発明の半導体デバイスシミュレータにおい
ては、半導体デバイスの複数の特性を変数としてコスト
関数を定義する。こうすると、コスト関数の最小点は最
適構造に対応する。この最小点は統計的な手法により求
められる。すなわち、任意の初期構造に微少変動を与
え、コストが減少する方向への変化は許し、増加する方
向への変化はその増加分に依存した確率で許す。この作
業を繰り返せば、最適構造に収束する。この過程での構
造変動は乱数で与えるため、すべての作業は自動で実行
される。
イスを、より少ないコストで最適設計できる半導体デバ
イスシミュレータを提供することを目的とする。 【構成】 本発明の半導体デバイスシミュレータにおい
ては、半導体デバイスの複数の特性を変数としてコスト
関数を定義する。こうすると、コスト関数の最小点は最
適構造に対応する。この最小点は統計的な手法により求
められる。すなわち、任意の初期構造に微少変動を与
え、コストが減少する方向への変化は許し、増加する方
向への変化はその増加分に依存した確率で許す。この作
業を繰り返せば、最適構造に収束する。この過程での構
造変動は乱数で与えるため、すべての作業は自動で実行
される。
Description
【０００１】
【産業上の利用分野】この発明は、半導体デバイス構造
パラメータの最適設計を効率的に行うことができる半導
体デバイスシミュレータに関するものである。
パラメータの最適設計を効率的に行うことができる半導
体デバイスシミュレータに関するものである。
【０００２】
【従来の技術】ｐ型半導体層とｎ型半導体層を四層交互
に積層した光サイリスタ（半導体デバイスの一つ）にお
いては、各半導体層の厚さや各半導体層にドープされる
不純物の濃度等が構造パラメータとなる。一方、光サイ
リスタの特性としては、スイッチング電圧、発光効率、
光感度等があり、光サイリスタの用途によってこれらの
特性に対する要求が決まる。例えば、スイッチング電圧
は３ボルトに近い方がよいなどである。そして、これら
の特性は、前述の構造パラメータの値に依存する。そこ
で、この構造パラメータは、半導体デバイスの各特性に
対する要求をできるだけ満足するように定めることが重
要となる。これを半導体デバイス構造パラメータの最適
設計という。
に積層した光サイリスタ（半導体デバイスの一つ）にお
いては、各半導体層の厚さや各半導体層にドープされる
不純物の濃度等が構造パラメータとなる。一方、光サイ
リスタの特性としては、スイッチング電圧、発光効率、
光感度等があり、光サイリスタの用途によってこれらの
特性に対する要求が決まる。例えば、スイッチング電圧
は３ボルトに近い方がよいなどである。そして、これら
の特性は、前述の構造パラメータの値に依存する。そこ
で、この構造パラメータは、半導体デバイスの各特性に
対する要求をできるだけ満足するように定めることが重
要となる。これを半導体デバイス構造パラメータの最適
設計という。
【０００３】次に、シモンズら「ダブルヘテロ構造オプ
トエレクトロスイッチにおける電子伝導論」，ＩＥＥＥ
電子デバイスについての会報，第３４巻，第１５号，９
７３−９８４頁（１９８７年） [Theory of electron c
onduction in the double-hetero structure optoelect
ronic switch (DOES)](J.G.Simmons et al., IEEE Tran
sactions on Electron Devices Vol.34, No.5, pp.973-
984, 1987)に掲載されている従来のシミュレータを用い
た最適設計法２つを、それぞれ図９（ａ）と図９（ｂ）
に従って説明する。
トエレクトロスイッチにおける電子伝導論」，ＩＥＥＥ
電子デバイスについての会報，第３４巻，第１５号，９
７３−９８４頁（１９８７年） [Theory of electron c
onduction in the double-hetero structure optoelect
ronic switch (DOES)](J.G.Simmons et al., IEEE Tran
sactions on Electron Devices Vol.34, No.5, pp.973-
984, 1987)に掲載されている従来のシミュレータを用い
た最適設計法２つを、それぞれ図９（ａ）と図９（ｂ）
に従って説明する。
【０００４】図９（ａ）に示す方法では、開始に当っ
て、まずＳＴ１ａ（「工程１ａ」の意。以下同様）で構
造パラメータを適当に設定し、ＳＴ２ａで各特性を計算
する。そして、ＳＴ３ａでこれらの特性が従前の特性と
比較してよくなっていると判断すれば、このときの構造
パラメータを最適値としてパラメータの設計を終了す
る。他方そうでないときは、ＳＴ４ａに示すように、シ
ミュレータ使用者の経験に基づいて新たな構造パラメー
タを決定し、ＳＴ２ａに戻る。そして、ＳＴ３ａ→４ａ
→２ａ→３ａのループを十分によい特性が得られるまで
繰り返し行う。
て、まずＳＴ１ａ（「工程１ａ」の意。以下同様）で構
造パラメータを適当に設定し、ＳＴ２ａで各特性を計算
する。そして、ＳＴ３ａでこれらの特性が従前の特性と
比較してよくなっていると判断すれば、このときの構造
パラメータを最適値としてパラメータの設計を終了す
る。他方そうでないときは、ＳＴ４ａに示すように、シ
ミュレータ使用者の経験に基づいて新たな構造パラメー
タを決定し、ＳＴ２ａに戻る。そして、ＳＴ３ａ→４ａ
→２ａ→３ａのループを十分によい特性が得られるまで
繰り返し行う。
【０００５】また図９（ｂ）に示す方法では、開始に当
って、まずＳＴ１ｂで各構造パラメータに対して探索範
囲を設定する。そしてＳＴ２ｂでその探索範囲内の一つ
のパラメータを決定し、ついでＳＴ３ｂでそのパラメー
タに係る特性を計算する。その後はＳＴ４ｂの工程（探
索範囲内ですべてのパラメータについて特性を調べたか
の判断）に移行する。以下ＳＴ４ｂ→２ｂ→３ｂ→４ｂ
のループにより、探索範囲内でしらみつぶしにパラメー
タを変えて各特性を計算する。そしてすべてのパラメー
タについて調べ終えたら、ＳＴ５ｂにおいて特性の計算
結果からどの構造パラメータが最適かを判断し、作業を
終了する。この作業は自動で実行することができる。
って、まずＳＴ１ｂで各構造パラメータに対して探索範
囲を設定する。そしてＳＴ２ｂでその探索範囲内の一つ
のパラメータを決定し、ついでＳＴ３ｂでそのパラメー
タに係る特性を計算する。その後はＳＴ４ｂの工程（探
索範囲内ですべてのパラメータについて特性を調べたか
の判断）に移行する。以下ＳＴ４ｂ→２ｂ→３ｂ→４ｂ
のループにより、探索範囲内でしらみつぶしにパラメー
タを変えて各特性を計算する。そしてすべてのパラメー
タについて調べ終えたら、ＳＴ５ｂにおいて特性の計算
結果からどの構造パラメータが最適かを判断し、作業を
終了する。この作業は自動で実行することができる。
【０００６】
【発明が解決しようとする課題】従来の半導体デバイス
シミュレータは、以上のように構造パラメータの最適設
計を行うため、図９（ａ）に示す方法の場合は、構造パ
ラメータおよび特性の数が多くなってくると、経験に頼
る使用者の判断では、最適設計となるように効率的にパ
ラメータを更新することが難しくなる。すなわち、最適
構造に達するまで非常に多くの時間が必要となり、また
要求される特性にどの程度まで近づけるか（どこまで最
適化を行うのか）の判断が困難になる。さらに図９
（ｂ）に示す方法の場合は、パラメータの探索範囲が大
きく（パラメータ数が多く）なると、現実的な時間内で
の最適設計は不可能となる。
シミュレータは、以上のように構造パラメータの最適設
計を行うため、図９（ａ）に示す方法の場合は、構造パ
ラメータおよび特性の数が多くなってくると、経験に頼
る使用者の判断では、最適設計となるように効率的にパ
ラメータを更新することが難しくなる。すなわち、最適
構造に達するまで非常に多くの時間が必要となり、また
要求される特性にどの程度まで近づけるか（どこまで最
適化を行うのか）の判断が困難になる。さらに図９
（ｂ）に示す方法の場合は、パラメータの探索範囲が大
きく（パラメータ数が多く）なると、現実的な時間内で
の最適設計は不可能となる。
【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、半導体デバイス構造パラメー
タの最適設計を短時間でかつ正確に行うことができる半
導体デバイスシミュレータを提供することを目的とす
る。
るためになされたもので、半導体デバイス構造パラメー
タの最適設計を短時間でかつ正確に行うことができる半
導体デバイスシミュレータを提供することを目的とす
る。
【０００８】
【課題を解決するための手段】この発明に係る請求項１
〜３記載の半導体シミュレータは、構造パラメータによ
って定まる半導体デバイスの各特性が要求に近いほどそ
の値が小さくなるコスト関数を導入し、またその最小値
の探索においては、コスト関数値の減少につながる構造
パラメータ更新は無条件に許し、他方コスト関数値が増
加する構造パラメータ更新については、構造パラメータ
更新の度に逓減する温度パラメータを含む確率を判断
し、温度パラメータ値が高いほどコスト関数値の増加に
つながる構造パラメータの更新を許す可能性が高いとい
う統計的手法を用いる。
〜３記載の半導体シミュレータは、構造パラメータによ
って定まる半導体デバイスの各特性が要求に近いほどそ
の値が小さくなるコスト関数を導入し、またその最小値
の探索においては、コスト関数値の減少につながる構造
パラメータ更新は無条件に許し、他方コスト関数値が増
加する構造パラメータ更新については、構造パラメータ
更新の度に逓減する温度パラメータを含む確率を判断
し、温度パラメータ値が高いほどコスト関数値の増加に
つながる構造パラメータの更新を許す可能性が高いとい
う統計的手法を用いる。
【０００９】
【作用】この発明に係る請求項１〜３記載の半導体シミ
ュレータにおいては、コスト関数の導入により、複数の
特性に係る要求に対する構造パラメータの最適設計はス
カラー関数の最小値探索に置き換えられ、効率的な自動
探索が容易になる。また、前述の統計的な手法により、
どんな初期予測にもかかわらず、コスト関数の最小値の
探索が可能になる。
ュレータにおいては、コスト関数の導入により、複数の
特性に係る要求に対する構造パラメータの最適設計はス
カラー関数の最小値探索に置き換えられ、効率的な自動
探索が容易になる。また、前述の統計的な手法により、
どんな初期予測にもかかわらず、コスト関数の最小値の
探索が可能になる。
【００１０】
実施例１．以下この発明の実施例を図について説明す
る。図１は実施例１に係る半導体デバイスシミュレータ
で構造パラメータを決定する光サイリスタの断面図で、
図中１はｐ型ＡｌＧａＡｓ層、２はｎ型ＧａＡｓ層、３
はｐ型ＧａＡｓ層、４はｎ型ＡｌＧａＡｓ層である。
る。図１は実施例１に係る半導体デバイスシミュレータ
で構造パラメータを決定する光サイリスタの断面図で、
図中１はｐ型ＡｌＧａＡｓ層、２はｎ型ＧａＡｓ層、３
はｐ型ＧａＡｓ層、４はｎ型ＡｌＧａＡｓ層である。
【００１１】また図２は、この光サイリスタの電流−電
圧特性を示すグラフで、図中５は光照射がないときの電
流−電圧特性、６は光照射があるときの電流−電圧特性
である。また、Ｖs は光照射がないときのスイッチング
電圧で、光を照射したときはスイッチング電圧が小さく
なることが分る。そこでＶs の下がり幅ΔＶs を光感度
とみなす。ΔＶs が大きいほど、小さい光でオフからオ
ンへのスイッチングができることを意味する。
圧特性を示すグラフで、図中５は光照射がないときの電
流−電圧特性、６は光照射があるときの電流−電圧特性
である。また、Ｖs は光照射がないときのスイッチング
電圧で、光を照射したときはスイッチング電圧が小さく
なることが分る。そこでＶs の下がり幅ΔＶs を光感度
とみなす。ΔＶs が大きいほど、小さい光でオフからオ
ンへのスイッチングができることを意味する。
【００１２】つぎに本実施例に係る半導体デバイスシミ
ュレータの動作を説明する。このシミュレータにおいて
は、光サイリスタの各特性に対する要求を入力すれば、
それを最良に満足する構造パラメータ（最適化構造パラ
メータ）を出力する。最適化するパラメータは、図１に
おける四層の厚さ、各半導体層の不純物濃度およびＡｌ
組成比の全部もしくは一部である。これらをベクトルｘ
＝（Ｘ1 ，Ｘ2 ，……，Ｘn ）と表す。そして、素子特
性をＹ＝（Ｙ1 ，Ｙ2 ，……，Ｙn ）とし、各特性Ｙ
1 ，Ｙ2 ，……，Ｙn は、ｘが決まれば一意に定まるも
のとする。
ュレータの動作を説明する。このシミュレータにおいて
は、光サイリスタの各特性に対する要求を入力すれば、
それを最良に満足する構造パラメータ（最適化構造パラ
メータ）を出力する。最適化するパラメータは、図１に
おける四層の厚さ、各半導体層の不純物濃度およびＡｌ
組成比の全部もしくは一部である。これらをベクトルｘ
＝（Ｘ1 ，Ｘ2 ，……，Ｘn ）と表す。そして、素子特
性をＹ＝（Ｙ1 ，Ｙ2 ，……，Ｙn ）とし、各特性Ｙ
1 ，Ｙ2 ，……，Ｙn は、ｘが決まれば一意に定まるも
のとする。
【００１３】ここで図３に示すようなコスト関数Ｃを定
義する。ＣはＹの関数で、各特性への要求を満たすほど
値が小さくなるように決める。本実施例では、このコス
ト関数により、特性として発光効率η、光感度ΔＶs お
よびスイッチング電圧Ｖs を用いたときのコストを導
く。発光効率ηは、先の図１のｎ型ＧａＡｓ層２におけ
る再結合電流と全電流の比とする。これら３つの特性
は、ｘが決まれば、数値計算により求めることができ
る。発光する光サイリスタおよび光パルスの入射によっ
てターンオンする光サイリスタにおいては、発光効率η
と光感度はそれぞれ値が大きい方がよい。またスイッチ
ング電圧Ｖs に関しては、回路設計の立場から適当な
値、例えば３Ｖに近い方がよい。なお実際の半導体デバ
イスは３次元であるが、本実施例のシミュレータにおい
ては、他に半導体デバイスを１次元ないし２次元とみな
して解析することもできる（解析方法の次元は任意）。
義する。ＣはＹの関数で、各特性への要求を満たすほど
値が小さくなるように決める。本実施例では、このコス
ト関数により、特性として発光効率η、光感度ΔＶs お
よびスイッチング電圧Ｖs を用いたときのコストを導
く。発光効率ηは、先の図１のｎ型ＧａＡｓ層２におけ
る再結合電流と全電流の比とする。これら３つの特性
は、ｘが決まれば、数値計算により求めることができ
る。発光する光サイリスタおよび光パルスの入射によっ
てターンオンする光サイリスタにおいては、発光効率η
と光感度はそれぞれ値が大きい方がよい。またスイッチ
ング電圧Ｖs に関しては、回路設計の立場から適当な
値、例えば３Ｖに近い方がよい。なお実際の半導体デバ
イスは３次元であるが、本実施例のシミュレータにおい
ては、他に半導体デバイスを１次元ないし２次元とみな
して解析することもできる（解析方法の次元は任意）。
【００１４】さて、コスト関数Ｃは、これらの事情を考
慮すると、次のように表される。 Ｃ＝ａ（１−η）＋ｂ／ΔＶs ＋ｃ（Ｖs −３）2 ……（１） ここで、ａ，ｂ，ｃは重み係数で、本実施例に係る光サ
イリスタの用途における各特性の重要度に応じて決め
る。そして、より小さいＣを与える構造ｘが望ましいこ
とになる。
慮すると、次のように表される。 Ｃ＝ａ（１−η）＋ｂ／ΔＶs ＋ｃ（Ｖs −３）2 ……（１） ここで、ａ，ｂ，ｃは重み係数で、本実施例に係る光サ
イリスタの用途における各特性の重要度に応じて決め
る。そして、より小さいＣを与える構造ｘが望ましいこ
とになる。
【００１５】コスト関数Ｃと構造ｘの関係を図示すると
図３のようになる（図中７はコスト関数、８はコスト関
数７の最小点である）。よって、最小点８に対応する構
造が、発光効率、光感度およびスイッチング電圧を考慮
したときの最適構造になる。このように本実施例のシミ
ュレータにおいては、コスト関数Ｃを導入することによ
り、構造ｘの最適化問題はコスト関数Ｃの最小値探索問
題に置き換えられたことになる。
図３のようになる（図中７はコスト関数、８はコスト関
数７の最小点である）。よって、最小点８に対応する構
造が、発光効率、光感度およびスイッチング電圧を考慮
したときの最適構造になる。このように本実施例のシミ
ュレータにおいては、コスト関数Ｃを導入することによ
り、構造ｘの最適化問題はコスト関数Ｃの最小値探索問
題に置き換えられたことになる。
【００１６】なお、コスト関数は式（１）に限定されな
い。例えば、Ｖs への要求が２Ｖ以上５Ｖ以下の場合、
式（１）の第３項をmax[0,(Ｖs -2)(Ｖs -5)] に置き換
えればよい。さらに要求特性として、低い消費電力Pcon
および速いスイッチング時間Ｔon を追加するときはコ
スト関数を Ｃ＝ａ（１−η）＋ｂ／ΔＶs ＋ｃ（Ｖs −３）2 ＋ｄPcon ＋Ton …（２） （ｄは重み係数）と変更するだけでよい。
い。例えば、Ｖs への要求が２Ｖ以上５Ｖ以下の場合、
式（１）の第３項をmax[0,(Ｖs -2)(Ｖs -5)] に置き換
えればよい。さらに要求特性として、低い消費電力Pcon
および速いスイッチング時間Ｔon を追加するときはコ
スト関数を Ｃ＝ａ（１−η）＋ｂ／ΔＶs ＋ｃ（Ｖs −３）2 ＋ｄPcon ＋Ton …（２） （ｄは重み係数）と変更するだけでよい。
【００１７】次に、コスト関数の最小値探索方法を説明
する。一般にコスト関数は、図３に示すように複数の極
小点をもつが、複数の極小点の中から最小点を見つける
には統計的な手法が有効である。そこで、このような統
計的な手法として、本実施例では、シミュレーテッドア
ニーリング(Simulated Annealing;SA)を採用する。
する。一般にコスト関数は、図３に示すように複数の極
小点をもつが、複数の極小点の中から最小点を見つける
には統計的な手法が有効である。そこで、このような統
計的な手法として、本実施例では、シミュレーテッドア
ニーリング(Simulated Annealing;SA)を採用する。
【００１８】図４は、本実施例のシミュレータにおける
ＳＡに基づく最小値探索方法のフローチャートである。
すなわち、開始に当っては、ＳＴ１においてコスト関数
Ｃを入力する。ＳＴ１はコスト関数定義手段に対応す
る。次に、ＳＴ２で初期構造ｘ0 を任意に決定する。そ
して、ＳＴ３でこの初期構造ｘ0 に係る初期コストＣ0
を計算する。ＳＴ２とＳＴ３は、コスト関数値計算手段
に対応する。
ＳＡに基づく最小値探索方法のフローチャートである。
すなわち、開始に当っては、ＳＴ１においてコスト関数
Ｃを入力する。ＳＴ１はコスト関数定義手段に対応す
る。次に、ＳＴ２で初期構造ｘ0 を任意に決定する。そ
して、ＳＴ３でこの初期構造ｘ0 に係る初期コストＣ0
を計算する。ＳＴ２とＳＴ３は、コスト関数値計算手段
に対応する。
【００１９】ついでＳＴ４において、初期構造ｘ0 に微
少変動Δｘをランダムに与える。そして、ＳＴ５におい
ては、その結果としてのコストの変化分ΔＣ（＝Ｃ
（ｋ）−Ｃ（ｋ−１））を求める（ｋはＳＴ４以降のル
ープの繰り返し回数である）。このときＳＴ６における
判断で、ΔＣ＜０であれば、ＳＴ８において、微少変動
ｘ0 を加えた新しい構造ｘ’をより望ましいものとして
採用する。
少変動Δｘをランダムに与える。そして、ＳＴ５におい
ては、その結果としてのコストの変化分ΔＣ（＝Ｃ
（ｋ）−Ｃ（ｋ−１））を求める（ｋはＳＴ４以降のル
ープの繰り返し回数である）。このときＳＴ６における
判断で、ΔＣ＜０であれば、ＳＴ８において、微少変動
ｘ0 を加えた新しい構造ｘ’をより望ましいものとして
採用する。
【００２０】逆にΔＣ＞０であれば、統計的に扱う。す
なわち、確率ｅｘｐ（−ΔＣ／Ｔ）［Ｔ＞０：よって０
＜ｅｘｐ（−ΔＣ／Ｔ）＜１］で新しい構造ｘを採用す
ることにする。ここでＴは温度パラメータである。ＳＡ
法におけるアニーリングとは「焼きなまし」であるか
ら、図５に示すように、繰り返し回数ｋが増えるにつれ
て逓減する正の温度パラメータを採用するわけである。
この統計的処理は、０から１の間で乱数Ｒ［０，１］
（確率となる）を発生させ、ｅｘｐ（−ΔＣ／Ｔ）と比
較することにより簡単に実現できる。すなわち、ＳＴ７
でｅｘｐ（−ΔＣ／Ｔ）＞Ｒ［０，１］ならば、先のＳ
Ｔ８によって新しい構造ｘ’を採用する。一方、ｅｘｐ
（−ΔＣ／Ｔ）＜Ｒ［０，１］ならば、ＳＴ９により元
の構造ｘ0 に戻る。なお、温度パラメータＴは、繰り返
し回数ｋが増えるにつれて０に近づくため、繰り返し回
数ｋが増すにつれてｅｘｐ（−ΔＣ／Ｔ）は０に近づ
き、ｅｘｐ（−ΔＣ／Ｔ）＜Ｒ［０，１］の可能性が高
まる。
なわち、確率ｅｘｐ（−ΔＣ／Ｔ）［Ｔ＞０：よって０
＜ｅｘｐ（−ΔＣ／Ｔ）＜１］で新しい構造ｘを採用す
ることにする。ここでＴは温度パラメータである。ＳＡ
法におけるアニーリングとは「焼きなまし」であるか
ら、図５に示すように、繰り返し回数ｋが増えるにつれ
て逓減する正の温度パラメータを採用するわけである。
この統計的処理は、０から１の間で乱数Ｒ［０，１］
（確率となる）を発生させ、ｅｘｐ（−ΔＣ／Ｔ）と比
較することにより簡単に実現できる。すなわち、ＳＴ７
でｅｘｐ（−ΔＣ／Ｔ）＞Ｒ［０，１］ならば、先のＳ
Ｔ８によって新しい構造ｘ’を採用する。一方、ｅｘｐ
（−ΔＣ／Ｔ）＜Ｒ［０，１］ならば、ＳＴ９により元
の構造ｘ0 に戻る。なお、温度パラメータＴは、繰り返
し回数ｋが増えるにつれて０に近づくため、繰り返し回
数ｋが増すにつれてｅｘｐ（−ΔＣ／Ｔ）は０に近づ
き、ｅｘｐ（−ΔＣ／Ｔ）＜Ｒ［０，１］の可能性が高
まる。
【００２１】以下は、ＳＴ１０において、シミュレータ
の使用者がコスト関数最小化の手続を続けるか否かを判
断し、続ける場合はＳＴ１１で温度パラメータＴを更新
（値が小さくなる）してからＳＴ４に戻り、ＳＴ４→５
→６→８（あるいは７→９）→１０の繰り返し作業（構
造パラメータ更新手段に対応する）を、温度パラメータ
Ｔの値を逓減させながら繰り返す。本実施例のように、
ＳＡ法を使って温度パラメータＴの値を十分ゆっくりと
下げていけば、この繰り返し作業により、コスト関数Ｃ
は最小点に収束する。そして、この最小点に対応する構
造が最適構造となる。この最適構造探究の過程を図示す
ると、先の図３の矢印のようになる。なお、この繰り返
し作業は、ＳＴ４における微少変動Δｘを乱数で与え、
すべての処理を自動で実行することができる。
の使用者がコスト関数最小化の手続を続けるか否かを判
断し、続ける場合はＳＴ１１で温度パラメータＴを更新
（値が小さくなる）してからＳＴ４に戻り、ＳＴ４→５
→６→８（あるいは７→９）→１０の繰り返し作業（構
造パラメータ更新手段に対応する）を、温度パラメータ
Ｔの値を逓減させながら繰り返す。本実施例のように、
ＳＡ法を使って温度パラメータＴの値を十分ゆっくりと
下げていけば、この繰り返し作業により、コスト関数Ｃ
は最小点に収束する。そして、この最小点に対応する構
造が最適構造となる。この最適構造探究の過程を図示す
ると、先の図３の矢印のようになる。なお、この繰り返
し作業は、ＳＴ４における微少変動Δｘを乱数で与え、
すべての処理を自動で実行することができる。
【００２２】なお、上記実施例では、ＳＴ７における統
計的処理にＳＡのみを採用したが、このＳＡによる統計
的取扱いにコスト関数の傾きを利用する最急降下法（常
にコストが一番下がる方向へ進む）を組合せて、コスト
関数の最小値探索を行っても構わない。また上記実施例
では半導体デバイスとして光サイリスタを取り上げた
が、本実施例のシミュレータは、任意の半導体デバイス
に適用可能である。
計的処理にＳＡのみを採用したが、このＳＡによる統計
的取扱いにコスト関数の傾きを利用する最急降下法（常
にコストが一番下がる方向へ進む）を組合せて、コスト
関数の最小値探索を行っても構わない。また上記実施例
では半導体デバイスとして光サイリスタを取り上げた
が、本実施例のシミュレータは、任意の半導体デバイス
に適用可能である。
【００２３】実施例２．つぎに本発明の他の実施例を図
について説明する。本実施例のシミュレータにおいて
は、コストは、比較的小さくかつ構造のずれに対して鈍
感なものを求める。そこで、本実施例においては、図６
に示すような形状のコスト関数をシミュレータに入力す
る。このコスト関数においては、点Ａはコストは最小だ
が構造が設計値からずれると急にコストが大きくなる。
それに対して点Ｂではコストの絶対値は準最適構造であ
るが、構造のずれに対しては鈍感である。したがって、
本実施例においては、点Ｂのコストを実現する構造を求
めることになる。
について説明する。本実施例のシミュレータにおいて
は、コストは、比較的小さくかつ構造のずれに対して鈍
感なものを求める。そこで、本実施例においては、図６
に示すような形状のコスト関数をシミュレータに入力す
る。このコスト関数においては、点Ａはコストは最小だ
が構造が設計値からずれると急にコストが大きくなる。
それに対して点Ｂではコストの絶対値は準最適構造であ
るが、構造のずれに対しては鈍感である。したがって、
本実施例においては、点Ｂのコストを実現する構造を求
めることになる。
【００２４】本実施例に係るシミュレータにおける最適
構造探究の手順は、図７に示す更新に係る温度パラメー
タ曲線の形状を除いて、実施例１と実質的には同一であ
る。すなわち、温度パラメータを高温から始めて少しづ
つ下げていくのであるが、ある程度の温度に達したらそ
の温度を保つ（図７の領域Ｋ）。このときはまだ温度が
高いため、図４に示したようなＳＴ７工程に係る最適化
途中における構造は、点Ａ（深い谷）よりもコストがや
や高い点Ｂ（広い谷）の方に、より高い確率で存在する
ことになる。そして図７の領域Ｌにおいて温度を急に下
げながらＳＴ７工程の判断を行うと、高い確率で点Ｂに
収束することになる。
構造探究の手順は、図７に示す更新に係る温度パラメー
タ曲線の形状を除いて、実施例１と実質的には同一であ
る。すなわち、温度パラメータを高温から始めて少しづ
つ下げていくのであるが、ある程度の温度に達したらそ
の温度を保つ（図７の領域Ｋ）。このときはまだ温度が
高いため、図４に示したようなＳＴ７工程に係る最適化
途中における構造は、点Ａ（深い谷）よりもコストがや
や高い点Ｂ（広い谷）の方に、より高い確率で存在する
ことになる。そして図７の領域Ｌにおいて温度を急に下
げながらＳＴ７工程の判断を行うと、高い確率で点Ｂに
収束することになる。
【００２５】実施例３．さらに本発明の他の実施例を図
について説明する。図８は光サイリスタと光トランジス
タからなる半導体デバイスの断面図であり、図中、１〜
４は図１と同じである。１１はＧａＡｓ基板を示す。す
なわち、本実施例においては、光サイリスタと光トラン
ジスタは半導体層２〜４を共有する。
について説明する。図８は光サイリスタと光トランジス
タからなる半導体デバイスの断面図であり、図中、１〜
４は図１と同じである。１１はＧａＡｓ基板を示す。す
なわち、本実施例においては、光サイリスタと光トラン
ジスタは半導体層２〜４を共有する。
【００２６】次に本発明によるシミュレータの動作を説
明する。図８に示す各半導体層１〜４の最適設計を行う
には、光サイリスタと光トランジスタの両素子の特性を
考慮する必要がある。そこで、コスト関数は両方の特性
を変数として定義する。こうすれば、コストが小さいと
きは、両方の素子が望ましい特性を示すことになる。コ
スト関数の最小値を与える構造は、実施例１に係る図４
のフローチャートと同様にして求めることができる。
明する。図８に示す各半導体層１〜４の最適設計を行う
には、光サイリスタと光トランジスタの両素子の特性を
考慮する必要がある。そこで、コスト関数は両方の特性
を変数として定義する。こうすれば、コストが小さいと
きは、両方の素子が望ましい特性を示すことになる。コ
スト関数の最小値を与える構造は、実施例１に係る図４
のフローチャートと同様にして求めることができる。
【００２７】なお、このとき、図７に示したような温度
パラメータの更新によれば、各素子の特性が、膜の形成
時におけるずれに鈍感になるような構造を設計すること
ができる。また、本実施例によるシミュレータは、複数
の種類の半導体素子が同じ膜を一部ないし全部共有する
任意の場合において、その膜の設計に有効である。
パラメータの更新によれば、各素子の特性が、膜の形成
時におけるずれに鈍感になるような構造を設計すること
ができる。また、本実施例によるシミュレータは、複数
の種類の半導体素子が同じ膜を一部ないし全部共有する
任意の場合において、その膜の設計に有効である。
【００２８】さらに、複数の種類の半導体素子を同じプ
ロセスで製造するため、値を同じにする必要がある構造
パラメータについても、同様に複数の素子の特性を変数
としてコストを定義すれば、その最適設計が実行でき
る。
ロセスで製造するため、値を同じにする必要がある構造
パラメータについても、同様に複数の素子の特性を変数
としてコストを定義すれば、その最適設計が実行でき
る。
【００２９】
【発明の効果】以上のように、この発明によれば、半導
体デバイスの複数の特性からコスト関数を定義し、後は
統計的な手法によって自動的な最適設計が実現できるた
め、構造パラメータと特性の関係が非常に複雑な半導体
デバイスに対しても構造パラメータの最適設計が効率的
に実現できる。また、設計者の経験を必要としないの
で、より多くの人が活用できる。
体デバイスの複数の特性からコスト関数を定義し、後は
統計的な手法によって自動的な最適設計が実現できるた
め、構造パラメータと特性の関係が非常に複雑な半導体
デバイスに対しても構造パラメータの最適設計が効率的
に実現できる。また、設計者の経験を必要としないの
で、より多くの人が活用できる。
【図面の簡単な説明】
【図１】本発明の実施例１に係るシミュレータにより最
適化を行う光サイリスタの断面構造図である。
適化を行う光サイリスタの断面構造図である。
【図２】図１の光サイリスタの電流−電圧特性を示すグ
ラフ図である。
ラフ図である。
【図３】本発明の実施例１に係るシミュレータに入力さ
れるコスト関数の形状を表すグラフ図である。
れるコスト関数の形状を表すグラフ図である。
【図４】本発明の実施例１に係るシミュレータにおける
最適構造決定のためのフローチャートである。
最適構造決定のためのフローチャートである。
【図５】本発明の実施例１に係るシミュレータで用いる
温度パラメータを示すグラフ図である。
温度パラメータを示すグラフ図である。
【図６】本発明の実施例２に係るシミュレータに入力さ
れるコスト関数の形状を表すグラフ図である。
れるコスト関数の形状を表すグラフ図である。
【図７】本発明の実施例２に係るシミュレータで用いる
温度パラメータを示すグラフ図である。
温度パラメータを示すグラフ図である。
【図８】本発明の実施例３に係るシミュレータにより最
適化を行う光サイリスタと光トランジスタの断面図であ
る。
適化を行う光サイリスタと光トランジスタの断面図であ
る。
【図９】（ａ）と（ｂ）はそれぞれ従来のシミュレータ
を用いた最適構造決定のフローチャートである。
を用いた最適構造決定のフローチャートである。
１ ｐ型ＡｌＧａＡｓ層 ２ ｎ型ＧａＡｓ層 ３ ｐ型ＧａＡｓ層 ４ ｎ型ＡｌＧａＡｓ層
Claims (3)
- 【請求項１】 一組の半導体デバイス構造パラメータの
値に対して一意に定まるデバイス特性がその指定された
要求を満たすほど値が小さくなるようなコスト関数を定
義するコスト関数定義手段と、前記構造パラメータにつ
いて任意の初期値から始めてランダムに構造パラメータ
を更新しながらコスト関数の変化量を計算するコスト関
数値手段と、前記構造パラメータ値の更新に当り、コス
ト関数値の減少につながる更新は無条件に許し、他方コ
スト関数値が増加する更新については、構造パラメータ
更新の度に逓減する温度パラメータを含む確率を判断
し、温度パラメータ値が高いほどコスト関数値の増加に
つながる構造パラメータの更新を許す可能性が高いとい
う構造パラメータの更新を、温度パラメータを変化させ
ながら繰り返す構造パラメータ更新手段を含む半導体デ
バイスシミュレータ。 - 【請求項２】 前記温度パラメータは、逓減の途中でほ
ぼ一定の値に保たれた後急激に低下させられる請求項１
記載の半導体デバイスシミュレータ。 - 【請求項３】 前記コスト関数は、半導体多層膜の構造
パラメータから定められ、前記半導体多層膜を備えた複
数の半導体デバイスの特性を包含する請求項１記載の半
導体デバイスシミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25363892A JPH0683803A (ja) | 1992-08-31 | 1992-08-31 | 半導体デバイスシミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25363892A JPH0683803A (ja) | 1992-08-31 | 1992-08-31 | 半導体デバイスシミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683803A true JPH0683803A (ja) | 1994-03-25 |
Family
ID=17254121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25363892A Pending JPH0683803A (ja) | 1992-08-31 | 1992-08-31 | 半導体デバイスシミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683803A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000213060A (ja) * | 1998-11-16 | 2000-08-02 | Nippon Jutaku Mokuzai Gijutsu Center | 建築用接合具 |
| US8726100B2 (en) | 2011-02-03 | 2014-05-13 | Fujitsu Limited | Non-transitory computer-readable recording medium in which a failure analyzing program is recorded, failure analyzing apparatus, and method for analyzing failure |
-
1992
- 1992-08-31 JP JP25363892A patent/JPH0683803A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000213060A (ja) * | 1998-11-16 | 2000-08-02 | Nippon Jutaku Mokuzai Gijutsu Center | 建築用接合具 |
| US8726100B2 (en) | 2011-02-03 | 2014-05-13 | Fujitsu Limited | Non-transitory computer-readable recording medium in which a failure analyzing program is recorded, failure analyzing apparatus, and method for analyzing failure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319564A (en) | Method and apparatus for integrated circuit design | |
| Maly et al. | Yield estimation model for VLSI artwork evaluation | |
| US20220349084A1 (en) | Three-dimensional semiconductor fabrication | |
| JPH0683803A (ja) | 半導体デバイスシミュレータ | |
| KR20050084435A (ko) | 반도체 디바이스를 위한 지지 구조의 제조방법 | |
| Takahashi et al. | Optimization of a photonic crystal nanocavity using covariance matrix adaptation evolution strategy | |
| Floreani et al. | Concept of a miniaturised free-electron laser with field emission source | |
| Bagaev et al. | Double integrated laser-thyristor | |
| Nazmi et al. | Dopant concentrations analysis on electro-optic performances of gallium nitride-based ultraviolet light-emitting diode chip | |
| Shah et al. | Numerical simulation of wide band‐gap AlGaN/InGaN light‐emitting diodes for output power characteristics and emission spectra | |
| Li et al. | Parameter optimization of sub-35 nm contact-hole fabrication using particle swarm optimization approach | |
| Malevskaya et al. | Investigation of Methods for Texturing Light-Emitting Diodes Based on AlGaAs/GaAs Heterostructures | |
| Zemliak et al. | Active layer parameter optimization for high‐power Si 2 mm pulsed IMPATT diode | |
| JP7775162B2 (ja) | 情報処理装置、情報処理方法およびコンピュータプログラム | |
| US20070160099A1 (en) | Multiple anneal induced disordering | |
| CN109382333B (zh) | 一种led外延片的选片方法 | |
| JPH033275A (ja) | 発光ダイオードおよびその製造方法 | |
| Biswas et al. | Advanced physics-based compact models for new IGBT technologies | |
| Shayeteh et al. | Parameter identification of hyperchaotic Chen–Lee system using firefly algorithm | |
| Tan et al. | Experiments and modelling of double-emitter HPTs with different emitter-area ratios for functional applications | |
| US6513150B1 (en) | Method of generating mesh for process simulation | |
| Simonova et al. | The effect of preliminary neutron irradiation on IR-LED characteristics during operation | |
| Nobahari et al. | A new adaptive real-coded memetic algorithm | |
| Prakobwaitayakit | Analog circuit optimizer based on computational intelligence techniques | |
| WO2024040142A2 (en) | Parallelized three-dimensional semiconductor fabrication |