JPH0684885A - スパッタリング装置 - Google Patents
スパッタリング装置Info
- Publication number
- JPH0684885A JPH0684885A JP9433192A JP9433192A JPH0684885A JP H0684885 A JPH0684885 A JP H0684885A JP 9433192 A JP9433192 A JP 9433192A JP 9433192 A JP9433192 A JP 9433192A JP H0684885 A JPH0684885 A JP H0684885A
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- processing chamber
- plasma
- ito
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 Ｏ2プラズマ処理後におけるスパッタ処理に
おいて大気接触による被処理材のもたらす弊害を除去す
る。 【構成】 Ｏ2プラズマ処理室１，５を備えるととも
に、このＯ2プラズマ処理室との間に被処理材が搬送さ
れる搬送経路が設けられ、この搬送経路は前記Ｏ2プラ
ズマ処理室との間で真空状態が保持されている。
おいて大気接触による被処理材のもたらす弊害を除去す
る。 【構成】 Ｏ2プラズマ処理室１，５を備えるととも
に、このＯ2プラズマ処理室との間に被処理材が搬送さ
れる搬送経路が設けられ、この搬送経路は前記Ｏ2プラ
ズマ処理室との間で真空状態が保持されている。
Description
【０００１】
【産業上の利用分野】本発明は、スパッタリング装置に
係り、特に液晶表示基板の製造に使用されるスパッタリ
ング装置に関する。
係り、特に液晶表示基板の製造に使用されるスパッタリ
ング装置に関する。
【０００２】
【従来の技術】たとえばアクティブ・マトリックス方式
の液晶表示基板において、それぞれの画素は薄膜トラン
ジスタ（ＴＦＴ）と透明画素電極（ＩＴＯ）の直列回路
を単位として構成されているものである。
の液晶表示基板において、それぞれの画素は薄膜トラン
ジスタ（ＴＦＴ）と透明画素電極（ＩＴＯ）の直列回路
を単位として構成されているものである。
【０００３】そして、ＩＴＯはＴＦＴのソースおよびド
レイン電極と接続されて形成され、このため該ソースお
よびドレイン電極の部分においては金属層とＩＴＯの積
層体で構成されたものとなっている。
レイン電極と接続されて形成され、このため該ソースお
よびドレイン電極の部分においては金属層とＩＴＯの積
層体で構成されたものとなっている。
【０００４】そして、前記金属層は周知のフォトエッチ
ング法によって電極パターンとして形成され、その後に
おいてＩＴＯが形成され、さらに、このＩＴＯがフォト
エッチング法によって電極パターンに形成されるように
なっている。
ング法によって電極パターンとして形成され、その後に
おいてＩＴＯが形成され、さらに、このＩＴＯがフォト
エッチング法によって電極パターンに形成されるように
なっている。
【０００５】ここで、前記金属層を電極パターンとして
形成した後、フォトエッチング法によって発生した有機
物を除去するために、Ｏ2プラズマ処理装置による処理
を施し、その後においてスパッタリング装置によるスパ
ッタによってＩＴＯを形成するようにしている。
形成した後、フォトエッチング法によって発生した有機
物を除去するために、Ｏ2プラズマ処理装置による処理
を施し、その後においてスパッタリング装置によるスパ
ッタによってＩＴＯを形成するようにしている。
【０００６】なお、このようなスパッタリング装置の詳
細は、たとえば「ＬＳＩプロセス工学：オーム社発行：
昭和５７年１１月２５日：第１２３項ないし第１２７
項」に記載されている。
細は、たとえば「ＬＳＩプロセス工学：オーム社発行：
昭和５７年１１月２５日：第１２３項ないし第１２７
項」に記載されている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うに構成されているスパッタリング装置は、Ｏ2プラズ
マ処理装置に対して別個の装置として構成されたものと
なっているものである。
うに構成されているスパッタリング装置は、Ｏ2プラズ
マ処理装置に対して別個の装置として構成されたものと
なっているものである。
【０００８】このため、Ｏ2プラズマ処理装置による有
機物除去の後に、ＩＴＯ形成のために被処理材をスパッ
タリング装置まで搬送しなければならず、その搬送の際
において、前記金属層の表面に大気接触による酸化膜が
形成されてしまうということが往々にしてあった。
機物除去の後に、ＩＴＯ形成のために被処理材をスパッ
タリング装置まで搬送しなければならず、その搬送の際
において、前記金属層の表面に大気接触による酸化膜が
形成されてしまうということが往々にしてあった。
【０００９】金属層の表面に酸化膜が形成された状態で
ＩＴＯを形成した場合、前記金属層とＩＴＯとの間で充
分な導通がとれず、電気的特性の面で好ましいものでな
かった。
ＩＴＯを形成した場合、前記金属層とＩＴＯとの間で充
分な導通がとれず、電気的特性の面で好ましいものでな
かった。
【００１０】それ故、本発明は、このような事情に基づ
いてなされたものであり、その目的とするところのもの
は、Ｏ2プラズマ処理後におけるスパッタ処理において
大気接触による被処理材のもたらす弊害を除去したスパ
ッタリング装置を提供することにある。
いてなされたものであり、その目的とするところのもの
は、Ｏ2プラズマ処理後におけるスパッタ処理において
大気接触による被処理材のもたらす弊害を除去したスパ
ッタリング装置を提供することにある。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、Ｏ2プラズマ処理室
を備えるとともに、このＯ2プラズマ処理室との間に被
処理材が搬送される搬送経路が設けられ、この搬送経路
は前記Ｏ2プラズマ処理室との間で真空状態が保持され
ることを特徴とするものである。
るために、本発明は、基本的には、Ｏ2プラズマ処理室
を備えるとともに、このＯ2プラズマ処理室との間に被
処理材が搬送される搬送経路が設けられ、この搬送経路
は前記Ｏ2プラズマ処理室との間で真空状態が保持され
ることを特徴とするものである。
【００１２】
【作用】このように構成したスパッタリング装置は、Ｏ
2プラズマ処理を施した被処理材が全く大気にさらされ
ずにスパッタ処理されることになる。
2プラズマ処理を施した被処理材が全く大気にさらされ
ずにスパッタ処理されることになる。
【００１３】このため、たとえば液晶表示基板の製造に
おいて、金属およびＩＴＯの順次積層体からなるＴＦＴ
のソースおよびドレイン電極を形成する際に極めて効果
的となる。
おいて、金属およびＩＴＯの順次積層体からなるＴＦＴ
のソースおよびドレイン電極を形成する際に極めて効果
的となる。
【００１４】すなわち、フォトエッチング法によって電
極パターンからなる金属層を形成した後において、その
フォトエッチング法によって生じた有機物の除去をＯ2
プラズマ処理により行ない、そのまま大気にされされず
にスパッタリング装置に搬送されることから、前記金属
層の表面が全く酸化されずにスパッタ処理されることに
なる。
極パターンからなる金属層を形成した後において、その
フォトエッチング法によって生じた有機物の除去をＯ2
プラズマ処理により行ない、そのまま大気にされされず
にスパッタリング装置に搬送されることから、前記金属
層の表面が全く酸化されずにスパッタ処理されることに
なる。
【００１５】このスパッタ処理においては前記ＩＴＯを
形成するものであり、全く酸化されていない前記金属層
の表面にＩＴＯが形成されることになるので、前記金属
層とＩＴＯとの間に完全な導通が図れ電気的特性が良好
なものとなる。
形成するものであり、全く酸化されていない前記金属層
の表面にＩＴＯが形成されることになるので、前記金属
層とＩＴＯとの間に完全な導通が図れ電気的特性が良好
なものとなる。
【００１６】したがって、Ｏ2プラズマ処理後における
スパッタ処理において大気接触による被処理材のもたら
す弊害を除去することができるようになる。
スパッタ処理において大気接触による被処理材のもたら
す弊害を除去することができるようになる。
【００１７】
【実施例】図１（ａ）は、本発明によるスパッタリング
装置の一実施例を示す概略的構成図である。
装置の一実施例を示す概略的構成図である。
【００１８】同図において、主として成膜が行なわれる
スパッタ処理室３と、その両側の第１中間室２および第
２中間室４、さらに、それらの外側の第１Ｏ2プラズマ
処理室１、第２Ｏ2プラズマ処理室５とから構成され、
ローダ部からインラインでアンローダ部まで連続的に処
理が行なわれるようになっている。
スパッタ処理室３と、その両側の第１中間室２および第
２中間室４、さらに、それらの外側の第１Ｏ2プラズマ
処理室１、第２Ｏ2プラズマ処理室５とから構成され、
ローダ部からインラインでアンローダ部まで連続的に処
理が行なわれるようになっている。
【００１９】スパッタ処理室３において、その内側下部
には、シールドカバー９とそのシールドカバー９によっ
て囲まれたターゲット材１１が配置されている。このタ
ーゲット材１１は板状のＩＴＯ材料で構成されたものと
なっている。
には、シールドカバー９とそのシールドカバー９によっ
て囲まれたターゲット材１１が配置されている。このタ
ーゲット材１１は板状のＩＴＯ材料で構成されたものと
なっている。
【００２０】そして、このターゲット材１１とシールド
カバー９には直流電源８が接続されたものとなってい
る。また、ターゲット材１１の裏面側にはマグネット１
０が配置されている。このマグネット１０はターゲット
材１１の表面に磁界を発生させ、放電によって電離され
た電子、イオンにマグネトロン運動を起こさせることに
よって高密度のプラズマを生成するようになっている。
カバー９には直流電源８が接続されたものとなってい
る。また、ターゲット材１１の裏面側にはマグネット１
０が配置されている。このマグネット１０はターゲット
材１１の表面に磁界を発生させ、放電によって電離され
た電子、イオンにマグネトロン運動を起こさせることに
よって高密度のプラズマを生成するようになっている。
【００２１】一方、スパッタ処理室３の内側上部にはタ
ーゲット材１に対向して透明ガラス基板ＳＵＢがトレイ
１２によって保持されて配置されている。このトレイ１
２はたとえばステンレス鋼で形成されたもので、ローラ
１３によってガイドされている。
ーゲット材１に対向して透明ガラス基板ＳＵＢがトレイ
１２によって保持されて配置されている。このトレイ１
２はたとえばステンレス鋼で形成されたもので、ローラ
１３によってガイドされている。
【００２２】なお、同図（ｂ）は、図１（ａ）に示した
スパッタ処理室３を９０°異なる方向から観た側面図で
ある。
スパッタ処理室３を９０°異なる方向から観た側面図で
ある。
【００２３】また、第１Ｏ2プラズマ処理室１におい
て、その内部には、高周波電源６が接続された放電電極
７が配置されている。また、この放電電極７に対向した
位置に透明ガラス基板ＳＵＢが配置され、この透明ガラ
ス基板ＳＵＢはトレイ１２によって保持されている。
て、その内部には、高周波電源６が接続された放電電極
７が配置されている。また、この放電電極７に対向した
位置に透明ガラス基板ＳＵＢが配置され、この透明ガラ
ス基板ＳＵＢはトレイ１２によって保持されている。
【００２４】さらに、この第１Ｏ2プラズマ処理室１に
は酸素ガスが導入されるようになっており、放電電極７
による放電で電離された酸素イオンと電子がプラズマを
形成するようになっている。そして、このプラズマ中の
酸素イオンと前記透明ガラス基板ＳＵＢにダメージを与
えることによりプラズマ処理が行なわれるようになって
いる。
は酸素ガスが導入されるようになっており、放電電極７
による放電で電離された酸素イオンと電子がプラズマを
形成するようになっている。そして、このプラズマ中の
酸素イオンと前記透明ガラス基板ＳＵＢにダメージを与
えることによりプラズマ処理が行なわれるようになって
いる。
【００２５】このようなＯ2プラズマ処理は、スパッタ
処理される前の透明ガラス基板ＳＵＢに付着している汚
れ等を除去するために行なわれ、この場合の汚れとして
は炭素等を含む有機化合物からなっている。そして、汚
れの除去はＯ2プラズマ処理による酸化によってなされ
るようになっている。
処理される前の透明ガラス基板ＳＵＢに付着している汚
れ等を除去するために行なわれ、この場合の汚れとして
は炭素等を含む有機化合物からなっている。そして、汚
れの除去はＯ2プラズマ処理による酸化によってなされ
るようになっている。
【００２６】このＯ2プラズマ処理室１には、たとえ
ば、後に詳述するように図２に示すソース・ドレイン電
極ＳＤ１、ＳＤ２（層ｄ１〜ｄ３）のうちいまだ透明画
素電極ＩＴＯ１，ｄ３が形成されていない状態の被処理
材（透明ガラス基板ＳＵＢ）が配置され、Ｏ2プラズマ
処理によって有機物の除去がなされるようになってい
る。この有機物は、たとえば、前工程におけるフォトエ
ッチングにより発生するフォトレジストの残存物のよう
なものである。
ば、後に詳述するように図２に示すソース・ドレイン電
極ＳＤ１、ＳＤ２（層ｄ１〜ｄ３）のうちいまだ透明画
素電極ＩＴＯ１，ｄ３が形成されていない状態の被処理
材（透明ガラス基板ＳＵＢ）が配置され、Ｏ2プラズマ
処理によって有機物の除去がなされるようになってい
る。この有機物は、たとえば、前工程におけるフォトエ
ッチングにより発生するフォトレジストの残存物のよう
なものである。
【００２７】なお、Ｏ2プラズマ処理された透明ガラス
基板ＳＵＢは、第１中間室２を経由してスパッタ処理室
３に搬送されるようになり、該スパッタ処理室３にてス
パッタ処理されるようになっている。ここで、前記第１
中間室２を経由してスパッタ処理室３に接続される搬送
路内はＯ2プラズマ処理室１およびスパッタ処理室３と
同様に真空状態に保持できるようになっている。
基板ＳＵＢは、第１中間室２を経由してスパッタ処理室
３に搬送されるようになり、該スパッタ処理室３にてス
パッタ処理されるようになっている。ここで、前記第１
中間室２を経由してスパッタ処理室３に接続される搬送
路内はＯ2プラズマ処理室１およびスパッタ処理室３と
同様に真空状態に保持できるようになっている。
【００２８】これにより、透明ガラス基板ＳＵＢはその
スパッタ処理されるべき面が大気に汚染されることなく
清浄のままスパッタ処理されることになる。すなわち、
図２に示すソース・ドレイン電極ＳＤ１、ＳＤ２（層ｄ
１〜ｄ３）のうち透明画素電極ＩＴＯ１，ｄ３が形成さ
れていない金属層の表面が全く酸化されずに前記スパッ
タ処理による透明画素電極ＩＴＯ１，ｄ３が形成される
ことになる。したがって、前記金属層と透明画素電極Ｉ
ＴＯ１，ｄ３との間に完全な導通が図れ電気的特性が良
好なものとなり、Ｏ2プラズマ処理後におけるスパッタ
処理において大気接触による被処理材のもたらす弊害を
除去することができるようになる。
スパッタ処理されるべき面が大気に汚染されることなく
清浄のままスパッタ処理されることになる。すなわち、
図２に示すソース・ドレイン電極ＳＤ１、ＳＤ２（層ｄ
１〜ｄ３）のうち透明画素電極ＩＴＯ１，ｄ３が形成さ
れていない金属層の表面が全く酸化されずに前記スパッ
タ処理による透明画素電極ＩＴＯ１，ｄ３が形成される
ことになる。したがって、前記金属層と透明画素電極Ｉ
ＴＯ１，ｄ３との間に完全な導通が図れ電気的特性が良
好なものとなり、Ｏ2プラズマ処理後におけるスパッタ
処理において大気接触による被処理材のもたらす弊害を
除去することができるようになる。
【００２９】また、同図では、スパッタ処理室３の後段
においても、やはり中間処理室４を経由し真空状態に保
持されている搬送路に接続されてＯ2プラズマ処理室５
が配置されている。この場合におけるＯ2プラズマ処理
室５はその後の工程におけるフォトレジスト形成のため
にいわゆるぬれ性を良好とするものであり、また、搬送
路は大気中の塵等が被処理材（透明ガラス基板ＳＵＢ）
に付着するのを防止するために設けられている。
においても、やはり中間処理室４を経由し真空状態に保
持されている搬送路に接続されてＯ2プラズマ処理室５
が配置されている。この場合におけるＯ2プラズマ処理
室５はその後の工程におけるフォトレジスト形成のため
にいわゆるぬれ性を良好とするものであり、また、搬送
路は大気中の塵等が被処理材（透明ガラス基板ＳＵＢ）
に付着するのを防止するために設けられている。
【００３０】なお、Ｏ2プラズマ処理室１およびスパッ
タ処理室３は、真空装置内処理、電源、装置構造という
点で共通点を有し、一体化し易い構成となっている。す
なわち、Ｏ2プラズマ処理室１およびスパッタ処理室３
を同一のマグネトロンスパッタ装置に構成することによ
り、それぞれ別の専用装置で行なっていたＯ2プラズマ
処理とスパッタ処理を一貫して連続して行なうことがで
きるようになる。したがって、作業工程、あるいは作業
時間を短縮することができ、装置の設置スペースを大き
くとらなくてもよくなる効果を得ることができるように
なる。
タ処理室３は、真空装置内処理、電源、装置構造という
点で共通点を有し、一体化し易い構成となっている。す
なわち、Ｏ2プラズマ処理室１およびスパッタ処理室３
を同一のマグネトロンスパッタ装置に構成することによ
り、それぞれ別の専用装置で行なっていたＯ2プラズマ
処理とスパッタ処理を一貫して連続して行なうことがで
きるようになる。したがって、作業工程、あるいは作業
時間を短縮することができ、装置の設置スペースを大き
くとらなくてもよくなる効果を得ることができるように
なる。
【００３１】次に、上述したスパッタリング装置を用い
て製造される液晶表示基板の概略説明をする。
て製造される液晶表示基板の概略説明をする。
【００３２】図２に示すように、下部透明ガラス基板Ｓ
ＵＢ１の表面上には薄膜トランジスタＴＦＴおよび透明
画素電極ＩＴＯ１を備えている。下部透明ガラス基板Ｓ
ＵＢ１はたとえば１．１ｍｍ程度の厚さを有し、薄膜ト
ランジスタＴＦＴと透明画素電極ＩＴＯ１は電気的に直
列接続されて画素を構成している。
ＵＢ１の表面上には薄膜トランジスタＴＦＴおよび透明
画素電極ＩＴＯ１を備えている。下部透明ガラス基板Ｓ
ＵＢ１はたとえば１．１ｍｍ程度の厚さを有し、薄膜ト
ランジスタＴＦＴと透明画素電極ＩＴＯ１は電気的に直
列接続されて画素を構成している。
【００３３】薄膜トランジスタＴＦＴは、主として、ゲ
ート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型半導体層ＡＳ、
そして一対のソース電極ＳＤ１およびドレイン電極ＳＤ
２で構成されている。
ート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型半導体層ＡＳ、
そして一対のソース電極ＳＤ１およびドレイン電極ＳＤ
２で構成されている。
【００３４】前記ゲート電極ＧＴは、下部透明ガラス基
板ＳＵＢ１の表面上にたとえばＣｒスパッタ膜（または
その上面にＭｏ膜を積層した複合膜）で形成されてい
る。そして、このゲート電極ＧＴは走査信号線（水平信
号線）に接続され一体化して構成されている。
板ＳＵＢ１の表面上にたとえばＣｒスパッタ膜（または
その上面にＭｏ膜を積層した複合膜）で形成されてい
る。そして、このゲート電極ＧＴは走査信号線（水平信
号線）に接続され一体化して構成されている。
【００３５】ｉ型半導体層ＡＳはゲート絶縁膜ＧＩの上
部に形成され、薄膜トランジスタＴＦＴのチャンネル形
成領域として機能するようになっている。このｉ型半導
体層ＡＳは非晶質珪素膜または多結晶珪素膜で形成され
るようになっている。
部に形成され、薄膜トランジスタＴＦＴのチャンネル形
成領域として機能するようになっている。このｉ型半導
体層ＡＳは非晶質珪素膜または多結晶珪素膜で形成され
るようになっている。
【００３６】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは回路のバイアス極性が変わると動作上ソース
とドレインが入れ替わることになる。すなわち、薄膜ト
ランジスタＴＦＴは、ＦＥＴと同様に双方向性で構成さ
れたものとなっている。
それぞれは回路のバイアス極性が変わると動作上ソース
とドレインが入れ替わることになる。すなわち、薄膜ト
ランジスタＴＦＴは、ＦＥＴと同様に双方向性で構成さ
れたものとなっている。
【００３７】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、同時に製造され、たとえばｉ型半導体層Ａ
Ｓに接触する下側層から、濃度の濃いｎ型半導体層、Ｃ
ｒ膜、Ａｌ膜を順次積層した複合膜で構成されている。
前記ｎ型半導体層は高不純物濃度の非晶質珪素膜または
多結晶珪素膜で形成され、ｉ型半導体層ＡＳとＣｒ膜と
の接触抵抗値を低減するように構成されている。Ｃｒ膜
は主に濃度の濃いｎ型半導体層とＡｌ膜との反応防止と
接着性向上を目的として構成されている。Ａｌ膜は低抵
抗値を有しており、信号伝達速度の速い信号配線の一部
として使用されている。
それぞれは、同時に製造され、たとえばｉ型半導体層Ａ
Ｓに接触する下側層から、濃度の濃いｎ型半導体層、Ｃ
ｒ膜、Ａｌ膜を順次積層した複合膜で構成されている。
前記ｎ型半導体層は高不純物濃度の非晶質珪素膜または
多結晶珪素膜で形成され、ｉ型半導体層ＡＳとＣｒ膜と
の接触抵抗値を低減するように構成されている。Ｃｒ膜
は主に濃度の濃いｎ型半導体層とＡｌ膜との反応防止と
接着性向上を目的として構成されている。Ａｌ膜は低抵
抗値を有しており、信号伝達速度の速い信号配線の一部
として使用されている。
【００３８】薄膜トランジスタＴＦＴのソース電極ＳＤ
１には画素毎に設けられた透明画素電極ＩＴＯが接続さ
れている。透明画素電極ＩＴＯ１は液晶表示部の画素電
極の一方を構成したものとなっている。そして、この透
明画素電極ＩＴＯ１はマグネトロンスパッタリング装置
により、非晶質状態のＩＴＯ（Ｉｎ−Ｓｎ−Ｏ）で形成
されている。
１には画素毎に設けられた透明画素電極ＩＴＯが接続さ
れている。透明画素電極ＩＴＯ１は液晶表示部の画素電
極の一方を構成したものとなっている。そして、この透
明画素電極ＩＴＯ１はマグネトロンスパッタリング装置
により、非晶質状態のＩＴＯ（Ｉｎ−Ｓｎ−Ｏ）で形成
されている。
【００３９】薄膜トランジスタＴＦＴのドレイン電極Ｓ
Ｄ２は映像信号線（垂直信号線）に接続され、一体化し
て構成されている。すなわち、映像信号線はソース電極
ＳＤ１およびドレイン電極ＳＤ２のそれぞれの層構造と
同一構造で形成されている。
Ｄ２は映像信号線（垂直信号線）に接続され、一体化し
て構成されている。すなわち、映像信号線はソース電極
ＳＤ１およびドレイン電極ＳＤ２のそれぞれの層構造と
同一構造で形成されている。
【００４０】薄膜トランジスタＴＦＴおよび透明画素電
極ＩＴＯ１上には保護膜ＰＳＶ１が形成され、この保護
膜ＰＳＶ１はたとえば透明性が高くしかも耐湿性の高い
酸化珪素膜で形成されている。
極ＩＴＯ１上には保護膜ＰＳＶ１が形成され、この保護
膜ＰＳＶ１はたとえば透明性が高くしかも耐湿性の高い
酸化珪素膜で形成されている。
【００４１】上部透明ガラス基板ＳＵＢ２の内側（液晶
側）の表面には、カラーフィルタＦＩＬ、保護膜ＰＳＶ
２、共通透明画素電極ＩＴＯ２のそれぞれが順次積層し
て設けられている。
側）の表面には、カラーフィルタＦＩＬ、保護膜ＰＳＶ
２、共通透明画素電極ＩＴＯ２のそれぞれが順次積層し
て設けられている。
【００４２】前記共通透明画素電極ＩＴＯ２は下部透明
ガラス基板ＳＵＢ１側に画素毎に設けられた透明画素電
極ＩＴＯ１に対向した位置に配置されており、隣接する
他の共通透明画素電極ＩＴＯ２と一体に構成されてい
る。カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料
で形成される占領材料を各画素毎に赤、緑、青の染料で
染めわけることにより形成される。染料の染め分けはフ
ォトリソグラフィ技術を用いて行なっている。
ガラス基板ＳＵＢ１側に画素毎に設けられた透明画素電
極ＩＴＯ１に対向した位置に配置されており、隣接する
他の共通透明画素電極ＩＴＯ２と一体に構成されてい
る。カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料
で形成される占領材料を各画素毎に赤、緑、青の染料で
染めわけることにより形成される。染料の染め分けはフ
ォトリソグラフィ技術を用いて行なっている。
【００４３】保護膜ＰＳＶ２は前記カラーフィルタＦＩ
Ｌを異なる色に染め分けた染料が液晶ＬＣに漏れること
を防止するために設けられ、たとえばアクリル系樹脂、
エポキシ系樹脂等の透明樹脂材料で形成されている。
Ｌを異なる色に染め分けた染料が液晶ＬＣに漏れること
を防止するために設けられ、たとえばアクリル系樹脂、
エポキシ系樹脂等の透明樹脂材料で形成されている。
【００４４】この液晶表示装置は、このようにして形成
される下部透明ガラス基板ＳＵＢ１と上部透明ガラス基
板ＳＵＢ２との間の空間内に液晶ＬＣを封入することに
よって組立られる。液晶ＬＣは、液晶分子の向きを設定
する下部配向膜ＯＲＩと上部配向膜ＯＲＩ２との間に規
定された領域において封入される。下部配向膜ＯＲＩ１
は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上
部に、上部配向膜ＯＲＩ２は、上部透明ガラス基板ＳＵ
Ｂ２側の保護膜ＰＳＶ２の内側（液晶側）に形成されて
いる。
される下部透明ガラス基板ＳＵＢ１と上部透明ガラス基
板ＳＵＢ２との間の空間内に液晶ＬＣを封入することに
よって組立られる。液晶ＬＣは、液晶分子の向きを設定
する下部配向膜ＯＲＩと上部配向膜ＯＲＩ２との間に規
定された領域において封入される。下部配向膜ＯＲＩ１
は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上
部に、上部配向膜ＯＲＩ２は、上部透明ガラス基板ＳＵ
Ｂ２側の保護膜ＰＳＶ２の内側（液晶側）に形成されて
いる。
【００４５】また、同図の中央部は一画素部分の断面を
示している。左側は透明ガラス基板ＳＵＢの左側縁部分
で引出配線（ＳＤ）の存在する部分の断面を示してい
る。右側は透明ガラス基板ＳＵＢの右縁部分で引出配線
の存在しない部分の断面を示している。
示している。左側は透明ガラス基板ＳＵＢの左側縁部分
で引出配線（ＳＤ）の存在する部分の断面を示してい
る。右側は透明ガラス基板ＳＵＢの右縁部分で引出配線
の存在しない部分の断面を示している。
【００４６】同図の左側、右側のそれぞれには、液晶Ｌ
Ｃを封入するためにシール材ＳＬが構成されており、前
記配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極ＩＴＯ１、
共通透明画素電極ＩＴＯ２はシール材ＳＬの内側に形成
される。シール材はたとえばエポキシ系樹脂で形成され
ている。前記共通透明画素電極ＩＴＯは、少なくとも１
ヶ所において銀ペースト材ＳＩＬによって下部透明ガラ
ス基板ＳＵＢ側に形成された引出配線（ＳＤ）に接続さ
れている。偏光板ＰＯＬは下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２のそれぞれの外側の表
面に形成されている。
Ｃを封入するためにシール材ＳＬが構成されており、前
記配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極ＩＴＯ１、
共通透明画素電極ＩＴＯ２はシール材ＳＬの内側に形成
される。シール材はたとえばエポキシ系樹脂で形成され
ている。前記共通透明画素電極ＩＴＯは、少なくとも１
ヶ所において銀ペースト材ＳＩＬによって下部透明ガラ
ス基板ＳＵＢ側に形成された引出配線（ＳＤ）に接続さ
れている。偏光板ＰＯＬは下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２のそれぞれの外側の表
面に形成されている。
【００４７】上述した実施例に示したスパッタリング装
置によれば、Ｏ2プラズマ処理を施した被処理材（透明
ガラス基板ＳＵＢ）が全く大気にさらされずにスパッタ
処理されることになる。
置によれば、Ｏ2プラズマ処理を施した被処理材（透明
ガラス基板ＳＵＢ）が全く大気にさらされずにスパッタ
処理されることになる。
【００４８】このため、液晶表示基板の製造において、
金属および透明画素電極ＩＴＯの順次積層体からなるＴ
ＦＴのソースおよびドレイン電極ＳＤ１、ＳＤ２を形成
する際に極めて効果的となる。
金属および透明画素電極ＩＴＯの順次積層体からなるＴ
ＦＴのソースおよびドレイン電極ＳＤ１、ＳＤ２を形成
する際に極めて効果的となる。
【００４９】すなわち、フォトエッチング法によって電
極パターンからなる金属層を形成した後において、その
フォトエッチング法によって生じた有機物の除去をＯ2
プラズマ処理により行ない、そのまま大気にされされず
にスパッタ処理室３に搬送されることから、前記金属層
の表面が全く酸化されずにスパッタ処理されることにな
る。
極パターンからなる金属層を形成した後において、その
フォトエッチング法によって生じた有機物の除去をＯ2
プラズマ処理により行ない、そのまま大気にされされず
にスパッタ処理室３に搬送されることから、前記金属層
の表面が全く酸化されずにスパッタ処理されることにな
る。
【００５０】このスパッタ処理においては前記透明画素
電極ＩＴＯを形成するものであり、全く酸化されていな
い前記金属層の表面に透明画素電極ＩＴＯが形成される
ことになるので、前記金属層と透明画素電極ＩＴＯとの
間に完全な導通が図れ電気的特性が良好なものとなる。
電極ＩＴＯを形成するものであり、全く酸化されていな
い前記金属層の表面に透明画素電極ＩＴＯが形成される
ことになるので、前記金属層と透明画素電極ＩＴＯとの
間に完全な導通が図れ電気的特性が良好なものとなる。
【００５１】したがって、Ｏ2プラズマ処理後における
スパッタ処理において大気接触による被処理材のもたら
す弊害を除去することができるようになる。
スパッタ処理において大気接触による被処理材のもたら
す弊害を除去することができるようになる。
【００５２】なお、本発明は同時区マグネトロンスパッ
タ装置やその他のスパッタ装置、また、ＩＴＯ以外のス
パッタリング装置にも適用することができ、さらに、ス
パッタ処理室３のターゲット材１１に接続する直流電源
が高周波電源の場合も同様に適用することができる。
タ装置やその他のスパッタ装置、また、ＩＴＯ以外のス
パッタリング装置にも適用することができ、さらに、ス
パッタ処理室３のターゲット材１１に接続する直流電源
が高周波電源の場合も同様に適用することができる。
【００５３】
【発明の効果】以上説明したことから明らかなように、
本発明によるスパッタリング装置によれば、Ｏ2プラズ
マ処理後におけるスパッタ処理において大気接触による
被処理材のもたらす弊害を除去することができるように
なる。
本発明によるスパッタリング装置によれば、Ｏ2プラズ
マ処理後におけるスパッタ処理において大気接触による
被処理材のもたらす弊害を除去することができるように
なる。
【図１（ａ）】 本発明によるスパッタリング装置の一
実施例を示す概略構成図、
実施例を示す概略構成図、
【図１（ｂ）】 （ａ）に示すスパッタ処理室を９０°
異なる方向から観た側面図である。
異なる方向から観た側面図である。
【図２】 本発明によるスパッタリング装置を用いて製
造される液晶表示基板の一実施例を示す断面図である。
造される液晶表示基板の一実施例を示す断面図である。
１…Ｏ2プラズマ処理室、２…中間室、３…スパッタ処
理室、４…中間室、５…Ｏ2プラズマ処理室。
理室、４…中間室、５…Ｏ2プラズマ処理室。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/203 Ｓ 8422−4Ｍ
Claims (1)
- 【請求項１】 Ｏ2プラズマ処理室を備えるとともに、
このＯ2プラズマ処理室との間に被処理材が搬送される
搬送経路が設けられ、この搬送経路は前記Ｏ2プラズマ
処理室との間で真空状態が保持されることを特徴とする
スパッタリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9433192A JPH0684885A (ja) | 1992-04-14 | 1992-04-14 | スパッタリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9433192A JPH0684885A (ja) | 1992-04-14 | 1992-04-14 | スパッタリング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684885A true JPH0684885A (ja) | 1994-03-25 |
Family
ID=14107306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9433192A Pending JPH0684885A (ja) | 1992-04-14 | 1992-04-14 | スパッタリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684885A (ja) |
-
1992
- 1992-04-14 JP JP9433192A patent/JPH0684885A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376015B1 (ko) | 액정표시소자 | |
| JP3501793B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2004228355A (ja) | 絶縁膜基板の製造方法、絶縁膜基板の製造装置及び絶縁膜基板並びに電気光学装置の製造方法及び電気光学装置 | |
| US20010009222A1 (en) | Sputtering method for forming an aluminum or aluminum alloy fine wiring pattern | |
| JP6050104B2 (ja) | 無機酸化物膜の形成装置、及び、ｉｇｚｏ膜の形成方法 | |
| JPH0684885A (ja) | スパッタリング装置 | |
| JP2000091244A (ja) | プラズマ処理装置およびプラズマ処理装置を用いて製造した半導体装置、並びに半導体装置で構成したアクティブマトリクス基板およびアクティブマトリクス基板を用いた液晶表示素子 | |
| CN102543892B (zh) | 一种薄膜晶体管基板及其制造方法和液晶显示装置 | |
| TWI342071B (ja) | ||
| JPH01240647A (ja) | スパッタ装置 | |
| US10481453B2 (en) | Method of producing display panel board | |
| JP2000039619A (ja) | 液晶表示装置およびその製造方法 | |
| JPH01120070A (ja) | 薄膜トランジスタの製造方法 | |
| JP2887907B2 (ja) | アクティブマトリクス型回路基板の製造方法 | |
| JPH09179142A (ja) | 電極配線基板、その製造方法、及び液晶表示装置 | |
| JP6703169B2 (ja) | 表示用パネル基板、表示パネル、および表示装置 | |
| JPS5927575A (ja) | セルフアライメント形薄膜トランジスタの製造方法 | |
| JPS6377027A (ja) | 液晶パネル | |
| KR19990088394A (ko) | 액정표시장치및그제조방법 | |
| KR102376098B1 (ko) | 성막 방법 | |
| JP4438566B2 (ja) | 電気光学装置の製造方法 | |
| JPH04256324A (ja) | 薄膜半導体素子の製造方法 | |
| JP2003195784A (ja) | 表示装置及びその製造方法 | |
| JP5467894B2 (ja) | 基板処理装置及び表示用素子の製造方法 | |
| JP3005043B2 (ja) | 液晶表示装置 |