JPH0684899A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0684899A JPH0684899A JP4004352A JP435292A JPH0684899A JP H0684899 A JPH0684899 A JP H0684899A JP 4004352 A JP4004352 A JP 4004352A JP 435292 A JP435292 A JP 435292A JP H0684899 A JPH0684899 A JP H0684899A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- conductive film
- resin
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】熱ストレスによって生じる配線のスライドを防
止する手段を有する樹脂封止型半導体装置が開示されて
いる。カバー膜で被覆される最上層配線のうち、半導体
チップの外周に最も近く配置されている配線の外側に下
層の配線を隣接して設ける。 【効果】封止樹脂の収縮応力が前述の最上層配線による
段差部と下層の配線による段差部に分散される。更に、
下層の配線を覆っている層間絶縁膜には何らかの平坦化
処理が施こされるので緩やかな勾配の段差がつき、そこ
でも応力が分散される。従って、配線のスライドを確実
に防止できる。
止する手段を有する樹脂封止型半導体装置が開示されて
いる。カバー膜で被覆される最上層配線のうち、半導体
チップの外周に最も近く配置されている配線の外側に下
層の配線を隣接して設ける。 【効果】封止樹脂の収縮応力が前述の最上層配線による
段差部と下層の配線による段差部に分散される。更に、
下層の配線を覆っている層間絶縁膜には何らかの平坦化
処理が施こされるので緩やかな勾配の段差がつき、そこ
でも応力が分散される。従って、配線のスライドを確実
に防止できる。
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関する。
関する。
【０００２】
【従来の技術】半導体チップを樹脂で封止した樹脂封止
型半導体装置は、封止樹脂と半導体チップとで熱膨張係
数に差があるので熱的ストレスに弱い。熱的ストレスに
より、半導体チップの表面を覆うカバー絶縁膜がクラッ
クしたり、最上層の配線がスライドしたりという現象が
起きる。このようなスライド等の現象は半導体チップの
隅に近いほど顕著に起きる。
型半導体装置は、封止樹脂と半導体チップとで熱膨張係
数に差があるので熱的ストレスに弱い。熱的ストレスに
より、半導体チップの表面を覆うカバー絶縁膜がクラッ
クしたり、最上層の配線がスライドしたりという現象が
起きる。このようなスライド等の現象は半導体チップの
隅に近いほど顕著に起きる。
【０００３】このスライド等の不具合を防止するための
方策は種々試みられている。その一つとして日本国公開
特許公報 特開平２−２９７９５３号に示されているよ
うに、最上層の配線の外側にダミー用導電膜を設ける手
法を掲げることができる。このダミー用導電膜は最上層
の配線と同時に形成される。スライド等の原因である封
止樹脂の収縮応力を主としてダミー用導電膜で受けて配
線をガードするのである。この手法は熱膨張係数の差を
縮めるための材質の変更などとは独立で、何ら特別の工
程の追加を必要としない点で実際的である。しかし、ダ
ミー用導電膜自体はスライドする危険がある。
方策は種々試みられている。その一つとして日本国公開
特許公報 特開平２−２９７９５３号に示されているよ
うに、最上層の配線の外側にダミー用導電膜を設ける手
法を掲げることができる。このダミー用導電膜は最上層
の配線と同時に形成される。スライド等の原因である封
止樹脂の収縮応力を主としてダミー用導電膜で受けて配
線をガードするのである。この手法は熱膨張係数の差を
縮めるための材質の変更などとは独立で、何ら特別の工
程の追加を必要としない点で実際的である。しかし、ダ
ミー用導電膜自体はスライドする危険がある。
【０００４】
【発明が解決しようとする課題】ところで半導体集積回
路の技術分野では、大規模化と微細化との一貫したトレ
ンドが認められる。例えば半導体メモリでは、ビット数
が数年間に四倍のペースで増える大規模化が進行してい
る。一方で構成要素の微細化によって半導体チップの面
積は約２倍に抑えられている。このように、半導体チッ
プが大型化すると、前述したスライド等の現象は起り易
くなる。更に、車載用とか砂漠での使用など、熱的スト
レスの厳しい環境下での使用が増加していて、より一層
の信頼性が要求されてきている。
路の技術分野では、大規模化と微細化との一貫したトレ
ンドが認められる。例えば半導体メモリでは、ビット数
が数年間に四倍のペースで増える大規模化が進行してい
る。一方で構成要素の微細化によって半導体チップの面
積は約２倍に抑えられている。このように、半導体チッ
プが大型化すると、前述したスライド等の現象は起り易
くなる。更に、車載用とか砂漠での使用など、熱的スト
レスの厳しい環境下での使用が増加していて、より一層
の信頼性が要求されてきている。
【０００５】したがって、本発明の目的は、何ら特別の
工程の追加をせずに実現でき、一層確実に配線のスライ
ドを防止できる手段を備えた樹脂封止型半導体装置を提
供することにある。
工程の追加をせずに実現でき、一層確実に配線のスライ
ドを防止できる手段を備えた樹脂封止型半導体装置を提
供することにある。
【０００６】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、方形状のシリコン基板を覆う絶縁膜に選択的
に被着された第ｎ層導電膜を有している。前記第ｎ層導
電膜は半導体チップの一隅の近傍を含む領域に配置され
ている。前記第ｎ層導電膜を覆って少なくとも一つの層
間絶縁膜が設けられている。前記層間絶縁膜のうち最上
層の層間絶縁膜に選択的に被着され、少なくとも前記第
ｎ層導電膜が設けられている半導体チップの隅の近傍の
内側において前記第ｎ層導電膜と並行に配置された第
（ｎ＋ｍ）層導電膜からなる配線を有している。また前
記配線を覆ってカバー膜が設けられている。
体装置は、方形状のシリコン基板を覆う絶縁膜に選択的
に被着された第ｎ層導電膜を有している。前記第ｎ層導
電膜は半導体チップの一隅の近傍を含む領域に配置され
ている。前記第ｎ層導電膜を覆って少なくとも一つの層
間絶縁膜が設けられている。前記層間絶縁膜のうち最上
層の層間絶縁膜に選択的に被着され、少なくとも前記第
ｎ層導電膜が設けられている半導体チップの隅の近傍の
内側において前記第ｎ層導電膜と並行に配置された第
（ｎ＋ｍ）層導電膜からなる配線を有している。また前
記配線を覆ってカバー膜が設けられている。
【０００７】
【実施例】図１（ａ）および（ｂ）を参照して本発明の
第１の実施例について説明する。
第１の実施例について説明する。
【０００８】図１（ａ）では、便宜上、パッケージの封
止樹脂は図示せず、カバー膜については端部の位置を２
点鎖線で示すだけに留めた。
止樹脂は図示せず、カバー膜については端部の位置を２
点鎖線で示すだけに留めた。
【０００９】方形状のＰ型シリコン基板１０１の表面に
選択的に形成されたフィールド酸化膜１０２にポリシリ
コン膜１０３（第１層導電膜）が形成されている。ポリ
シリコン膜１０３は半導体チップの外周部にリング状に
配置されている。このポリシリコン膜１０３は回路素子
としてのＭＯＳトランジスタのゲート電極と同一工程で
形成される。ポリシリコン膜を覆って層間絶縁膜１０４
が設けられている。層間絶縁膜１０４はＢＰＳＧからな
り、リフロー処理で平坦化されている。ポリシリコン膜
１０３による層間絶縁膜１０４の段差部の内側にアルミ
ニウム膜１０５−１（第２層導電膜）が形成されてい
る。アルミニウム膜１０５−１は同じくアルミニウム膜
からなるボンディングパッド１０８−１に接続されてい
る。アルミニウム膜１０５−１は信号線または電源線で
ある。ボンディングパッド１０８−１の隣りにボンディ
ングパッド１０８−２が配置され、アルミニウム膜１０
５−２に接続されている。１０６は窒化シリコン膜から
なるカバー膜、１０７は封止樹脂である。
選択的に形成されたフィールド酸化膜１０２にポリシリ
コン膜１０３（第１層導電膜）が形成されている。ポリ
シリコン膜１０３は半導体チップの外周部にリング状に
配置されている。このポリシリコン膜１０３は回路素子
としてのＭＯＳトランジスタのゲート電極と同一工程で
形成される。ポリシリコン膜を覆って層間絶縁膜１０４
が設けられている。層間絶縁膜１０４はＢＰＳＧからな
り、リフロー処理で平坦化されている。ポリシリコン膜
１０３による層間絶縁膜１０４の段差部の内側にアルミ
ニウム膜１０５−１（第２層導電膜）が形成されてい
る。アルミニウム膜１０５−１は同じくアルミニウム膜
からなるボンディングパッド１０８−１に接続されてい
る。アルミニウム膜１０５−１は信号線または電源線で
ある。ボンディングパッド１０８−１の隣りにボンディ
ングパッド１０８−２が配置され、アルミニウム膜１０
５−２に接続されている。１０６は窒化シリコン膜から
なるカバー膜、１０７は封止樹脂である。
【００１０】カバー膜１０６には図示のように段差部
Ａ，Ｂができる。段差部Ａの高さはポリシリコン膜１０
３の厚さにほぼしい。段差部Ｂの高さはアルミニウム膜
１０５−１の厚さからポリシリコン膜１０３の厚さを引
いた値にほぼしい。集積回路においては下層の導電膜の
厚さは上層の導電膜の厚さより小さく設計されるのが普
通である。
Ａ，Ｂができる。段差部Ａの高さはポリシリコン膜１０
３の厚さにほぼしい。段差部Ｂの高さはアルミニウム膜
１０５−１の厚さからポリシリコン膜１０３の厚さを引
いた値にほぼしい。集積回路においては下層の導電膜の
厚さは上層の導電膜の厚さより小さく設計されるのが普
通である。
【００１１】封止樹脂１０７の収縮応力が、図（ｂ）に
矢印で示すように、段差部Ａ，Ｂに分散されて加わるこ
とになる。従って、アルミニウム膜１０５−１のスライ
ドを防止できる。また、前述したように、層間絶縁膜１
０４には平坦化処理が施こされているのでボイドのよう
な欠陥がほとんどなく、機械的強度に優れている。更に
段差部Ａの側壁にゆるやかな勾配を有することになるの
で、カバー膜１０６が段差部Ａでクラックする危険は少
なくなる。従って、ポリシリコン膜１０３のスライドも
防止することが可能となる。ポリシコン膜は単にアルミ
ニウム膜１０５−１のスライドを防止するためのダミー
用導電膜として使用できるだけではなく、信号線として
使用することもできる。ダミー用導電膜としては、図１
（ａ）に示すように、半導体チップの外周部にリング状
に配置する必要はない。すなわち、リング状のポリシリ
コン膜１０３を半導体チップの四隅からそれぞれ一定寸
法離れたところで切断し、四つのＬ字形部分と四本の直
線状の部分に分割してもよい。Ｌ字形部分はダミー用導
電膜とし、直線状の部分は信号線として使用してもよ
い。
矢印で示すように、段差部Ａ，Ｂに分散されて加わるこ
とになる。従って、アルミニウム膜１０５−１のスライ
ドを防止できる。また、前述したように、層間絶縁膜１
０４には平坦化処理が施こされているのでボイドのよう
な欠陥がほとんどなく、機械的強度に優れている。更に
段差部Ａの側壁にゆるやかな勾配を有することになるの
で、カバー膜１０６が段差部Ａでクラックする危険は少
なくなる。従って、ポリシリコン膜１０３のスライドも
防止することが可能となる。ポリシコン膜は単にアルミ
ニウム膜１０５−１のスライドを防止するためのダミー
用導電膜として使用できるだけではなく、信号線として
使用することもできる。ダミー用導電膜としては、図１
（ａ）に示すように、半導体チップの外周部にリング状
に配置する必要はない。すなわち、リング状のポリシリ
コン膜１０３を半導体チップの四隅からそれぞれ一定寸
法離れたところで切断し、四つのＬ字形部分と四本の直
線状の部分に分割してもよい。Ｌ字形部分はダミー用導
電膜とし、直線状の部分は信号線として使用してもよ
い。
【００１２】図２（ａ）および（ｂ）を参照して本発明
の第２の実施例について説明する。この実施例は、２層
アルミニウム配線構造の半導体装置に本発明を適用した
ものである。
の第２の実施例について説明する。この実施例は、２層
アルミニウム配線構造の半導体装置に本発明を適用した
ものである。
【００１３】半導体チップの外周部にリング状にポリシ
リコン膜１０３（第１層導電膜）が配置されているのは
第１の実施例と同様である。ポリシリコン膜１０３の内
側に第１層間絶縁膜１０４−１（リフロー処理されたＢ
ＰＳＧ膜）を介して第１層アルミニウム膜１０５−３
（第２層導電膜）が配置され、更にその内側に第２層間
絶縁膜１０４−２を介して第２層アルミニウム膜１０５
−４（第３層導電膜）が設けられている。第２層アルミ
ニウム膜１０５−４は信号線または電源線である。第２
層間絶縁膜１０４−２はＳＯＧ膜の形成やエッチバック
などの手法により平坦化処理が施こされている。
リコン膜１０３（第１層導電膜）が配置されているのは
第１の実施例と同様である。ポリシリコン膜１０３の内
側に第１層間絶縁膜１０４−１（リフロー処理されたＢ
ＰＳＧ膜）を介して第１層アルミニウム膜１０５−３
（第２層導電膜）が配置され、更にその内側に第２層間
絶縁膜１０４−２を介して第２層アルミニウム膜１０５
−４（第３層導電膜）が設けられている。第２層アルミ
ニウム膜１０５−４は信号線または電源線である。第２
層間絶縁膜１０４−２はＳＯＧ膜の形成やエッチバック
などの手法により平坦化処理が施こされている。
【００１４】封止樹脂の収縮応力は３つの段差部Ａ，
Ｂ，Ｃに分散されるので第１の実施例より一層確実にス
ライド現象等を防止できる。ポリシリコン膜１０３およ
び第１層アルミニウム膜１０５−３は必ずしもダミー用
導電膜に限るわけでないことは第１の実施例と同様であ
る。なお、第１層導電膜としてはポリシリコン膜のほか
に、高融点金属シリサイド膜やポリシリコン膜に高融点
金属シリサイド膜を積層したポリサイド膜などをあげる
ことができる。また、第１層導電膜より上層の導電膜と
しては、アルミニウム膜に限らず、Ａｌ−Ｓｉ合金膜、
Ａｌ−Ｓｉ−Ｃｕ合金膜など半導体装置の配線として使
用できるものなら何でもよいことは当業者にとって明ら
かであろう。
Ｂ，Ｃに分散されるので第１の実施例より一層確実にス
ライド現象等を防止できる。ポリシリコン膜１０３およ
び第１層アルミニウム膜１０５−３は必ずしもダミー用
導電膜に限るわけでないことは第１の実施例と同様であ
る。なお、第１層導電膜としてはポリシリコン膜のほか
に、高融点金属シリサイド膜やポリシリコン膜に高融点
金属シリサイド膜を積層したポリサイド膜などをあげる
ことができる。また、第１層導電膜より上層の導電膜と
しては、アルミニウム膜に限らず、Ａｌ−Ｓｉ合金膜、
Ａｌ−Ｓｉ−Ｃｕ合金膜など半導体装置の配線として使
用できるものなら何でもよいことは当業者にとって明ら
かであろう。
【００１５】以上の説明から明らかなように本発明は導
電膜のレイアウトを工夫したものであるから、何ら特制
の工程を追加せずに実施できる。
電膜のレイアウトを工夫したものであるから、何ら特制
の工程を追加せずに実施できる。
【００１６】
【発明の効果】以上説明したように本発明は、カバー膜
で被覆される最上層配線（第（ｎ＋ｍ）層導電膜）のう
ち半導体チップの外周に最も近く配置されている配線の
外側に下層の配線（第ｎ層導電膜）を隣接して設けるこ
とにより最上層配線による段差部と第ｎ層導電膜による
段差部に封止樹脂の収縮応力が分散されるので配線はガ
ードされる。第ｎ層導電膜は層間絶縁膜で被覆されてい
るが、層間絶縁膜には平坦化処理が施こされるのが普通
であるので、カバー膜に比較して機械的強度が大きい。
で被覆される最上層配線（第（ｎ＋ｍ）層導電膜）のう
ち半導体チップの外周に最も近く配置されている配線の
外側に下層の配線（第ｎ層導電膜）を隣接して設けるこ
とにより最上層配線による段差部と第ｎ層導電膜による
段差部に封止樹脂の収縮応力が分散されるので配線はガ
ードされる。第ｎ層導電膜は層間絶縁膜で被覆されてい
るが、層間絶縁膜には平坦化処理が施こされるのが普通
であるので、カバー膜に比較して機械的強度が大きい。
【００１７】更に、第ｎ層導電膜による段差部は緩やか
な勾配の側壁を有しているので、段差部においても応力
分散作用がある。従って、第ｎ層導電膜はスライドし難
い。第ｎ層導電膜は、第（ｎ＋ｍ）層導電膜のスライド
を防止するためのダミー用導電膜として使用できるばか
りでなく、実際の配線としても使用可能である。本発明
によれば、樹脂封止型半導体装置の信頼性の向上および
集積度の向上が可能となる。
な勾配の側壁を有しているので、段差部においても応力
分散作用がある。従って、第ｎ層導電膜はスライドし難
い。第ｎ層導電膜は、第（ｎ＋ｍ）層導電膜のスライド
を防止するためのダミー用導電膜として使用できるばか
りでなく、実際の配線としても使用可能である。本発明
によれば、樹脂封止型半導体装置の信頼性の向上および
集積度の向上が可能となる。
【図１】本発明の第１の実施例を示す平面図（図１
（ａ））および断面図（図１（ｂ））である。
（ａ））および断面図（図１（ｂ））である。
【図２】第２の実施例を示す平面図（図２（ａ））およ
び断面図（図２（ｂ））である。
び断面図（図２（ｂ））である。
１０１ Ｐ型シリコン基板 １０２ フィールド酸化膜 １０３ ポリシリコン膜 １０４，１０４−１，１０４−２ 層間絶縁膜 １０５−１，１０５−２，１０５−３，１０５−４
アルミニウム膜 １０６ カバー膜 １０７ 封止樹脂
アルミニウム膜 １０６ カバー膜 １０７ 封止樹脂
Claims (3)
- 【請求項１】 方形状のシリコン基板と、 前記シリコ基板を覆う絶縁膜と、 前記絶縁膜に選択的に被着され、前記シリコン基板の一
隅の近傍を含む領域に配置された第ｎ層導電膜（ただし
ｎ≧１）と、 前記第ｎ層導電膜が設けられたシリコン基板を被覆する
少なくとも一つの層間絶縁膜と、 前記層間絶縁膜のうち最上層の層間絶縁膜に選択的に被
着され、少なくとも前記第ｎ層導電膜が設けられている
前記シリコン基板の隅近傍の内側において前記第ｎ層導
電膜と並行に配置された第（ｎ＋ｍ）層導電膜（ただ
し、ｍ≧１）からなる配線と、 前記配線を覆うカバー膜とを有することを特徴とする樹
脂封止型半導体装置。 - 【請求項２】 前記第ｎ層導電膜と第（ｎ＋ｍ）層導電
膜との間に設けられている層間絶縁膜には平坦化処理が
施こされている請求項１記載の樹脂封止型半導体装置。 - 【請求項３】 前記カバー膜は窒化シリコン膜である請
求項１記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004352A JPH0684899A (ja) | 1991-02-07 | 1992-01-14 | 樹脂封止型半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1621491 | 1991-02-07 | ||
| JP3-16214 | 1991-02-07 | ||
| JP4004352A JPH0684899A (ja) | 1991-02-07 | 1992-01-14 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684899A true JPH0684899A (ja) | 1994-03-25 |
Family
ID=26338100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4004352A Pending JPH0684899A (ja) | 1991-02-07 | 1992-01-14 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684899A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763936A (en) * | 1995-04-27 | 1998-06-09 | Yamaha Corporation | Semiconductor chip capable of supressing cracks in insulating layer |
| KR20190133709A (ko) | 2017-04-07 | 2019-12-03 | 가부시끼가이샤 제이씨유 | 철-니켈 합금 필링용 전기도금액 및 이를 이용한 개구부의 필링 방법, 회로 기판의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269533A (ja) * | 1985-09-20 | 1987-03-30 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH0246747A (ja) * | 1988-08-09 | 1990-02-16 | Sony Corp | 多層配線の形成方法 |
| JPH03263325A (ja) * | 1990-03-13 | 1991-11-22 | Mitsubishi Electric Corp | 半導体装置 |
-
1992
- 1992-01-14 JP JP4004352A patent/JPH0684899A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269533A (ja) * | 1985-09-20 | 1987-03-30 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH0246747A (ja) * | 1988-08-09 | 1990-02-16 | Sony Corp | 多層配線の形成方法 |
| JPH03263325A (ja) * | 1990-03-13 | 1991-11-22 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763936A (en) * | 1995-04-27 | 1998-06-09 | Yamaha Corporation | Semiconductor chip capable of supressing cracks in insulating layer |
| US5885857A (en) * | 1995-04-27 | 1999-03-23 | Yamaha Corporation | Semiconductor chip capable of suppressing cracks in the insulating layer |
| KR20190133709A (ko) | 2017-04-07 | 2019-12-03 | 가부시끼가이샤 제이씨유 | 철-니켈 합금 필링용 전기도금액 및 이를 이용한 개구부의 필링 방법, 회로 기판의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756675B1 (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| EP0499063B1 (en) | Resin sealed semiconductor integrated circuit comprising a wiring layer | |
| US4625227A (en) | Resin molded type semiconductor device having a conductor film | |
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US8294214B2 (en) | Semiconductor device with signal wirings and dummy wirings that pass through under electrode pads and in which the number of dummy wirings near the peripheral portion of the device being greater than at a more centrally located portion | |
| US5371411A (en) | Resin molded type semiconductor device having a conductor film | |
| US6424051B1 (en) | Semiconductor device | |
| US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
| JP2000277465A (ja) | 半導体装置の製造方法 | |
| US5229642A (en) | Resin molded type semiconductor device having a conductor film | |
| US5552639A (en) | Resin molded type semiconductor device having a conductor film | |
| JPH0684899A (ja) | 樹脂封止型半導体装置 | |
| JP2749241B2 (ja) | 半導体集積回路 | |
| US5448112A (en) | Plastic sealed multiple level metalization semiconductor device | |
| EP0418777B1 (en) | Wafer scale semiconductor device | |
| JPH08236706A (ja) | 半導体集積回路素子およびその素子を組み込んだ半導体装置 | |
| JP2838933B2 (ja) | 樹脂封止型半導体集積回路 | |
| JPH06349886A (ja) | 半導体装置及びその製造方法 | |
| JPH0621061A (ja) | 半導体装置 | |
| JP2001007113A (ja) | 半導体装置 | |
| JPH08236522A (ja) | 半導体チップ | |
| JP2990322B2 (ja) | 半導体装置 | |
| JPH05211253A (ja) | 樹脂封止半導体装置 | |
| JPH0574957A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980428 |