JPH0246747A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH0246747A JPH0246747A JP19816688A JP19816688A JPH0246747A JP H0246747 A JPH0246747 A JP H0246747A JP 19816688 A JP19816688 A JP 19816688A JP 19816688 A JP19816688 A JP 19816688A JP H0246747 A JPH0246747 A JP H0246747A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- wiring
- plasma sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、第１の配線層上の眉間膜を平坦化してからこ
の眉間膜上に第２の配線層を形成する多層配線の形成方
法に関するものである。
の眉間膜上に第２の配線層を形成する多層配線の形成方
法に関するものである。
本発明は、上記の様な多層配線の形成方法において、第
°ｌの配線層の上層に形成されているシリコン酸化膜上
に第１のシリコン窒化膜を形成し、平坦化した第１のシ
リコン窒化股上に第２のシリコン窒化膜を形成すること
によって、第２の配線層を形成するためにシリコン窒化
膜上に別のシリコン酸化膜を形成しても、シリコン酸化
膜同士の応力等による両者の剥離等が生じない様にした
ものである。
°ｌの配線層の上層に形成されているシリコン酸化膜上
に第１のシリコン窒化膜を形成し、平坦化した第１のシ
リコン窒化股上に第２のシリコン窒化膜を形成すること
によって、第２の配線層を形成するためにシリコン窒化
膜上に別のシリコン酸化膜を形成しても、シリコン酸化
膜同士の応力等による両者の剥離等が生じない様にした
ものである。
第２図は、ＩＮの多結晶Ｓｉ配線１１と２層のＡ１配線
１２．１３とを有する多層配線構造の半導体装置を示し
ている。この多層配線構造では、Ａｌ配線１２．１３の
間の眉間膜として、ＰＳＧ膜１４が形成されている。
１２．１３とを有する多層配線構造の半導体装置を示し
ている。この多層配線構造では、Ａｌ配線１２．１３の
間の眉間膜として、ＰＳＧ膜１４が形成されている。
ところで、ＰＳＧＩＩｌ１４をＡｌ配線１２上に直接に
形成すると、Ａｌ配線１２や多結晶Ｓｔ配線１１等によ
る段差のために、ＰＳＧ膜１４にも段差を生じる。この
結果、ＡＩ配＊１３の被覆性が良くなく、Ａｌ配線１３
の加工時のりソグラフィも容易でない。
形成すると、Ａｌ配線１２や多結晶Ｓｔ配線１１等によ
る段差のために、ＰＳＧ膜１４にも段差を生じる。この
結果、ＡＩ配＊１３の被覆性が良くなく、Ａｌ配線１３
の加工時のりソグラフィも容易でない。
これらの問題点を解決するために、Ａｌ配線１２上にプ
ラズマＳｉＮ膜１５を形成し、更にレジスト（図示せず
）等を塗布、焼成した後、このレジストとプラズマＳｉ
Ｎ膜１５とのエツチング速度が等しくなる様な条件で両
者をエッチバックし、第２図に示す様にプラズマＳｉＮ
膜１５の表面を平坦にしてから、このプラズマＳｉＮ膜
１５上にＰＳＧ膜１４を形成している。
ラズマＳｉＮ膜１５を形成し、更にレジスト（図示せず
）等を塗布、焼成した後、このレジストとプラズマＳｉ
Ｎ膜１５とのエツチング速度が等しくなる様な条件で両
者をエッチバックし、第２図に示す様にプラズマＳｉＮ
膜１５の表面を平坦にしてから、このプラズマＳｉＮ膜
１５上にＰＳＧ膜１４を形成している。
つまり、第２図の多層配線構造では、ＰＳＧ膜１４とプ
ラズマＳｉＮ膜１５との両方が、Ａｌ配線１２．１３の
間の層間膜となっている。
ラズマＳｉＮ膜１５との両方が、Ａｌ配線１２．１３の
間の層間膜となっている。
ところで、コンタクトホール１６を浅くするためには、
眉間膜は薄い方が良い。このため、平坦化のためのプラ
ズマＳｉＮ膜１５をなるべく残さない様に、上述のエッ
チバックを行っている。
眉間膜は薄い方が良い。このため、平坦化のためのプラ
ズマＳｉＮ膜１５をなるべく残さない様に、上述のエッ
チバックを行っている。
この結果、多結晶Ｓｉ配Ｉ４１ＡｌｌとＡｌ配線１２と
の間の層間膜であるＡｓ５Ｇ膜１７が多結晶Ｓｉ配線ｌ
ｌ上で露出したり、この部分でプラズマＳｉＮ膜１５が
極端に薄くなったりする。
の間の層間膜であるＡｓ５Ｇ膜１７が多結晶Ｓｉ配線ｌ
ｌ上で露出したり、この部分でプラズマＳｉＮ膜１５が
極端に薄くなったりする。
そして、プラズマＳｉＮ膜１５の厚さが５０°０人程度
以下の部分では、最終工程であるＡｌシンタ工程におけ
る４００〜４５０℃の熱処理によって、ＰＳＧ膜１４が
剥離したり浮き上がったりしてしまう。
以下の部分では、最終工程であるＡｌシンタ工程におけ
る４００〜４５０℃の熱処理によって、ＰＳＧ膜１４が
剥離したり浮き上がったりしてしまう。
本発明による多層配線の形成方法は、第１の配線Ｎ１１
の上層に形成されており段差部を有しているシリコン酸
化膜１７上に第１のシリコン窒化膜１５を形成する工程
と、前記第１のシリコン窒化膜１５上に平坦化膜（例え
ばレジスト）を形成する工程と、前記平坦化膜と前記第
１のシリコン窒化膜１５とをエッチバックしてこの第１
のシリコン窒化膜１５を平坦化する工程と、平坦化され
た前記第１のシリコン窒化膜１５上に第２のシリコン窒
化膜２３を形成する工程と、前記第２のシリコン窒化ｌ
Ｉ！２３の上層に第２の配線層１３を形成する工程とを
夫々具備している。
の上層に形成されており段差部を有しているシリコン酸
化膜１７上に第１のシリコン窒化膜１５を形成する工程
と、前記第１のシリコン窒化膜１５上に平坦化膜（例え
ばレジスト）を形成する工程と、前記平坦化膜と前記第
１のシリコン窒化膜１５とをエッチバックしてこの第１
のシリコン窒化膜１５を平坦化する工程と、平坦化され
た前記第１のシリコン窒化膜１５上に第２のシリコン窒
化膜２３を形成する工程と、前記第２のシリコン窒化ｌ
Ｉ！２３の上層に第２の配線層１３を形成する工程とを
夫々具備している。
本発明による多層配線の形成方法では、平坦化した第１
のシリコン窒化膜１５上に更に第２のシリコン窒化膜２
３を形成しているので、第１のシリコン窒化膜１５の平
坦化時にシリコン酸化膜１７の段差部の頂部で第１のシ
リコン窒化膜１５が無くなったり薄くなり過ぎても、上
記頂部におけるシリコン窒化膜１５．２３の厚さを所定
の値以上にすることができる。
のシリコン窒化膜１５上に更に第２のシリコン窒化膜２
３を形成しているので、第１のシリコン窒化膜１５の平
坦化時にシリコン酸化膜１７の段差部の頂部で第１のシ
リコン窒化膜１５が無くなったり薄くなり過ぎても、上
記頂部におけるシリコン窒化膜１５．２３の厚さを所定
の値以上にすることができる。
以下、本発明の一実施例を第１図を参照しながら説明す
る。
る。
本実施例では、Ｓｔ基体２１のフィールド酸化膜２２上
を延びる様に厚さ０．４μｍの多結晶Ｓｉ配線１１を形
成し、この多結晶Ｓｉ配線１１を厚さ６０００人のＡｓ
５Ｇ膜１７で覆う。
を延びる様に厚さ０．４μｍの多結晶Ｓｉ配線１１を形
成し、この多結晶Ｓｉ配線１１を厚さ６０００人のＡｓ
５Ｇ膜１７で覆う。
次に、厚さ０．４ｐｍのＡｌ配線１２をＡｓ５Ｇ膜１７
上に形′成し、２５０〜３５０℃の温度で形成した厚さ
８０００人のフラズマＳｉＮ膜１５で＾ｌ配＆’１１１
２を覆う。この時点では、Ａｌ配線１２や多結晶Ｓｔ配
線１１等による段差のために、プラズマＳｉＮ膜１５の
表面は平坦ではない。
上に形′成し、２５０〜３５０℃の温度で形成した厚さ
８０００人のフラズマＳｉＮ膜１５で＾ｌ配＆’１１１
２を覆う。この時点では、Ａｌ配線１２や多結晶Ｓｔ配
線１１等による段差のために、プラズマＳｉＮ膜１５の
表面は平坦ではない。
次に、プラズマＳｉＮ膜１５上にレジスト（図示せず）
を３５００人の厚さに塗布し、このレジストを焼成した
後、このレジストとプラズマＳｉＮ膜１５とのエツチン
グ速度が等しくなる様な条件で両者をエッチバックする
。
を３５００人の厚さに塗布し、このレジストを焼成した
後、このレジストとプラズマＳｉＮ膜１５とのエツチン
グ速度が等しくなる様な条件で両者をエッチバックする
。
このエッチバックは１μｍの厚さに亘って行うが、エッ
チバックの終点検出は時間制御によって行う。その後、
プラズマＳｉＮ膜１５の谷部に残っているレジストを除
去すれば、第１図に示す様にプラズマＳｉＮ膜１５の表
面は平坦に近くなる。
チバックの終点検出は時間制御によって行う。その後、
プラズマＳｉＮ膜１５の谷部に残っているレジストを除
去すれば、第１図に示す様にプラズマＳｉＮ膜１５の表
面は平坦に近くなる。
なおプラズマＳｉＮ膜１５は、エツチングを行っても０
２が放出されないので、レジストと共に行うエッチバッ
クが容易であり、平坦化に好適である。
２が放出されないので、レジストと共に行うエッチバッ
クが容易であり、平坦化に好適である。
次に、本実施例では、平坦化されたプラズマＳｉＮ膜１
５上に、２５０〜３５０℃の温度で再びプラズマＳｉＮ
膜２３を１０００人の厚さに形成する。
５上に、２５０〜３５０℃の温度で再びプラズマＳｉＮ
膜２３を１０００人の厚さに形成する。
従って、上述のエッチバックによって、多結晶Ｓｉ配線
１１上でＡｓ５Ｇ膜１７が露出したり、この部分でプラ
ズマＳｉＮ膜１５が極端に薄くなったりしていても、こ
の部分におけるプラズマＳｉＮ膜１５．２３の厚さを所
定の値以上にすることができる。
１１上でＡｓ５Ｇ膜１７が露出したり、この部分でプラ
ズマＳｉＮ膜１５が極端に薄くなったりしていても、こ
の部分におけるプラズマＳｉＮ膜１５．２３の厚さを所
定の値以上にすることができる。
次に、４００℃の温度の常圧ＣＶＤによって、厚さ６０
００人のＰＳＧ膜１４をプラズマＳｉＮ膜２３上に形成
し、更にコンタクトホール１６を形成する。そして、Ａ
Ｉ！配線１３と厚さ７０００ＡのＰＳＧ膜２４と厚さ３
０００人のプラズマＳｉＮ膜２５とを順次に形成する。
００人のＰＳＧ膜１４をプラズマＳｉＮ膜２３上に形成
し、更にコンタクトホール１６を形成する。そして、Ａ
Ｉ！配線１３と厚さ７０００ＡのＰＳＧ膜２４と厚さ３
０００人のプラズマＳｉＮ膜２５とを順次に形成する。
本実施例では、Ａ１シンタ工程における４００〜４５０
℃の熱処理を行っても、ＰＳＧ膜１４は剥離したり浮き
上がったしなかった。これは、多結晶Ｓｔ配線１１上に
おいてもプラズマＳｉＮ膜１５．２３が所定の値以上の
厚さを有しているので、＾ＳＳＧ膜１７とＰＳＧｌｌ１
１４との間の応力がプラズマＳｉＮ膜１５．２３によっ
てバランスされているためではないかと考えられる。
℃の熱処理を行っても、ＰＳＧ膜１４は剥離したり浮き
上がったしなかった。これは、多結晶Ｓｔ配線１１上に
おいてもプラズマＳｉＮ膜１５．２３が所定の値以上の
厚さを有しているので、＾ＳＳＧ膜１７とＰＳＧｌｌ１
１４との間の応力がプラズマＳｉＮ膜１５．２３によっ
てバランスされているためではないかと考えられる。
なお、以上の実施例ではＰＳＧ膜１４を平坦に形成する
ためにプラズマＳｉＮ膜１５を用いたが、このプラズマ
ＳｉＮ膜１５の代りにプラズマＳｉＮ膜／ＰＳＧ膜／プ
ラズマＳｉＮ膜等の多層膜を用いることもできる。
ためにプラズマＳｉＮ膜１５を用いたが、このプラズマ
ＳｉＮ膜１５の代りにプラズマＳｉＮ膜／ＰＳＧ膜／プ
ラズマＳｉＮ膜等の多層膜を用いることもできる。
本発明による多層配線の形成方法では、シリコン酸化膜
の段差部の頂部におけるシリコン窒化膜の厚さを所定の
値以上にすることができるので、第２の配線層を形成す
るためにシリコン酸化膜上に別のシリコン酸化膜を形成
しても、シリコン酸化膜同士の応力等による両者の剥離
等が生じない。
の段差部の頂部におけるシリコン窒化膜の厚さを所定の
値以上にすることができるので、第２の配線層を形成す
るためにシリコン酸化膜上に別のシリコン酸化膜を形成
しても、シリコン酸化膜同士の応力等による両者の剥離
等が生じない。
第１図及び第２図は本発明の夫々−実施例及び−従来例
で形成した多層配線を有する半導体装置の側断面図であ
る。 なお図面に用いた符号において、 １１−−−−−・・−・−・−・・多結晶Ｓｉ配線１３
−・−・−−−−−・−・−−−−−Ａ ｌ配線１５．
２３−−一−−・−−−一−プラズマＳｉＮ膜１７・−
・−・−・−・−−−−−−ＡｓＳＧ膜である。
で形成した多層配線を有する半導体装置の側断面図であ
る。 なお図面に用いた符号において、 １１−−−−−・・−・−・−・・多結晶Ｓｉ配線１３
−・−・−−−−−・−・−−−−−Ａ ｌ配線１５．
２３−−一−−・−−−一−プラズマＳｉＮ膜１７・−
・−・−・−・−−−−−−ＡｓＳＧ膜である。
Claims (1)
- 【特許請求の範囲】 第１の配線層の上層に形成されており段差部を有してい
るシリコン酸化膜上に第１のシリコン窒化膜を形成する
工程と、 前記第１のシリコン窒化膜上に平坦化膜を形成する工程
と、 前記平坦化膜と前記第１のシリコン窒化膜とをエッチバ
ックしてこの第１のシリコン窒化膜を平坦化する工程と
、 平坦化された前記第１のシリコン窒化膜上に第２のシリ
コン窒化膜を形成する工程と、 前記第２のシリコン窒化膜の上層に第２の配線層を形成
する工程とを夫々具備する多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198166A JP2745550B2 (ja) | 1988-08-09 | 1988-08-09 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198166A JP2745550B2 (ja) | 1988-08-09 | 1988-08-09 | 多層配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246747A true JPH0246747A (ja) | 1990-02-16 |
| JP2745550B2 JP2745550B2 (ja) | 1998-04-28 |
Family
ID=16386564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198166A Expired - Fee Related JP2745550B2 (ja) | 1988-08-09 | 1988-08-09 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2745550B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684899A (ja) * | 1991-02-07 | 1994-03-25 | Nec Corp | 樹脂封止型半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095938A (ja) * | 1983-10-31 | 1985-05-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61289649A (ja) * | 1985-06-17 | 1986-12-19 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1988
- 1988-08-09 JP JP63198166A patent/JP2745550B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095938A (ja) * | 1983-10-31 | 1985-05-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61289649A (ja) * | 1985-06-17 | 1986-12-19 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684899A (ja) * | 1991-02-07 | 1994-03-25 | Nec Corp | 樹脂封止型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2745550B2 (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0629287A (ja) | 半導体基板の平坦化方法 | |
| JPH0246747A (ja) | 多層配線の形成方法 | |
| JP2950029B2 (ja) | 半導体装置の製造方法 | |
| JP3102338B2 (ja) | 半導体装置の製造方法 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH01212439A (ja) | 層間膜の加工法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPS6281732A (ja) | 絶縁膜の平坦化方法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60226141A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JP2000031148A (ja) | 半導体装置の製造方法 | |
| JPS6151848A (ja) | 半導体装置の製造方法 | |
| JPS6167934A (ja) | 溝埋込分離の形成方法 | |
| JPH05267476A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |