JPH0685108A - 多層アルミナ質配線基板及び半導体素子収納用パッケージ - Google Patents
多層アルミナ質配線基板及び半導体素子収納用パッケージInfo
- Publication number
- JPH0685108A JPH0685108A JP4230994A JP23099492A JPH0685108A JP H0685108 A JPH0685108 A JP H0685108A JP 4230994 A JP4230994 A JP 4230994A JP 23099492 A JP23099492 A JP 23099492A JP H0685108 A JPH0685108 A JP H0685108A
- Authority
- JP
- Japan
- Prior art keywords
- high dielectric
- imparting agent
- dielectric constant
- electrode layer
- alumina
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【構成】アルミナを主成分とする絶縁層１３間に、両側
に一対の電極層１５，２３，２５，２９が形成され、か
つ、アルミナ中に高誘電率付与剤を含有する高誘電体層
１１，２７を介装してなり、電極層１５，２３，２５，
２９が、高誘電率付与剤と同一材料を主成分とするもの
である。また、電極層１５，２３，２５，２９が、高誘
電率付与剤と異なる材料を主成分とする場合には、高誘
電体層１１，２７の厚みを３０μｍ以上とする。 【効果】電電極間の絶縁抵抗の低下を阻止することがで
き、高誘電率を保持することができる。
に一対の電極層１５，２３，２５，２９が形成され、か
つ、アルミナ中に高誘電率付与剤を含有する高誘電体層
１１，２７を介装してなり、電極層１５，２３，２５，
２９が、高誘電率付与剤と同一材料を主成分とするもの
である。また、電極層１５，２３，２５，２９が、高誘
電率付与剤と異なる材料を主成分とする場合には、高誘
電体層１１，２７の厚みを３０μｍ以上とする。 【効果】電電極間の絶縁抵抗の低下を阻止することがで
き、高誘電率を保持することができる。
Description
【０００１】
【産業上の利用分野】本発明は、内部に高誘電率層を有
する多層アルミナ質配線基板及び半導体素子収納用パッ
ケージに関する。
する多層アルミナ質配線基板及び半導体素子収納用パッ
ケージに関する。
【０００２】
【従来技術】従来、例えば、半導体素子収納用パッケー
ジでは、半導体ＩＣ（集積回路）は外来ノイズや不要輻
射により誤動作を生じ易いため３０〜１００μＦ程度の
容量を持ったセラミックコンデンサを電源側と接地側と
の間に挿入することにより、ノイズを吸収し誤動作を防
止していた。従来はこのコンデンサの接続をパッケージ
とは別の外付けにより行なっていたため、実装密度の向
上を図ることができなかった。
ジでは、半導体ＩＣ（集積回路）は外来ノイズや不要輻
射により誤動作を生じ易いため３０〜１００μＦ程度の
容量を持ったセラミックコンデンサを電源側と接地側と
の間に挿入することにより、ノイズを吸収し誤動作を防
止していた。従来はこのコンデンサの接続をパッケージ
とは別の外付けにより行なっていたため、実装密度の向
上を図ることができなかった。
【０００３】このような欠点を解決したものとしては、
従来、アルミナを主成分とする絶縁層間に、両側にＷ或
いはＭｏからなる一対の電極層が形成され、かつ、アル
ミナ中に、Ｗ或いはＭｏからなる高誘電率付与剤が含有
された高誘電体層を介装した半導体素子収納用パッケー
ジが知られている（特開昭６２−１６９４６１号公報参
照）。このような半導体素子収納用パッケージでは、ア
ルミナ中にＷ又はＭｏを添加することにより高誘電率層
の誘電率を向上することができる。
従来、アルミナを主成分とする絶縁層間に、両側にＷ或
いはＭｏからなる一対の電極層が形成され、かつ、アル
ミナ中に、Ｗ或いはＭｏからなる高誘電率付与剤が含有
された高誘電体層を介装した半導体素子収納用パッケー
ジが知られている（特開昭６２−１６９４６１号公報参
照）。このような半導体素子収納用パッケージでは、ア
ルミナ中にＷ又はＭｏを添加することにより高誘電率層
の誘電率を向上することができる。
【０００４】また、多層アルミナ質配線基板としては、
例えば、特開平３−８７０９１号公報に開示されるよう
に、両側にＷ又はＭｏ等の高融点金属を主成分とするペ
ーストを塗布又は印刷してなる一対の電極層が形成さ
れ、かつ、アルミナ中にＷ又はＭｏからなる高誘電率付
与剤が含有された高誘電体層を、アルミナを主成分とす
る絶縁層間に介装した多層アルミナ質配線基板が知られ
ている。
例えば、特開平３−８７０９１号公報に開示されるよう
に、両側にＷ又はＭｏ等の高融点金属を主成分とするペ
ーストを塗布又は印刷してなる一対の電極層が形成さ
れ、かつ、アルミナ中にＷ又はＭｏからなる高誘電率付
与剤が含有された高誘電体層を、アルミナを主成分とす
る絶縁層間に介装した多層アルミナ質配線基板が知られ
ている。
【０００５】
【発明が解決しようとする問題点】しかしながら、この
ような多層アルミナ質配線基板及び半導体素子収納用パ
ッケージでは、電極層形成材料と高誘電率付与剤とが異
なる場合、例えば、電極層形成材料がＭｏ，高誘電率付
与剤がＷの場合や電極層形成材料がＷ，高誘電率付与剤
がＭｏの場合には、電極層中の電極層形成材料が高誘電
体層中に拡散し、電極間の絶縁抵抗が低下し、著しい場
合には、電極間がショートに至る虞があった。
ような多層アルミナ質配線基板及び半導体素子収納用パ
ッケージでは、電極層形成材料と高誘電率付与剤とが異
なる場合、例えば、電極層形成材料がＭｏ，高誘電率付
与剤がＷの場合や電極層形成材料がＷ，高誘電率付与剤
がＭｏの場合には、電極層中の電極層形成材料が高誘電
体層中に拡散し、電極間の絶縁抵抗が低下し、著しい場
合には、電極間がショートに至る虞があった。
【０００６】これは、高誘電率付与剤と電極層形成材料
が異なる場合には、ＷとＭｏは全率固溶し、接触した場
合には容易に固溶体を形成するからであると考えられ
る。また、高誘電率付与剤と電極層形成材料が異なる場
合には、特に、電極層形成材料が高誘電体層の粒界相に
溶解拡散し、非接触でも固溶体を形成するからであると
考えられる。
が異なる場合には、ＷとＭｏは全率固溶し、接触した場
合には容易に固溶体を形成するからであると考えられ
る。また、高誘電率付与剤と電極層形成材料が異なる場
合には、特に、電極層形成材料が高誘電体層の粒界相に
溶解拡散し、非接触でも固溶体を形成するからであると
考えられる。
【０００７】
【問題点を解決するための手段】本発明者等は、このよ
うな問題点に対して充分に検討を行った結果、電極層を
形成する電極層形成材料と、高誘電体層中の高誘電率付
与剤を同一材料により構成することにより、電極層から
高誘電体層中へのＷやＭｏの拡散を防止でき、高誘電体
層の絶縁性を保持することができることを見出し、本発
明に至った。
うな問題点に対して充分に検討を行った結果、電極層を
形成する電極層形成材料と、高誘電体層中の高誘電率付
与剤を同一材料により構成することにより、電極層から
高誘電体層中へのＷやＭｏの拡散を防止でき、高誘電体
層の絶縁性を保持することができることを見出し、本発
明に至った。
【０００８】また、本発明者等は、電極層を形成する電
極層形成材料Ｗ，Ｍｏと、高誘電率付与剤Ｗ，Ｍｏを異
なる材料により構成した場合でも、高誘電体層の厚みを
所定値以上とすれば、電極層から高誘電体層全体へのＷ
やＭｏの拡散を防止でき、高誘電率層の絶縁性を保持す
ることができることを見出し、本発明に至った。
極層形成材料Ｗ，Ｍｏと、高誘電率付与剤Ｗ，Ｍｏを異
なる材料により構成した場合でも、高誘電体層の厚みを
所定値以上とすれば、電極層から高誘電体層全体へのＷ
やＭｏの拡散を防止でき、高誘電率層の絶縁性を保持す
ることができることを見出し、本発明に至った。
【０００９】即ち、本発明の多層アルミナ質配線基板
は、アルミナを主成分とする絶縁層間に、両側にＷ或い
はＭｏからなる一対の電極層が形成され、かつ、アルミ
ナ中にＷ或いはＭｏからなる高誘電率付与剤を含有させ
た高誘電体層を介装してなる多層アルミナ質配線基板に
おいて、前記電極層が、前記高誘電率付与剤と同一材料
を主成分としているものである。また、電極層が、高誘
電率付与剤と異なる材料を主成分とする場合、即ち、前
記高誘電率付与剤がＷの場合前記電極層がＭｏを主成分
とし、或いは前記高誘電率付与剤がＭｏの場合前記電極
層がＷを主成分とする場合、前記高誘電体層の厚みを３
０μｍ以上としてなるものである。
は、アルミナを主成分とする絶縁層間に、両側にＷ或い
はＭｏからなる一対の電極層が形成され、かつ、アルミ
ナ中にＷ或いはＭｏからなる高誘電率付与剤を含有させ
た高誘電体層を介装してなる多層アルミナ質配線基板に
おいて、前記電極層が、前記高誘電率付与剤と同一材料
を主成分としているものである。また、電極層が、高誘
電率付与剤と異なる材料を主成分とする場合、即ち、前
記高誘電率付与剤がＷの場合前記電極層がＭｏを主成分
とし、或いは前記高誘電率付与剤がＭｏの場合前記電極
層がＷを主成分とする場合、前記高誘電体層の厚みを３
０μｍ以上としてなるものである。
【００１０】さらに、本発明の半導体素子収納用パッケ
ージでは、アルミナを主成分とする絶縁層間に、両側に
Ｗ或いはＭｏからなる一対の電極層が形成され、かつ、
アルミナ中にＷ或いはＭｏからなる高誘電率付与剤を含
有させた高誘電体層を介装してなる半導体素子収納用パ
ッケージにおいて、前記電極層が、前記高誘電率付与剤
と同一材料を主成分としているものである。また、電極
層が、高誘電率付与剤と異なる材料を主成分とする場
合、即ち、前記高誘電率付与剤がＷの場合前記電極層が
Ｍｏを主成分とし、或いは前記高誘電率付与剤がＭｏの
場合前記電極層がＷを主成分とする場合、前記高誘電体
層の厚みを３０μｍ以上としてなるものである。
ージでは、アルミナを主成分とする絶縁層間に、両側に
Ｗ或いはＭｏからなる一対の電極層が形成され、かつ、
アルミナ中にＷ或いはＭｏからなる高誘電率付与剤を含
有させた高誘電体層を介装してなる半導体素子収納用パ
ッケージにおいて、前記電極層が、前記高誘電率付与剤
と同一材料を主成分としているものである。また、電極
層が、高誘電率付与剤と異なる材料を主成分とする場
合、即ち、前記高誘電率付与剤がＷの場合前記電極層が
Ｍｏを主成分とし、或いは前記高誘電率付与剤がＭｏの
場合前記電極層がＷを主成分とする場合、前記高誘電体
層の厚みを３０μｍ以上としてなるものである。
【００１１】本発明の多層アルミナ質配線基板及び半導
体素子収納用パッケージでは、電極層を形成する材料と
して、Ｗ，Ｍｏがあり、高誘電率付与剤としては、Ｗ，
Ｍｏがあるが、本発明によれば、電極層形成材料と高誘
電率付与剤を同一材料により構成することが重要で、即
ち、高誘電体層の高誘電率付与剤がＷである場合には電
極層はＷから構成され、高誘電体層の高誘電率付与剤が
Ｍｏである場合には電極層はＭｏから構成される。
体素子収納用パッケージでは、電極層を形成する材料と
して、Ｗ，Ｍｏがあり、高誘電率付与剤としては、Ｗ，
Ｍｏがあるが、本発明によれば、電極層形成材料と高誘
電率付与剤を同一材料により構成することが重要で、即
ち、高誘電体層の高誘電率付与剤がＷである場合には電
極層はＷから構成され、高誘電体層の高誘電率付与剤が
Ｍｏである場合には電極層はＭｏから構成される。
【００１２】また、本発明によれば、電極層形成材料と
高誘電率付与剤を異なる材料により構成した場合、即
ち、前記高誘電率付与剤がＷの場合前記電極層がＭｏを
主成分とし、或いは前記高誘電率付与剤がＭｏの場合前
記電極層がＷを主成分とする場合には、高誘電体層の厚
みを３０μｍ以上とすることが重要である。
高誘電率付与剤を異なる材料により構成した場合、即
ち、前記高誘電率付与剤がＷの場合前記電極層がＭｏを
主成分とし、或いは前記高誘電率付与剤がＭｏの場合前
記電極層がＷを主成分とする場合には、高誘電体層の厚
みを３０μｍ以上とすることが重要である。
【００１３】このような多層アルミナ質配線基板及び半
導体素子収納用パッケージは、アルミナを主成分とする
絶縁層間に高誘電体層を介装して構成されており、以下
のようにして形成される。
導体素子収納用パッケージは、アルミナを主成分とする
絶縁層間に高誘電体層を介装して構成されており、以下
のようにして形成される。
【００１４】即ち、粒径５μｍ以下のアルミナ粉末を８
８〜９６重量％と、ＳｉＯ2 ，ＭｇＯ，Ｙ2 Ｏ3 等の希
土類元素酸化物やアルカリ土類金属等の焼結助剤を４〜
１２重量％と、必要に応じてＦｅ2 Ｏ3 ，Ｃｒ2 Ｏ3 ，
ＭｎＯ，ＴｉＯ2 ，Ｍｏ或いはＷ等の着色材を０．５〜
５重量％添加混合し、これに例えば、ブチラールやアク
リル等のバインダーを添加し、さらにトルエン等の溶剤
を添加混合した後、ドクターブレード法等の公知の方法
により、厚さ０．２〜１ｍｍにシート化する。
８〜９６重量％と、ＳｉＯ2 ，ＭｇＯ，Ｙ2 Ｏ3 等の希
土類元素酸化物やアルカリ土類金属等の焼結助剤を４〜
１２重量％と、必要に応じてＦｅ2 Ｏ3 ，Ｃｒ2 Ｏ3 ，
ＭｎＯ，ＴｉＯ2 ，Ｍｏ或いはＷ等の着色材を０．５〜
５重量％添加混合し、これに例えば、ブチラールやアク
リル等のバインダーを添加し、さらにトルエン等の溶剤
を添加混合した後、ドクターブレード法等の公知の方法
により、厚さ０．２〜１ｍｍにシート化する。
【００１５】このようなグリーンシートを複数積層して
絶縁層成形体を作成する。
絶縁層成形体を作成する。
【００１６】また、粒径５μｍ以下のアルミナ粉末を６
７〜８７重量％と、Ｗ，Ｍｏからなる高誘電率付与剤を
１０〜３０重量％と、ＳｉＯ2 ，ＭｇＯ，Ｙ2 Ｏ3 等の
希土類元素酸化物やアルカリ土類金属等の焼結助剤を３
〜１１重量％と、必要に応じてＦｅ2 Ｏ3 ，Ｃｒ
2 Ｏ3 ，ＭｎＯ，ＴｉＯ2 ，Ｍｏ或いはＷ等の着色材を
０．４〜４．５重量％添加混合し、これに例えば、ブチ
ラールやアクリル等のバインダーを添加し、さらにトル
エン等の溶剤を添加混合した後、ドクターブレード法等
の公知の方法により、厚さ２０〜６０μｍにシート化
し、高誘電体層成形体を作成する。
７〜８７重量％と、Ｗ，Ｍｏからなる高誘電率付与剤を
１０〜３０重量％と、ＳｉＯ2 ，ＭｇＯ，Ｙ2 Ｏ3 等の
希土類元素酸化物やアルカリ土類金属等の焼結助剤を３
〜１１重量％と、必要に応じてＦｅ2 Ｏ3 ，Ｃｒ
2 Ｏ3 ，ＭｎＯ，ＴｉＯ2 ，Ｍｏ或いはＷ等の着色材を
０．４〜４．５重量％添加混合し、これに例えば、ブチ
ラールやアクリル等のバインダーを添加し、さらにトル
エン等の溶剤を添加混合した後、ドクターブレード法等
の公知の方法により、厚さ２０〜６０μｍにシート化
し、高誘電体層成形体を作成する。
【００１７】高誘電率付与剤を１０〜３０重量％添加し
たのは、１０重量％よりも少ないと誘電率向上の効果が
小さく、３０重量％よりも多いと電極層間の絶縁抵抗が
大きくなる傾向にあるからである。
たのは、１０重量％よりも少ないと誘電率向上の効果が
小さく、３０重量％よりも多いと電極層間の絶縁抵抗が
大きくなる傾向にあるからである。
【００１８】そして、この高誘電体層成形体及び絶縁層
成形体にスルーホールを形成し、Ｗ，Ｍｏ等の高融点金
属ペーストを充填する。この後、高誘電体層成形体の上
下面に、高誘電体層成形体の高誘電率付与剤と同一の材
料を９０〜１００重量％、必要に応じて、Ａｌ2 Ｏ3 ，
ＳｉＯ2 ，アルカリ土類金属，希土類金属及びその化合
物等を０〜１０重量％添加含有してなる電極層ペースト
を塗布する。
成形体にスルーホールを形成し、Ｗ，Ｍｏ等の高融点金
属ペーストを充填する。この後、高誘電体層成形体の上
下面に、高誘電体層成形体の高誘電率付与剤と同一の材
料を９０〜１００重量％、必要に応じて、Ａｌ2 Ｏ3 ，
ＳｉＯ2 ，アルカリ土類金属，希土類金属及びその化合
物等を０〜１０重量％添加含有してなる電極層ペースト
を塗布する。
【００１９】尚、上記手段において、電極層形成材料と
高誘電率付与剤を異なる材料により構成した場合には、
高誘電体層の厚みが３０μｍ以上となるように、高誘電
体層成形体の厚みを設定する。
高誘電率付与剤を異なる材料により構成した場合には、
高誘電体層の厚みが３０μｍ以上となるように、高誘電
体層成形体の厚みを設定する。
【００２０】そして、電極層ペーストが塗布された高誘
電体層成形体を、絶縁層成形体の間に介装し、所定圧力
で加圧して圧着する。この後、加湿した窒素，水素混合
ガス（還元性雰囲気）中で、１４００〜１７００℃にお
いて、１〜２時間普通焼成することにより、絶縁層間に
誘電体層及び電極層が介装された多層アルミナ質配線基
板及び半導体素子収納用パッケージを得る。
電体層成形体を、絶縁層成形体の間に介装し、所定圧力
で加圧して圧着する。この後、加湿した窒素，水素混合
ガス（還元性雰囲気）中で、１４００〜１７００℃にお
いて、１〜２時間普通焼成することにより、絶縁層間に
誘電体層及び電極層が介装された多層アルミナ質配線基
板及び半導体素子収納用パッケージを得る。
【００２１】尚、高誘電体層成形体は、上記のようなシ
ートを複数作成し、これらのシートとＷ，Ｍｏ等の高融
点金属からなる電極層を交互に積層して構成しても良
い。このような場合には、静電容量の向上を図ることが
できる。
ートを複数作成し、これらのシートとＷ，Ｍｏ等の高融
点金属からなる電極層を交互に積層して構成しても良
い。このような場合には、静電容量の向上を図ることが
できる。
【００２２】
【作用】本発明の多層アルミナ質配線基板及び半導体素
子収納用パッケージでは、電極層を、高誘電率付与剤と
同一材料により構成したので、Ｗ，Ｍｏの全率固溶がな
く、電極層中の高融点金属Ｗ，Ｍｏが高誘電体層中に拡
散することがなく、電極間の高誘電体層の絶縁抵抗の低
下を阻止するとともに、電極層間のリーク電流を防止す
ることが可能となる。
子収納用パッケージでは、電極層を、高誘電率付与剤と
同一材料により構成したので、Ｗ，Ｍｏの全率固溶がな
く、電極層中の高融点金属Ｗ，Ｍｏが高誘電体層中に拡
散することがなく、電極間の高誘電体層の絶縁抵抗の低
下を阻止するとともに、電極層間のリーク電流を防止す
ることが可能となる。
【００２３】また、本発明では、電極層を、高誘電率付
与剤と異なる材料により構成した場合には、電極層中の
電極層形成材料Ｗ，Ｍｏは高誘電体層中に拡散するが、
高誘電体層の厚みを３０μｍ以上としたので、電極層形
成材料Ｗ，Ｍｏが高誘電体層全体に拡散することがな
く、電極間の絶縁抵抗の低下を阻止するとともに、電極
間のリーク電流を防止することが可能となる。
与剤と異なる材料により構成した場合には、電極層中の
電極層形成材料Ｗ，Ｍｏは高誘電体層中に拡散するが、
高誘電体層の厚みを３０μｍ以上としたので、電極層形
成材料Ｗ，Ｍｏが高誘電体層全体に拡散することがな
く、電極間の絶縁抵抗の低下を阻止するとともに、電極
間のリーク電流を防止することが可能となる。
【００２４】以下、本発明を次の例で説明する。
【００２５】
【実施例】本発明の多層アルミナ質配線基板を図面を用
いて詳細に説明する。
いて詳細に説明する。
【００２６】図１は、本発明の多層アルミナ質配線基板
の縦断面図を示している。図において、多層アルミナ質
配線基板は、高誘電体層１１と、この高誘電体層１１を
挟持するように積層された絶縁体層１３より構成されて
いる。高誘電体層１１の上下には電極層１５が形成され
ている。
の縦断面図を示している。図において、多層アルミナ質
配線基板は、高誘電体層１１と、この高誘電体層１１を
挟持するように積層された絶縁体層１３より構成されて
いる。高誘電体層１１の上下には電極層１５が形成され
ている。
【００２７】高誘電体層１１は、先ず、高誘電体層成形
体を作成することにより得られる。
体を作成することにより得られる。
【００２８】原料粉末として、粒径３μｍのアルミナ粉
末を８２重量％と、焼結助剤としてＳｉＯ2 ，ＣａＯ，
ＭｇＯを計８重量％と、Ｗ，Ｍｏからなる高誘電率付与
剤を１０重量％添加し、混合し、これにブチラールから
なるバインダーを添加し、さらにトルエンを添加混合し
た後、ドクターブレード法によりシート化し、高誘電体
層成形体を得る。
末を８２重量％と、焼結助剤としてＳｉＯ2 ，ＣａＯ，
ＭｇＯを計８重量％と、Ｗ，Ｍｏからなる高誘電率付与
剤を１０重量％添加し、混合し、これにブチラールから
なるバインダーを添加し、さらにトルエンを添加混合し
た後、ドクターブレード法によりシート化し、高誘電体
層成形体を得る。
【００２９】一方、絶縁層成形体を、粒径３μｍのアル
ミナ粉末を９２重量％と、焼結助剤としてＳｉＯ2 ，Ｃ
ａＯ，ＭｇＯを計８重量％と、ブチラールからなるバイ
ンダーを添加し、さらにトルエンを添加混合した後、ド
クターブレード法によりシート化し、絶縁層成形体を作
成する。そして、高誘電体層成形体及び絶縁層成形体に
スルーホールを形成し、Ｗ，Ｍｏ等の高融点金属ペース
トを充填する。
ミナ粉末を９２重量％と、焼結助剤としてＳｉＯ2 ，Ｃ
ａＯ，ＭｇＯを計８重量％と、ブチラールからなるバイ
ンダーを添加し、さらにトルエンを添加混合した後、ド
クターブレード法によりシート化し、絶縁層成形体を作
成する。そして、高誘電体層成形体及び絶縁層成形体に
スルーホールを形成し、Ｗ，Ｍｏ等の高融点金属ペース
トを充填する。
【００３０】この後、高誘電体層成形体の上下面に、高
誘電体層成形体の高誘電率付与剤と同一の材料Ｗ，Ｍｏ
を９８重量％と、アルミナを主成分とする添加物を２重
量％含有してなる電極層ペーストをスクリーン印刷し、
電極層を形成する。
誘電体層成形体の高誘電率付与剤と同一の材料Ｗ，Ｍｏ
を９８重量％と、アルミナを主成分とする添加物を２重
量％含有してなる電極層ペーストをスクリーン印刷し、
電極層を形成する。
【００３１】そして、電極層ペーストが塗布された高誘
電体層成形体を、絶縁層成形体の間に介装する。この
後、加湿した窒素，水素混合ガス（還元性雰囲気）中
で、１４００℃において２時間普通焼成し、本発明の多
層アルミナ質配線基板を得る。
電体層成形体を、絶縁層成形体の間に介装する。この
後、加湿した窒素，水素混合ガス（還元性雰囲気）中
で、１４００℃において２時間普通焼成し、本発明の多
層アルミナ質配線基板を得る。
【００３２】ところで、本発明者等は、本発明の効果を
確認すべく、高誘電体層成形体の高誘電率付与剤の種類
や量および電極層の材料を変化させて、電極層間のリー
ク電流，静電容量を測定した。この実験結果を表１に示
す。
確認すべく、高誘電体層成形体の高誘電率付与剤の種類
や量および電極層の材料を変化させて、電極層間のリー
ク電流，静電容量を測定した。この実験結果を表１に示
す。
【００３３】
【表１】
【００３４】尚、上記実施例では、電極形状を２５ｍｍ
×２５ｍｍ×６μｍとし、高誘電体層の厚み２５μｍと
した。また、静電容量はＱメータ（Ｙ．Ｈ．Ｐ４３４２
Ａ）を用いて行い、１ＭＨｚ，１．０Ｖｒｍの条件で２
５℃において測定した。
×２５ｍｍ×６μｍとし、高誘電体層の厚み２５μｍと
した。また、静電容量はＱメータ（Ｙ．Ｈ．Ｐ４３４２
Ａ）を用いて行い、１ＭＨｚ，１．０Ｖｒｍの条件で２
５℃において測定した。
【００３５】この表１の結果、高誘電体層の高誘電率付
与剤と同一材料で電極層を形成した場合には、静電容量
も高く、リーク電流が小さいが、異なる材料で電極層を
形成した場合には、リーク電流が５×１０-6Ａ以上とな
り、静電容量は測定不能となった。尚、高誘電率付与剤
と異なる材料で電極層を構成した試料の高誘電体層の厚
みを測定したところ、いずれも１０〜２０μｍであっ
た。
与剤と同一材料で電極層を形成した場合には、静電容量
も高く、リーク電流が小さいが、異なる材料で電極層を
形成した場合には、リーク電流が５×１０-6Ａ以上とな
り、静電容量は測定不能となった。尚、高誘電率付与剤
と異なる材料で電極層を構成した試料の高誘電体層の厚
みを測定したところ、いずれも１０〜２０μｍであっ
た。
【００３６】また、本発明として、電極層を高誘電体層
成形体の高誘電率付与剤と異なる材料で構成するととも
に、高誘電体層を３０μｍ以上としたものがあるが、こ
の実施例としては、高誘電体層成形体の高誘電率付与剤
と異なる材料を９８重量％と、アルミナを主成分とする
添加物を２重量％含有してなる電極層ペーストを使用す
る点と、高誘電体層が３０μｍ以上となるように高誘電
体層成形体を作成する点以外は上記実施例と同一であ
る。
成形体の高誘電率付与剤と異なる材料で構成するととも
に、高誘電体層を３０μｍ以上としたものがあるが、こ
の実施例としては、高誘電体層成形体の高誘電率付与剤
と異なる材料を９８重量％と、アルミナを主成分とする
添加物を２重量％含有してなる電極層ペーストを使用す
る点と、高誘電体層が３０μｍ以上となるように高誘電
体層成形体を作成する点以外は上記実施例と同一であ
る。
【００３７】そして、本発明者等は、この発明の効果も
確認すべく、高誘電体層成形体の高誘電率付与剤の種類
や量および電極層の材料、高誘電体層の厚みを変化させ
て、電極層間のリーク電流，静電容量を測定した。この
実験結果を表２に示す。
確認すべく、高誘電体層成形体の高誘電率付与剤の種類
や量および電極層の材料、高誘電体層の厚みを変化させ
て、電極層間のリーク電流，静電容量を測定した。この
実験結果を表２に示す。
【００３８】
【表２】
【００３９】尚、上記実施例では、電極形状を２５ｍｍ
×２５ｍｍ×６μｍとし、高誘電体層の厚み２５μｍと
した。また、各試料は、材料Ｗ，Ｍｏや高誘電体層の厚
みを変更するだけであり、他の条件は同一である。
×２５ｍｍ×６μｍとし、高誘電体層の厚み２５μｍと
した。また、各試料は、材料Ｗ，Ｍｏや高誘電体層の厚
みを変更するだけであり、他の条件は同一である。
【００４０】この表２の結果、高誘電体層の高誘電率付
与剤と異なる材料で電極層を形成し、高誘電体層の厚み
を３０μｍ以上とした場合には、静電容量も大きく、リ
ーク電流が小さかった。一方、高誘電体層の厚みが３０
μｍよりも薄い場合にはリーク電流が５×１０-6Ａ以上
となり、静電容量は測定不能となった。
与剤と異なる材料で電極層を形成し、高誘電体層の厚み
を３０μｍ以上とした場合には、静電容量も大きく、リ
ーク電流が小さかった。一方、高誘電体層の厚みが３０
μｍよりも薄い場合にはリーク電流が５×１０-6Ａ以上
となり、静電容量は測定不能となった。
【００４１】また、上記実施例では、多層アルミナ質配
線基板について説明したが、半導体素子収納用パッケー
ジもほぼ同様の方法で形成することができる。
線基板について説明したが、半導体素子収納用パッケー
ジもほぼ同様の方法で形成することができる。
【００４２】尚、半導体素子収納用パッケージとして
は、図２〜図７に示すような構成がある。図２〜図６は
ピングリッドアレイ（ＰＧＡ）タイプのパッケージであ
り、図７はフラットパッケージである。
は、図２〜図７に示すような構成がある。図２〜図６は
ピングリッドアレイ（ＰＧＡ）タイプのパッケージであ
り、図７はフラットパッケージである。
【００４３】図２のパッケージは、半導体素子２１の下
面と上側電極層２３が導体材料で接続されており、下側
電極層２５はスルーホールにより半導体素子２１と接続
されている。
面と上側電極層２３が導体材料で接続されており、下側
電極層２５はスルーホールにより半導体素子２１と接続
されている。
【００４４】図３のパッケージは、半導体素子２１の下
方には、高誘電体層２７と電極層２９が交互に積層され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
方には、高誘電体層２７と電極層２９が交互に積層され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
【００４５】図４のパッケージは、半導体素子２１の下
方には、高誘電体層２７の上下に電極層２９が形成され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
方には、高誘電体層２７の上下に電極層２９が形成され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
【００４６】図５のパッケージは、半導体素子２１の下
方には、高誘電体層２７の上下に電極層２９が形成され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続され、さらに、ピン３１が下面に固定
され、これらのピン３１には、電極層２９と接触しない
状態で通過したスルーホールが接続されている。
方には、高誘電体層２７の上下に電極層２９が形成され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続され、さらに、ピン３１が下面に固定
され、これらのピン３１には、電極層２９と接触しない
状態で通過したスルーホールが接続されている。
【００４７】図６のパッケージは、高誘電体層２７と電
極層２９が交互に積層されており、これらの電極層２９
はスルーホールにより半導体素子２１と接続され、さら
に、半導体素子２１はヒートシンク３３に固定されてい
る。
極層２９が交互に積層されており、これらの電極層２９
はスルーホールにより半導体素子２１と接続され、さら
に、半導体素子２１はヒートシンク３３に固定されてい
る。
【００４８】図７のパッケージは、フラットパッケージ
であり、高誘電体層２７と電極層２９が交互に積層され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
であり、高誘電体層２７と電極層２９が交互に積層され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
【００４９】
【発明の効果】以上詳述した通り、本発明の多層アルミ
ナ質配線基板及び半導体素子収納用パッケージでは、電
極層を、高誘電率付与剤と同一材料により形成したの
で、電極層中の高融点金属Ｗ，Ｍｏが高誘電率層中に拡
散することがなく、電極間の絶縁抵抗の低下を阻止する
ことができ、高誘電率を保持することができる。
ナ質配線基板及び半導体素子収納用パッケージでは、電
極層を、高誘電率付与剤と同一材料により形成したの
で、電極層中の高融点金属Ｗ，Ｍｏが高誘電率層中に拡
散することがなく、電極間の絶縁抵抗の低下を阻止する
ことができ、高誘電率を保持することができる。
【００５０】また、本発明の多層アルミナ質配線基板及
び半導体素子収納用パッケージでは、電極層を、高誘電
率付与剤と異なる材料により形成すると、電極層中の電
極層形成材料Ｗ，Ｍｏは高誘電体層中に拡散するが、高
誘電体層の厚みを３０μｍ以上としたので、電極層形成
材料Ｗ，Ｍｏが高誘電率層全体に拡散することがなく、
電極間の絶縁抵抗の低下を阻止することができ、高誘電
率を保持することができる。
び半導体素子収納用パッケージでは、電極層を、高誘電
率付与剤と異なる材料により形成すると、電極層中の電
極層形成材料Ｗ，Ｍｏは高誘電体層中に拡散するが、高
誘電体層の厚みを３０μｍ以上としたので、電極層形成
材料Ｗ，Ｍｏが高誘電率層全体に拡散することがなく、
電極間の絶縁抵抗の低下を阻止することができ、高誘電
率を保持することができる。
【図１】本発明の多層アルミナ質配線基板を示す縦断面
図である。
図である。
【図２】本発明の半導体素子収納用パッケージの実施例
を示す縦断面図である。
を示す縦断面図である。
【図３】本発明の半導体素子収納用パッケージの他の実
施例を示す縦断面図である。
施例を示す縦断面図である。
【図４】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
他の実施例を示す縦断面図である。
【図５】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
他の実施例を示す縦断面図である。
【図６】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
他の実施例を示す縦断面図である。
【図７】本発明のフラット型の半導体素子収納用パッケ
ージの実施例を示す縦断面図である。
ージの実施例を示す縦断面図である。
１１，２７ 高誘電体層 １３ 絶縁体層 １５，２３，２５，２９ 電極層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｑ 6921−4Ｅ Ｔ 6921−4Ｅ
Claims (4)
- 【請求項１】アルミナを主成分とする絶縁層間に、両側
にＷ或いはＭｏからなる一対の電極層が形成され、か
つ、アルミナ中にＷ或いはＭｏからなる高誘電率付与剤
を含有させた高誘電体層を介装してなる多層アルミナ質
配線基板において、前記電極層が、前記高誘電率付与剤
と同一材料を主成分とすることを特徴とする多層アルミ
ナ質配線基板。 - 【請求項２】アルミナを主成分とする絶縁層間に、両側
にＷ或いはＭｏからなる一対の電極層が形成され、か
つ、アルミナ中にＷ或いはＭｏからなる高誘電率付与剤
を含有させた高誘電体層を介装してなる多層アルミナ質
配線基板において、前記高誘電率付与剤がＷの場合前記
電極層がＭｏを主成分とし、或いは前記高誘電率付与剤
がＭｏの場合前記電極層がＷを主成分とするものであっ
て、前記高誘電体層の厚みを３０μｍ以上としたことを
特徴とする多層アルミナ質配線基板。 - 【請求項３】アルミナを主成分とする絶縁層間に、両側
にＷ或いはＭｏからなる一対の電極層が形成され、か
つ、アルミナ中にＷ或いはＭｏからなる高誘電率付与剤
を含有させた高誘電体層を介装してなる半導体素子収納
用パッケージにおいて、前記電極層が、前記高誘電率付
与剤と同一材料を主成分とすることを特徴とする半導体
素子収納用パッケージ。 - 【請求項４】アルミナを主成分とする絶縁層間に、両側
にＷ或いはＭｏからなる一対の電極層が形成され、か
つ、アルミナ中にＷ或いはＭｏからなる高誘電率付与剤
を含有させた高誘電体層を介装してなる半導体素子収納
用パッケージにおいて、前記高誘電率付与剤がＷの場合
前記電極層がＭｏを主成分とし、或いは前記高誘電率付
与剤がＭｏの場合前記電極層がＷを主成分とするもので
あって、前記高誘電体層の厚みを３０μｍ以上としたこ
とを特徴とする半導体素子収納用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230994A JPH0685108A (ja) | 1992-08-31 | 1992-08-31 | 多層アルミナ質配線基板及び半導体素子収納用パッケージ |
| US08/480,944 US5521332A (en) | 1992-08-31 | 1995-06-07 | High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230994A JPH0685108A (ja) | 1992-08-31 | 1992-08-31 | 多層アルミナ質配線基板及び半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685108A true JPH0685108A (ja) | 1994-03-25 |
Family
ID=16916572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4230994A Pending JPH0685108A (ja) | 1992-08-31 | 1992-08-31 | 多層アルミナ質配線基板及び半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196501A (ja) * | 2000-11-07 | 2001-07-19 | Mitsubishi Electric Corp | マイクロ波回路基板 |
| US7209362B2 (en) | 2002-07-26 | 2007-04-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate with a cavity |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108397A (ja) * | 1982-12-14 | 1984-06-22 | 松下電器産業株式会社 | 高容量コンデンサを備えたアルミナ配線基板 |
| JPH0387091A (ja) * | 1989-06-15 | 1991-04-11 | Ngk Spark Plug Co Ltd | アルミナ多層配線基板及びその製造方法 |
-
1992
- 1992-08-31 JP JP4230994A patent/JPH0685108A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108397A (ja) * | 1982-12-14 | 1984-06-22 | 松下電器産業株式会社 | 高容量コンデンサを備えたアルミナ配線基板 |
| JPH0387091A (ja) * | 1989-06-15 | 1991-04-11 | Ngk Spark Plug Co Ltd | アルミナ多層配線基板及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196501A (ja) * | 2000-11-07 | 2001-07-19 | Mitsubishi Electric Corp | マイクロ波回路基板 |
| US7209362B2 (en) | 2002-07-26 | 2007-04-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate with a cavity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6270906B1 (en) | Monolithic ceramic electronic component | |
| JPH0387091A (ja) | アルミナ多層配線基板及びその製造方法 | |
| US5521332A (en) | High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device | |
| JPS62265795A (ja) | コンデンサ内蔵セラミツクス基板 | |
| JP2763478B2 (ja) | コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JPH0685108A (ja) | 多層アルミナ質配線基板及び半導体素子収納用パッケージ | |
| JP2735776B2 (ja) | 多層アルミナ質配線基板及び半導体素子収納用パッケージ | |
| JP2002043757A (ja) | 多層基板及びその製造方法 | |
| JP3199596B2 (ja) | 多層配線基板及び半導体素子収納用パッケージ | |
| JP2598706B2 (ja) | コンデンサ内蔵キャリア基板 | |
| JP3740184B2 (ja) | 多層配線基板及び半導体素子収納用パッケージ | |
| JP2735746B2 (ja) | 誘電体磁器組成物及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JP2931448B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP3498200B2 (ja) | 積層セラミック複合部品 | |
| JP2842705B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP3339984B2 (ja) | コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JP3215009B2 (ja) | 多層配線基板及び半導体素子収納用パッケージ | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| JPH08181454A (ja) | コンデンサ材料及び多層窒化アルミニウム質配線基板並びに半導体素子収納用パッケージ | |
| JP3934910B2 (ja) | 回路基板 | |
| JP2979527B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP3329974B2 (ja) | コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージ | |
| JPH05299847A (ja) | 多層配線基板および誘電体層材料 | |
| JP2004071493A (ja) | 導電性ペーストおよび電子部品 | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 |