JPH0685230A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0685230A JPH0685230A JP3160539A JP16053991A JPH0685230A JP H0685230 A JPH0685230 A JP H0685230A JP 3160539 A JP3160539 A JP 3160539A JP 16053991 A JP16053991 A JP 16053991A JP H0685230 A JPH0685230 A JP H0685230A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- region
- conductivity
- solid
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 本発明は所定の伝送クロックによって一方向
に伝送されてきた信号電荷を出力し得る固体撮像素子に
おいて、特に、伝送されてきた信号電荷量だけを増幅し
て出力することによって、安定した高利得の信号出力を
検出する。 【構成】 本発明は最終的に信号電荷が出力される検出
ポートと、内部供給電圧端と検出ポートに接続された第
２の伝導率をもつ電荷注入領域と、第２の伝導率をもつ
電荷注入領域と接合を形成して伝送されてきた信号電荷
を受け入れる第１伝導率をもつ電荷入力領域と、第１の
伝導率をもつ電荷入力領域との結合を形成する第２の伝
導率をもつ電荷凝集領域と、第２の伝導率をもつ電荷凝
集領域と接地電圧端との間に連結されたプルダウン抵抗
とから構成される。
に伝送されてきた信号電荷を出力し得る固体撮像素子に
おいて、特に、伝送されてきた信号電荷量だけを増幅し
て出力することによって、安定した高利得の信号出力を
検出する。 【構成】 本発明は最終的に信号電荷が出力される検出
ポートと、内部供給電圧端と検出ポートに接続された第
２の伝導率をもつ電荷注入領域と、第２の伝導率をもつ
電荷注入領域と接合を形成して伝送されてきた信号電荷
を受け入れる第１伝導率をもつ電荷入力領域と、第１の
伝導率をもつ電荷入力領域との結合を形成する第２の伝
導率をもつ電荷凝集領域と、第２の伝導率をもつ電荷凝
集領域と接地電圧端との間に連結されたプルダウン抵抗
とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像素子に関するも
のである。
のである。
【０００２】
【従来の技術】固体撮像素子は電荷結合素子（Charge C
oupled Device:以下、“ＣＣＤ”と称する）を方向性を
もつように直列に配列し（水平または垂直方法）、これ
によつて転送された信号電荷を検出する装置である。外
部からの入力はフオトダイオード等の受光素子を通じて
成される。光によつて励起された電荷が方向性をもつＣ
ＣＤアレイを通じて伝送され、この伝送された信号を増
幅して所望の出力信号を得る。
oupled Device:以下、“ＣＣＤ”と称する）を方向性を
もつように直列に配列し（水平または垂直方法）、これ
によつて転送された信号電荷を検出する装置である。外
部からの入力はフオトダイオード等の受光素子を通じて
成される。光によつて励起された電荷が方向性をもつＣ
ＣＤアレイを通じて伝送され、この伝送された信号を増
幅して所望の出力信号を得る。
【０００３】このようなＣＣＤの基本的な構造は、半導
体基板から絶縁層によつて所定距離だけ離されて形成さ
れる多数個のゲート電極をもつており、このゲート電極
に印加される２相（2-phase ）または４相（4-phase ）
形態の転送クロツクによつて上記半導体領域（または電
荷転送領域）に井戸型ポテンシャル（potential well）
が形成され、この井戸型ポテンシヤルの変移作用によつ
て電荷が所望の方向に転送されるようにする。このよう
に、電荷がゲート電極下部の絶縁層によつて埋没された
半導体領域で転送されるために、最近に広く使用される
ＣＣＤはチヤンネル埋没型のＣＣＤ、すなわちＢＣＣＤ
（Buried CCD）と呼ばれる。
体基板から絶縁層によつて所定距離だけ離されて形成さ
れる多数個のゲート電極をもつており、このゲート電極
に印加される２相（2-phase ）または４相（4-phase ）
形態の転送クロツクによつて上記半導体領域（または電
荷転送領域）に井戸型ポテンシャル（potential well）
が形成され、この井戸型ポテンシヤルの変移作用によつ
て電荷が所望の方向に転送されるようにする。このよう
に、電荷がゲート電極下部の絶縁層によつて埋没された
半導体領域で転送されるために、最近に広く使用される
ＣＣＤはチヤンネル埋没型のＣＣＤ、すなわちＢＣＣＤ
（Buried CCD）と呼ばれる。
【０００４】ＢＣＣＤの特性を利用したものとしてはイ
メージセンサ（image sensor）または信号遅延線路，其
他シフトレジスタが使用される電子装置等があり、特に
放送局のテレビジョンカメラ等にその使用範囲が拡大さ
れている。
メージセンサ（image sensor）または信号遅延線路，其
他シフトレジスタが使用される電子装置等があり、特に
放送局のテレビジョンカメラ等にその使用範囲が拡大さ
れている。
【０００５】このようなＢＣＣＤは、その転送速度にお
いても改良の余地が多い。特に、出力端で検出される信
号の安定性と高利得が信頼性の鍵になる。ＢＣＣＤの出
力装置等に関する回路および技術は“固体撮像デバイ
ス”（日本国昭和６１年発行，pp75，図3.26）と“IEEE
TRANSACTION ON ELECTRON DEVICE ”(1989.2, VOL36,N
O2, pp360-366, Fig.1, Fig.8) 等に開示されている。
いても改良の余地が多い。特に、出力端で検出される信
号の安定性と高利得が信頼性の鍵になる。ＢＣＣＤの出
力装置等に関する回路および技術は“固体撮像デバイ
ス”（日本国昭和６１年発行，pp75，図3.26）と“IEEE
TRANSACTION ON ELECTRON DEVICE ”(1989.2, VOL36,N
O2, pp360-366, Fig.1, Fig.8) 等に開示されている。
【０００６】上記の二つの先行資料に記載されている構
造は、共に出力端にリセツトトランジスタを採用してい
る。図５はその断面構造図であり、図６及び図７は各
々、図５による等価回路および出力波形図である。
造は、共に出力端にリセツトトランジスタを採用してい
る。図５はその断面構造図であり、図６及び図７は各
々、図５による等価回路および出力波形図である。
【０００７】図５と図６に示すように、従来の装置は半
導体基板上のＰ型ウエル２上に電荷転送領域として動作
するＮ型層３が形成されている。このＮ型層３内には転
送ゲート８の下部に形成されたポテンシヤル設定用のＮ
−拡散領域４と、トランジスタのソースおよびドレイン
になるＮ型拡散領域５、６が形成されている。Ｎ型拡散
領域５、６は結合してリセツトゲート１１と一緒にＮ型
リセツトトランジスタ５７６を構成している。リセツト
ゲート１１と転送ゲート８、９との間には内部動作電圧
（ＶDD）に接続されたパス用ゲート１０が設置されてい
る。ここで、Ｎ型リセツトトランジスタ５７６のソース
になるＮ型拡散領域５がＢＣＣＤの出力端になり、ここ
から抽出された信号がソースフオロア増幅器２０で最終
的な出力信号ＶOUT になる。
導体基板上のＰ型ウエル２上に電荷転送領域として動作
するＮ型層３が形成されている。このＮ型層３内には転
送ゲート８の下部に形成されたポテンシヤル設定用のＮ
−拡散領域４と、トランジスタのソースおよびドレイン
になるＮ型拡散領域５、６が形成されている。Ｎ型拡散
領域５、６は結合してリセツトゲート１１と一緒にＮ型
リセツトトランジスタ５７６を構成している。リセツト
ゲート１１と転送ゲート８、９との間には内部動作電圧
（ＶDD）に接続されたパス用ゲート１０が設置されてい
る。ここで、Ｎ型リセツトトランジスタ５７６のソース
になるＮ型拡散領域５がＢＣＣＤの出力端になり、ここ
から抽出された信号がソースフオロア増幅器２０で最終
的な出力信号ＶOUT になる。
【０００８】図６に示されているように、Ｐ型ウエル２
とチヤンネル伝送領域になるＮ型層３は一つのＰＮ接合
のダイオード２５を構成している。Ｎ型リセツトトラン
ジスタ５７６のソース側５にカソード（Ｎ型層）が連結
され、接地電圧側にアノード（Ｐ型ウエル）が連結され
ている。アノードになるＰ型ウエル２は接地電圧に接続
されているので、ダイオード２５と接地電圧端との間に
は抵抗１２が存在する。Ｎ型リセツトトランジスタ５７
６のソース側５とダイオード２５のカソード側３との間
には検出ポート５３が位置する。入力電流ＩINは、ＢＣ
ＣＤの転送動作によって検出ポート５３に流入する。ま
た、検出ポート５３でソースフオロアー増幅器２０に印
加される信号はダイオード２５の逆バイアス特性とＮ型
リセツトトランジスタ５７６のオン／オフ動作により変
化する。ソースフオロアー増幅器２０は内部電圧端に連
結された二つのＮＭＯＳトランジスタ２１、２２と二つ
の接地連結用トランジスタ２３、２４とから構成された
カレントミラー（currentmirror）型の増幅器である。
このように検出ポート５３と接地電圧端との間にダイオ
ード２５を具備したＢＣＣＤ検出回路は、フローテイン
グダイオード増幅器（Floating Diode Amplifier；ＦＤ
Ａ）と呼ばれている。
とチヤンネル伝送領域になるＮ型層３は一つのＰＮ接合
のダイオード２５を構成している。Ｎ型リセツトトラン
ジスタ５７６のソース側５にカソード（Ｎ型層）が連結
され、接地電圧側にアノード（Ｐ型ウエル）が連結され
ている。アノードになるＰ型ウエル２は接地電圧に接続
されているので、ダイオード２５と接地電圧端との間に
は抵抗１２が存在する。Ｎ型リセツトトランジスタ５７
６のソース側５とダイオード２５のカソード側３との間
には検出ポート５３が位置する。入力電流ＩINは、ＢＣ
ＣＤの転送動作によって検出ポート５３に流入する。ま
た、検出ポート５３でソースフオロアー増幅器２０に印
加される信号はダイオード２５の逆バイアス特性とＮ型
リセツトトランジスタ５７６のオン／オフ動作により変
化する。ソースフオロアー増幅器２０は内部電圧端に連
結された二つのＮＭＯＳトランジスタ２１、２２と二つ
の接地連結用トランジスタ２３、２４とから構成された
カレントミラー（currentmirror）型の増幅器である。
このように検出ポート５３と接地電圧端との間にダイオ
ード２５を具備したＢＣＣＤ検出回路は、フローテイン
グダイオード増幅器（Floating Diode Amplifier；ＦＤ
Ａ）と呼ばれている。
【０００９】
【発明が解決しようとしている課題】しかしながら、上
記のような従来の構造は図７の波形図に示すように時刻
ｔ１で転送クロツクφH が“ハイ”状態になると、転送
された電荷がゲート９下部のチャネル領域に集まる。そ
の後、時刻ｔ２で、リセツトゲート１１に１０Ｖ以上の
リセツトパルスφRGが印加されると、リセツトトランジ
スタ５６７が大きくターンオンされ、これによつてソー
スフオロアー増幅器２０を通じて増幅された出力電圧Ｖ
OUT を高くする。その後、時刻ｔ３で、リセツトパルス
φRGが“ロウ”状態になると、Ｎ＋拡散領域５と６との
間のチヤンネル領域７に形成されていた電子がＮ＋拡散
領域５および６に吸入されながら、出力電圧ＶOUT の電
位は降下するという問題があった。このような現象は、
フイードスルー（feedthrough ）と呼ばれる。時刻ｔ４
で、転送クロツクφH が“ロー”の状態になると、信号
電荷はノード５３の方向へ移動する。従って、出力電圧
ＶOUT はノード５３の電圧降下によって低下する。
記のような従来の構造は図７の波形図に示すように時刻
ｔ１で転送クロツクφH が“ハイ”状態になると、転送
された電荷がゲート９下部のチャネル領域に集まる。そ
の後、時刻ｔ２で、リセツトゲート１１に１０Ｖ以上の
リセツトパルスφRGが印加されると、リセツトトランジ
スタ５６７が大きくターンオンされ、これによつてソー
スフオロアー増幅器２０を通じて増幅された出力電圧Ｖ
OUT を高くする。その後、時刻ｔ３で、リセツトパルス
φRGが“ロウ”状態になると、Ｎ＋拡散領域５と６との
間のチヤンネル領域７に形成されていた電子がＮ＋拡散
領域５および６に吸入されながら、出力電圧ＶOUT の電
位は降下するという問題があった。このような現象は、
フイードスルー（feedthrough ）と呼ばれる。時刻ｔ４
で、転送クロツクφH が“ロー”の状態になると、信号
電荷はノード５３の方向へ移動する。従って、出力電圧
ＶOUT はノード５３の電圧降下によって低下する。
【００１０】転送された信号電荷量をＱO 、検出ポート
５３とＰ型ウエル２との間の接合容量（またはＰＮ接合
容量）をＣ、ソースフオロアー増幅器の電圧利得をＡ
V 、ソースフオロアー増幅器内にある増幅用ＭＯＳトラ
ンジスタの伝達コンダクタンスをｇｍとすると、出力電
圧利得Δは、次のように表される。
５３とＰ型ウエル２との間の接合容量（またはＰＮ接合
容量）をＣ、ソースフオロアー増幅器の電圧利得をＡ
V 、ソースフオロアー増幅器内にある増幅用ＭＯＳトラ
ンジスタの伝達コンダクタンスをｇｍとすると、出力電
圧利得Δは、次のように表される。
【００１１】 Δ＝ＡV ・ΔＶA ＝（ＱO ／ｃ）・ｇｍ・Ｒ／（１＋ｇｍ・Ｒ）…（１） ここで、ΔＶA は図７に示されるフイードスルーレベル
であり、Ｒは図６に示す抵抗１２の抵抗値である。
であり、Ｒは図６に示す抵抗１２の抵抗値である。
【００１２】（１）式に従えば、フイードスルー現象に
よつて出力電圧ＶOUT が下降するのは、リセツトトラン
ジスタ５７６がオフとなるとき、チヤンネル７に形成さ
れていた電子がＰＮ接合（またはダイオード接合）によ
って創生される寄生キヤパシタに電荷分配が発生して、
その結果、分配量だけ電荷量が減少するためである。即
ち、出力電圧利得Δは、（１）式におけるＰＮ接合（ま
たはダイオード接合）容量Ｃに反比例している。
よつて出力電圧ＶOUT が下降するのは、リセツトトラン
ジスタ５７６がオフとなるとき、チヤンネル７に形成さ
れていた電子がＰＮ接合（またはダイオード接合）によ
って創生される寄生キヤパシタに電荷分配が発生して、
その結果、分配量だけ電荷量が減少するためである。即
ち、出力電圧利得Δは、（１）式におけるＰＮ接合（ま
たはダイオード接合）容量Ｃに反比例している。
【００１３】さらに、出力電圧は検出ポート５３に入っ
ていく信号電荷量ＱO に比例する。もし検出ポート５３
から出る信号電荷量が少量であると、その出力電圧はソ
ースフオロアー等の増幅器で通常的に発生する熱または
周波数雑音に敏感に反応する。言い換えると、従来の回
路においては、リセツトトランジスタ５７６のスイツチ
ング動作に因るＫＴＣ雑音（Ｋ：ボルツマン常数，Ｔ：
絶対温度，Ｃ；容量）或はリセツトノイズ(reset nois
e) が出力信号に混入するという問題があった。このＫ
ＴＣ雑音は電荷エネルギーの微小変動に起因する。即
ち、これは、リセツトパルスが短い時間の間、１０Ｖ以
上（１０〜１５Ｖ）の高電圧に維持されたのちに、ＯＶ
に下降するときに、大きいスイング幅をもつので、チヤ
ンネル７の電子がＮ＋拡散領域５、６（またはソース，
ドレイン領域）に戻るという現象に起因する。ＫＴＣ雑
音は微小であるが、もし転送されてくる信号電荷量が充
分でないときには、前述の出力電圧レベルの降下のよう
にその出力信号に相当な影響を及ぼす。この雑音成分等
に関する説明は前記の“固体撮像デバイス”の１４０〜
１４５ページに開示されている。
ていく信号電荷量ＱO に比例する。もし検出ポート５３
から出る信号電荷量が少量であると、その出力電圧はソ
ースフオロアー等の増幅器で通常的に発生する熱または
周波数雑音に敏感に反応する。言い換えると、従来の回
路においては、リセツトトランジスタ５７６のスイツチ
ング動作に因るＫＴＣ雑音（Ｋ：ボルツマン常数，Ｔ：
絶対温度，Ｃ；容量）或はリセツトノイズ(reset nois
e) が出力信号に混入するという問題があった。このＫ
ＴＣ雑音は電荷エネルギーの微小変動に起因する。即
ち、これは、リセツトパルスが短い時間の間、１０Ｖ以
上（１０〜１５Ｖ）の高電圧に維持されたのちに、ＯＶ
に下降するときに、大きいスイング幅をもつので、チヤ
ンネル７の電子がＮ＋拡散領域５、６（またはソース，
ドレイン領域）に戻るという現象に起因する。ＫＴＣ雑
音は微小であるが、もし転送されてくる信号電荷量が充
分でないときには、前述の出力電圧レベルの降下のよう
にその出力信号に相当な影響を及ぼす。この雑音成分等
に関する説明は前記の“固体撮像デバイス”の１４０〜
１４５ページに開示されている。
【００１４】本発明は上記従来例に鑑みてなされたもの
で、その目的とするところは安定した高利得の出力信号
を検出できる固体撮像素子を提供することにある。
で、その目的とするところは安定した高利得の出力信号
を検出できる固体撮像素子を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の固体撮像素子は以下のような構成からな
る。即ち、所定の方向に伝送されてきた信号電荷を出力
する固体撮像素子において、前記伝送されてきた信号電
荷を受信する第１の伝導率をもつ電荷入力領域と、前記
電荷入力領域の最上部表面の一部の下方に所定の深さを
もって位置し、前記電荷入力領域と結合していて、第２
の伝導率をもつ電荷注入領域と、前記電荷入力領域の下
方に位置し、前記電荷入力領域と結合していて、前記第
２の伝導率をもつ電荷凝集領域と、前記電荷注入領域と
内部供給電圧端との間にはさまれた供給電圧プルアツプ
手段と、前記電荷凝集領域と接地電圧端との間ににはさ
まれたプルダウン手段と、最終的に信号電荷が出力され
る前記電荷注入領域と結合した検出手段とを有すること
を特徴とする固体撮像素子を備える。
に、本発明の固体撮像素子は以下のような構成からな
る。即ち、所定の方向に伝送されてきた信号電荷を出力
する固体撮像素子において、前記伝送されてきた信号電
荷を受信する第１の伝導率をもつ電荷入力領域と、前記
電荷入力領域の最上部表面の一部の下方に所定の深さを
もって位置し、前記電荷入力領域と結合していて、第２
の伝導率をもつ電荷注入領域と、前記電荷入力領域の下
方に位置し、前記電荷入力領域と結合していて、前記第
２の伝導率をもつ電荷凝集領域と、前記電荷注入領域と
内部供給電圧端との間にはさまれた供給電圧プルアツプ
手段と、前記電荷凝集領域と接地電圧端との間ににはさ
まれたプルダウン手段と、最終的に信号電荷が出力され
る前記電荷注入領域と結合した検出手段とを有すること
を特徴とする固体撮像素子を備える。
【００１６】
【実施例】以下添付図面を参照して本発明の好適な実施
例を詳細に説明する。
例を詳細に説明する。
【００１７】図１は本発明の代表的な実施例である固体
撮像素子のＢＣＣＤ出力端における構造を示す断面図で
ある。図１における基板３０とポテンシヤル設定用のＮ
−拡散領域３３、転送ゲート３６、３７、パス用ゲート
３８は従来例で説明した図５のものと同一である。基板
３０の上部には、電荷転送領域として動作するＮ型層３
２と深く形成されたＰ＋拡散領域３５が形成されてい
る。Ｎ型層３２の上部には、ポテンシヤル設定用のＮ−
拡散領域３３と出力電圧ＶOUT が検出されるＰ＋拡散領
域３４が所定の深さだけ形成されている。ここで、Ｐ＋
拡散領域３５、Ｎ型層３２、及び、Ｐ＋拡散領域３４は
結合して一つのＰＮＰバイポーラトランジスタを形成し
ている。Ｐ＋拡散領域３５は深く形成されＰ−型ウエル
３１に結合されてＰ−型ウエルと同じ伝導率を有してい
るので、Ｐ＋型ウエル３５は接地されたコレクタの役割
を果たす。Ｎ型拡散領域３２は、転送される信号電荷を
受け入れる部分であるのでトランジスタ４０のベースに
なり、Ｐ＋拡散領域３４は最終的に出力電圧が検出され
るためにＰＮＰバイポーラトランジスタのエミツタにな
る。
撮像素子のＢＣＣＤ出力端における構造を示す断面図で
ある。図１における基板３０とポテンシヤル設定用のＮ
−拡散領域３３、転送ゲート３６、３７、パス用ゲート
３８は従来例で説明した図５のものと同一である。基板
３０の上部には、電荷転送領域として動作するＮ型層３
２と深く形成されたＰ＋拡散領域３５が形成されてい
る。Ｎ型層３２の上部には、ポテンシヤル設定用のＮ−
拡散領域３３と出力電圧ＶOUT が検出されるＰ＋拡散領
域３４が所定の深さだけ形成されている。ここで、Ｐ＋
拡散領域３５、Ｎ型層３２、及び、Ｐ＋拡散領域３４は
結合して一つのＰＮＰバイポーラトランジスタを形成し
ている。Ｐ＋拡散領域３５は深く形成されＰ−型ウエル
３１に結合されてＰ−型ウエルと同じ伝導率を有してい
るので、Ｐ＋型ウエル３５は接地されたコレクタの役割
を果たす。Ｎ型拡散領域３２は、転送される信号電荷を
受け入れる部分であるのでトランジスタ４０のベースに
なり、Ｐ＋拡散領域３４は最終的に出力電圧が検出され
るためにＰＮＰバイポーラトランジスタのエミツタにな
る。
【００１８】図２は、図１の断面図に基づいて、その図
と等価的な回路を示した図である。図２に示す等価回路
から理解できるように、本実施例による検出回路は、検
出ポート５０に存在する結合性キヤパシタ（Ｃ）とＰＮ
Ｐバイポーラトランジスタ４０とから構成される。その
トランジスタのエミツタ３４は検出ポート５０に、ベー
ス３２は転送された信号電荷入力端（ＶIN）に、そして
コレクタ３５はフルダウン抵抗４２を通じて接地電圧端
に接続されている。
と等価的な回路を示した図である。図２に示す等価回路
から理解できるように、本実施例による検出回路は、検
出ポート５０に存在する結合性キヤパシタ（Ｃ）とＰＮ
Ｐバイポーラトランジスタ４０とから構成される。その
トランジスタのエミツタ３４は検出ポート５０に、ベー
ス３２は転送された信号電荷入力端（ＶIN）に、そして
コレクタ３５はフルダウン抵抗４２を通じて接地電圧端
に接続されている。
【００１９】図３は本実施例による動作波形図であつ
て、時刻ｔ１、ｔ２、ｔ３に関連して転送クロツクφH
と、出力電圧ＶOUT の相関関係を示している。図３にお
ける時刻ｔ２とｔ３との間のＶOUT の斜線領域（Ｑ１）
は、図２に示すＰＮＰバイポーラトランジスタ４０によ
つて増幅された信号電荷量を表している。
て、時刻ｔ１、ｔ２、ｔ３に関連して転送クロツクφH
と、出力電圧ＶOUT の相関関係を示している。図３にお
ける時刻ｔ２とｔ３との間のＶOUT の斜線領域（Ｑ１）
は、図２に示すＰＮＰバイポーラトランジスタ４０によ
つて増幅された信号電荷量を表している。
【００２０】図４はＰＮＰバイポーラトランジスタ４０
の電流（コレクタ電流ＩC ）特性及び電圧（コレクタエ
ミツタ電圧ＶCE）特性を示したグラフである。上記グラ
フにおける函数軌跡と横軸（ＶCE）に包囲されている領
域（Ｑ１）は、図３の時刻ｔ２〜ｔ３でＰＮＰバイポー
ラトランジスタによって増幅された信号電荷量を示して
いる。即ち、図３の斜線領域（Ｑ１）に該当する部分で
ある。
の電流（コレクタ電流ＩC ）特性及び電圧（コレクタエ
ミツタ電圧ＶCE）特性を示したグラフである。上記グラ
フにおける函数軌跡と横軸（ＶCE）に包囲されている領
域（Ｑ１）は、図３の時刻ｔ２〜ｔ３でＰＮＰバイポー
ラトランジスタによって増幅された信号電荷量を示して
いる。即ち、図３の斜線領域（Ｑ１）に該当する部分で
ある。
【００２１】以下に、上記構成に基づいて本実施例によ
る動作過程を説明する。
る動作過程を説明する。
【００２２】先ず、時刻ｔ１における転送クロツクφH
が“ハイ”状態となると、転送された電荷はゲート３７
下部のＮ型領域に供給される。それから、伝送クロツク
φHが“ロウ”状態になると、この信号電荷がパス用ゲ
ート３８の下部に移動する。時刻ｔ２では、転送クロツ
クφH が“ロウ”状態になると、転送された信号電荷は
実質的にはベース電流を形成してＰＮＰバイポーラトラ
ンジスタ４０のベースに流入する。一方、ＰＮＰバイポ
ーラトランジスタ４０のエミツタ３４には内部供給電圧
（ＶDD）がプルアツプ抵抗４１を通じて直接印加される
ので、内部供給電圧（ＶDD）の充電によって生成される
エミツタ電流（ＩE ）がエミツタに流入する。エミツタ
電流がエミツタ３４に流入する前に、内部供給電圧によ
る充電電圧はすべて結合性キヤパシタ（Ｃ）にかけてあ
る状態である。結局、時刻ｔ１〜ｔ２の間、転送ゲート
３７の下部のＮ型層３２にあつた信号電荷が、伝送クロ
ツクφH がデイスエーブルされると同時にベース３２に
流入し、これによつてトランジスタは時刻ｔ２から信号
電荷の増幅動作を開始する。
が“ハイ”状態となると、転送された電荷はゲート３７
下部のＮ型領域に供給される。それから、伝送クロツク
φHが“ロウ”状態になると、この信号電荷がパス用ゲ
ート３８の下部に移動する。時刻ｔ２では、転送クロツ
クφH が“ロウ”状態になると、転送された信号電荷は
実質的にはベース電流を形成してＰＮＰバイポーラトラ
ンジスタ４０のベースに流入する。一方、ＰＮＰバイポ
ーラトランジスタ４０のエミツタ３４には内部供給電圧
（ＶDD）がプルアツプ抵抗４１を通じて直接印加される
ので、内部供給電圧（ＶDD）の充電によって生成される
エミツタ電流（ＩE ）がエミツタに流入する。エミツタ
電流がエミツタ３４に流入する前に、内部供給電圧によ
る充電電圧はすべて結合性キヤパシタ（Ｃ）にかけてあ
る状態である。結局、時刻ｔ１〜ｔ２の間、転送ゲート
３７の下部のＮ型層３２にあつた信号電荷が、伝送クロ
ツクφH がデイスエーブルされると同時にベース３２に
流入し、これによつてトランジスタは時刻ｔ２から信号
電荷の増幅動作を開始する。
【００２３】図４のグラフを参照すると、結合性キヤパ
シタ（Ｃ）の放電によるエミツタ電流（ＩE ）が増加す
ることにより、最初にはトランジスタ４０のコレクタ電
流（ＩC ）がかなり増加するが、コレクタ−エミツタ電
圧（ＶCE）はそれ程、増加しない能動領域（ＡＣＴ）で
動作した後、コレクタ電流はほぼ一定値を維持するが電
圧ＶCEが大幅に増加する飽和領域（ＳＡＴ）で動作す
る。連続増幅動作中にベース３２に注入された信号電荷
量が殆ど増幅されて消耗されてしまうと、トランジスタ
４０はさらにカツトオフ領域に入っていく。このときが
次のステージで転送クロツクφH がさらに“ハイ”状態
にエネイブルされる時点である。
シタ（Ｃ）の放電によるエミツタ電流（ＩE ）が増加す
ることにより、最初にはトランジスタ４０のコレクタ電
流（ＩC ）がかなり増加するが、コレクタ−エミツタ電
圧（ＶCE）はそれ程、増加しない能動領域（ＡＣＴ）で
動作した後、コレクタ電流はほぼ一定値を維持するが電
圧ＶCEが大幅に増加する飽和領域（ＳＡＴ）で動作す
る。連続増幅動作中にベース３２に注入された信号電荷
量が殆ど増幅されて消耗されてしまうと、トランジスタ
４０はさらにカツトオフ領域に入っていく。このときが
次のステージで転送クロツクφH がさらに“ハイ”状態
にエネイブルされる時点である。
【００２４】結果的に、時刻ｔ２〜ｔ３の間に信号電荷
量は図３の波形図或は図４のグラフにおける領域（Ｑ
１）だけ増幅され、最終出力電圧を生み出す。その出力
電圧値ＶOUT は、上記の説明から理解しうるように、Ｐ
ＮＰバイポーラトランジスタ４０の増幅率β（ＩC ／Ｉ
B またはＩC ／ＩIN）に比例して増加する。
量は図３の波形図或は図４のグラフにおける領域（Ｑ
１）だけ増幅され、最終出力電圧を生み出す。その出力
電圧値ＶOUT は、上記の説明から理解しうるように、Ｐ
ＮＰバイポーラトランジスタ４０の増幅率β（ＩC ／Ｉ
B またはＩC ／ＩIN）に比例して増加する。
【００２５】従って本実施例に従えば、ＢＣＣＤの最終
段階において転送されてきた信号電荷量を増幅すること
ができるので、外部の増幅手段を使用しないで安定した
高利得の出力信号を得ることができる。さらに、リセツ
トノイズまたはＫＴＣ雑音を誘発させるリセツトトラン
ジスタを使用することなく、転送された信号電荷量だけ
を増幅して出力することによつて、固体撮像素子の出力
部がリセツトノイズまたはＫＴＣ雑音の影響を受けるこ
となく動作する。
段階において転送されてきた信号電荷量を増幅すること
ができるので、外部の増幅手段を使用しないで安定した
高利得の出力信号を得ることができる。さらに、リセツ
トノイズまたはＫＴＣ雑音を誘発させるリセツトトラン
ジスタを使用することなく、転送された信号電荷量だけ
を増幅して出力することによつて、固体撮像素子の出力
部がリセツトノイズまたはＫＴＣ雑音の影響を受けるこ
となく動作する。
【００２６】なお、本実施例においては増幅手段として
ＰＮＰバイポーラトランジスタを使用して説明したが、
本発明はこれに限定されるものではなく、転送される信
号電荷量を増幅して出力するという本発明の思想に逸脱
しない限り、他の実施例も可能である。
ＰＮＰバイポーラトランジスタを使用して説明したが、
本発明はこれに限定されるものではなく、転送される信
号電荷量を増幅して出力するという本発明の思想に逸脱
しない限り、他の実施例も可能である。
【００２７】
【発明の効果】以上説明したように本発明によれば、電
荷注入領域、電荷入力領域、及び、電荷凝集領域が結合
してトランジスタとして働き、信号電荷を増幅して出力
するので、安定した高利得の出力信号を得ることができ
る効果がある。
荷注入領域、電荷入力領域、及び、電荷凝集領域が結合
してトランジスタとして働き、信号電荷を増幅して出力
するので、安定した高利得の出力信号を得ることができ
る効果がある。
【図１】本発明の代表的な実施例である固体撮像素子の
ＢＣＣＤ出力端における断面構造図である。
ＢＣＣＤ出力端における断面構造図である。
【図２】図１に示す断面構造図と等価な回路図である。
【図３】実施例に従う動作波形図である。
【図４】図２に示すＰＮＰバイポーラトランジスタ４０
の電流−電圧特性図である。
の電流−電圧特性図である。
【図５】従来例のＢＣＣＤ出力端における断面構造図で
ある。
ある。
【図６】図５に示す断面構造図と等価な回路図である。
【図７】従来例に従う動作波形図である。
３０ 基板 ３１ Ｐ−型ウェル ３２ Ｎ型層 ３３ Ｎ−拡散領域 ３４〜３５ Ｐ＋拡散領域 ３６〜３７ 転送ゲート ３８ パス用ゲート ５０ 検出ポート
Claims (2)
- 【請求項１】 所定の方向に伝送されてきた信号電荷を
出力する固体撮像素子において、 前記伝送されてきた信号電荷を受信する第１の伝導率を
もつ電荷入力領域と、 前記電荷入力領域の最上部表面の一部に下方に所定の深
さをもって位置し、前記電荷入力領域と結合していて、
第２の伝導率をもつ電荷注入領域と、 前記電荷入力領域の下方に位置し、前記電荷入力領域と
結合していて、前記第２の伝導率をもつ電荷凝集領域
と、 前記電荷注入領域と内部供給電圧端との間にはさまれた
供給電圧プルアツプ手段と、 前記電荷凝集領域と接地電圧端との間ににはさまれたプ
ルダウン手段と、 最終的に信号電荷が出力される前記電荷注入領域と結合
した検出手段とを有することを特徴とする固体撮像素
子。 - 【請求項２】 前記電荷注入領域、前記電荷入力領域、
及び、前記電荷凝集領域は各々、バイポーラトランジス
タのエミツタ、ベース、及び、コレクタに対応すること
を特徴とする請求項第１項に記載の固体撮像素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020287A KR930006987B1 (ko) | 1990-12-11 | 1990-12-11 | 고체 영상소자의 출력장치 |
| KR20287/1990 | 1990-12-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685230A true JPH0685230A (ja) | 1994-03-25 |
| JP2585893B2 JP2585893B2 (ja) | 1997-02-26 |
Family
ID=19307310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3160539A Expired - Fee Related JP2585893B2 (ja) | 1990-12-11 | 1991-07-01 | 固体撮像素子の出力装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2585893B2 (ja) |
| KR (1) | KR930006987B1 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160A (ja) * | 1986-06-19 | 1988-01-05 | Toshiba Corp | 電荷結合装置の出力回路 |
-
1990
- 1990-12-11 KR KR1019900020287A patent/KR930006987B1/ko not_active Expired - Fee Related
-
1991
- 1991-07-01 JP JP3160539A patent/JP2585893B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160A (ja) * | 1986-06-19 | 1988-01-05 | Toshiba Corp | 電荷結合装置の出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006987B1 (ko) | 1993-07-24 |
| JP2585893B2 (ja) | 1997-02-26 |
| KR920013733A (ko) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5763909A (en) | Integrating imaging system with phototransistor having wide dynamic range | |
| US5260592A (en) | Integrating photosensor and imaging system having wide dynamic range with varactors | |
| US7075575B2 (en) | Gated vertical punch through device used as a high performance charge detection amplifier | |
| US5546438A (en) | BCD low noise high sensitivity charge detection amplifier for high performance image sensors | |
| JP3031815B2 (ja) | 電荷検出素子及びその製造方法並びに電荷転送検出装置 | |
| KR940001429B1 (ko) | 고체영상 소자의 출력장치 | |
| JPH077147A (ja) | 電荷結合素子型イメージセンサ | |
| US5932873A (en) | Capacitor-coupled bipolar active pixel sensor with integrated electronic shutter | |
| KR100188796B1 (ko) | 고체 촬상 소자 | |
| JP2585893B2 (ja) | 固体撮像素子の出力装置 | |
| JPH07106553A (ja) | 固体撮像素子 | |
| GB2222909A (en) | Solid state imaging device | |
| KR100268440B1 (ko) | 고감도 고체 촬상 장치 | |
| JPH05291550A (ja) | 固体撮像装置及びその製造方法 | |
| JP3378281B2 (ja) | 信号電荷検出回路 | |
| US7002129B2 (en) | Charge detection node with reset feed-through shielding gate | |
| JPH05243281A (ja) | 半導体装置及びその製造方法 | |
| JP2504838B2 (ja) | 半導体集積回路の入出力保護装置 | |
| JP2909515B2 (ja) | Ｃｃｄの出力アンプ | |
| JP3055610B2 (ja) | 電荷転送装置 | |
| JP3084034B2 (ja) | 半導体装置 | |
| US7061074B2 (en) | Visible imaging device using Darlington phototransistors | |
| JPH09237887A (ja) | 半導体装置 | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JPS63160A (ja) | 電荷結合装置の出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |