JPH0685264A - 多結晶シリコン薄膜及び該薄膜を用いたトランジスタ - Google Patents
多結晶シリコン薄膜及び該薄膜を用いたトランジスタInfo
- Publication number
- JPH0685264A JPH0685264A JP3441091A JP3441091A JPH0685264A JP H0685264 A JPH0685264 A JP H0685264A JP 3441091 A JP3441091 A JP 3441091A JP 3441091 A JP3441091 A JP 3441091A JP H0685264 A JPH0685264 A JP H0685264A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- film
- cerium oxide
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ガラス基板上に結晶の連続性が保たれ、アモ
ルファス領域が形成されない多結晶シリコン薄膜を形成
する。 【構成】 ガラス基板１上に酸化セリウム膜層２を形成
し、その上に多結晶シリコン薄膜３を成長させるように
したものであり、酸化セリウムは結晶成長し易いととも
に、結晶の格子定数がシリコンの格子定数に近いため、
酸化セリウム膜層上にシリコンをヘテロエピタキシャル
成長させて多結晶シリコン膜を形成することができる。
この多結晶シリコン膜は結晶の連続性が良いので、トラ
ンジスタに応用した場合に活性領域の薄膜化を図ること
ができ、漏れ電流の低減化等電気特性を向上をさせるこ
とができる。
ルファス領域が形成されない多結晶シリコン薄膜を形成
する。 【構成】 ガラス基板１上に酸化セリウム膜層２を形成
し、その上に多結晶シリコン薄膜３を成長させるように
したものであり、酸化セリウムは結晶成長し易いととも
に、結晶の格子定数がシリコンの格子定数に近いため、
酸化セリウム膜層上にシリコンをヘテロエピタキシャル
成長させて多結晶シリコン膜を形成することができる。
この多結晶シリコン膜は結晶の連続性が良いので、トラ
ンジスタに応用した場合に活性領域の薄膜化を図ること
ができ、漏れ電流の低減化等電気特性を向上をさせるこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は多結晶シリコン薄膜およ
び該薄膜を用いたトランジスタに関するものである。
び該薄膜を用いたトランジスタに関するものである。
【０００２】
【従来の技術】多結晶シリコン薄膜は数百Å〜数十μｍ
の結晶シリコンが多数集合した状態であり、アモルファ
スシリコンに比して電子の移動度が１〜２桁程大きい優
れた特性を有しているうえ、単結晶シリコンでは困難な
アルミナやグラファイトなど結晶シリコン以外の材質の
基板上への形成が可能であり、ガラス基板に形成した薄
膜トランジスタの実用化が要望されている。
の結晶シリコンが多数集合した状態であり、アモルファ
スシリコンに比して電子の移動度が１〜２桁程大きい優
れた特性を有しているうえ、単結晶シリコンでは困難な
アルミナやグラファイトなど結晶シリコン以外の材質の
基板上への形成が可能であり、ガラス基板に形成した薄
膜トランジスタの実用化が要望されている。
【０００３】
【発明が解決しようとする課題】ところで、ガラス基板
の上に直接多結晶シリコン薄膜を形成すると、基板と多
結晶シリコンとの界面には結晶化しないアモルファス領
域が生じて結晶の連接性がなくなり、多結晶シリコンの
粒径を大きくすることが困難であった。
の上に直接多結晶シリコン薄膜を形成すると、基板と多
結晶シリコンとの界面には結晶化しないアモルファス領
域が生じて結晶の連接性がなくなり、多結晶シリコンの
粒径を大きくすることが困難であった。
【０００４】界面にアモルファス領域が形成されると、
多結晶シリコンを薄くしていった時にアモルファス領域
の示す割合が多くなって多結晶シリコンとしての良好な
特性が維持されず、薄膜化が困難になってしまう。プロ
セス温度を高くして高温処理により多結晶シリコンを形
成すればこのようなアモルファス領域の発生をなくすこ
とが可能であるが、その場合には耐熱ガラスを使わなけ
ればならず、通常のガラス基板を使用することができな
い。
多結晶シリコンを薄くしていった時にアモルファス領域
の示す割合が多くなって多結晶シリコンとしての良好な
特性が維持されず、薄膜化が困難になってしまう。プロ
セス温度を高くして高温処理により多結晶シリコンを形
成すればこのようなアモルファス領域の発生をなくすこ
とが可能であるが、その場合には耐熱ガラスを使わなけ
ればならず、通常のガラス基板を使用することができな
い。
【０００５】本発明は上記課題を解決するためのもの
で、結晶の連接性が保たれ、アモルファス領域が生じな
いガラス基板上に形成された多結晶シリコン薄膜及び該
薄膜を用いたトランジスタを提供することを目的とす
る。
で、結晶の連接性が保たれ、アモルファス領域が生じな
いガラス基板上に形成された多結晶シリコン薄膜及び該
薄膜を用いたトランジスタを提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は、ガラス基板上
に酸化セリウム膜層、多結晶シリコン薄膜が順次積層さ
れていることを特徴とする多結晶シリコン薄膜、及びガ
ラス基板上に酸化セリウム膜層を介在させて形成された
多結晶シリコン薄膜にソース電極、ドレイン電極が形成
され、多結晶シリコン薄膜上にゲート絶縁膜を介してゲ
ート電極が形成された多シリコン薄膜トランジスタを特
徴とする。
に酸化セリウム膜層、多結晶シリコン薄膜が順次積層さ
れていることを特徴とする多結晶シリコン薄膜、及びガ
ラス基板上に酸化セリウム膜層を介在させて形成された
多結晶シリコン薄膜にソース電極、ドレイン電極が形成
され、多結晶シリコン薄膜上にゲート絶縁膜を介してゲ
ート電極が形成された多シリコン薄膜トランジスタを特
徴とする。
【０００７】
【作用】本発明はガラス基板上に酸化セリウム膜層を形
成し、その上に多結晶シリコン薄膜を成長させるように
したものであり、酸化セリウムは結晶成長し易いととも
に、結晶の格子定数がシリコンの格子定数に近いため、
酸化セリウム膜層上にシリコンをヘテロエピタキシャル
成長させて多結晶シリコン膜を形成することができる。
この多結晶シリコン膜は結晶の連続性が良いので、トラ
ンジスタに応用した場合に活性領域の薄膜化を図ること
ができ、漏れ電流の低減化等電気特性を向上させること
ができる。
成し、その上に多結晶シリコン薄膜を成長させるように
したものであり、酸化セリウムは結晶成長し易いととも
に、結晶の格子定数がシリコンの格子定数に近いため、
酸化セリウム膜層上にシリコンをヘテロエピタキシャル
成長させて多結晶シリコン膜を形成することができる。
この多結晶シリコン膜は結晶の連続性が良いので、トラ
ンジスタに応用した場合に活性領域の薄膜化を図ること
ができ、漏れ電流の低減化等電気特性を向上させること
ができる。
【０００８】
【実施例】図１は本発明の多結晶シリコン薄膜の構成を
示す図である。本発明の多結晶シリコン薄膜はガラス基
板１上に結晶成長し易くかつ結晶の格子定数がシリコン
の格子定数に近い酸化セリウム（ＣｅＯ2 ）膜層２を堆
積し、この上にポリシリコン３をヘテロエピタキシャル
成長させるようにしたものである。ＣｅＯ2 膜層２は真
空蒸着法やスパッタリング法により２０Å〜１μｍ、好
ましくは５０〜１０００Å形成される。
示す図である。本発明の多結晶シリコン薄膜はガラス基
板１上に結晶成長し易くかつ結晶の格子定数がシリコン
の格子定数に近い酸化セリウム（ＣｅＯ2 ）膜層２を堆
積し、この上にポリシリコン３をヘテロエピタキシャル
成長させるようにしたものである。ＣｅＯ2 膜層２は真
空蒸着法やスパッタリング法により２０Å〜１μｍ、好
ましくは５０〜１０００Å形成される。
【０００９】図２は真空蒸着法の例を示し、真空チャン
バ２０内にＣｅＯ2 原料２４を容器２３に入れ、ヒータ
２２で加熱することにより、ヒータ２１で加熱されたガ
ラス基板１上にＣｅＯ2 が堆積される。ＣｅＯ2 は格子
定数がシリコンの格子定数に近いイオン性の化合物であ
り、極めて結晶化し易く、容易に多結晶膜を形成するこ
とができる。この場合堆積条件、例えば基板の温度等を
選択することにより、実質的に（１１１）または（００
１）方向に単一配向させることができる。
バ２０内にＣｅＯ2 原料２４を容器２３に入れ、ヒータ
２２で加熱することにより、ヒータ２１で加熱されたガ
ラス基板１上にＣｅＯ2 が堆積される。ＣｅＯ2 は格子
定数がシリコンの格子定数に近いイオン性の化合物であ
り、極めて結晶化し易く、容易に多結晶膜を形成するこ
とができる。この場合堆積条件、例えば基板の温度等を
選択することにより、実質的に（１１１）または（００
１）方向に単一配向させることができる。
【００１０】ＣｅＯ2 結晶性膜を形成したガラス基板上
への多結晶シリコン層の形成は、例えば固相成長法を用
いることができる。図３は固相成長法で併用されるプラ
ズマＣＶＤ法を説明するものである。図中、１１は真空
チャンバ、１２は電極、１３は電極及びヒータ、１５は
高周波電源、１６はシランガス、１７はポンプである。
への多結晶シリコン層の形成は、例えば固相成長法を用
いることができる。図３は固相成長法で併用されるプラ
ズマＣＶＤ法を説明するものである。図中、１１は真空
チャンバ、１２は電極、１３は電極及びヒータ、１５は
高周波電源、１６はシランガス、１７はポンプである。
【００１１】ポンプ１７で排気した真空チャンバ１１中
へシラン（ＳｉＨ4 ）ガス１６を導入し、高周波電源１
５により電極１２，１３間でプラズマ放電を生じさせ、
シランガスを分解してヒータ１３で加熱した基板１上に
アモルファスシリコン層を５００〜２００００Å程度積
層する。このプラズマＣＶＤは２００〜３００℃で行わ
れる。こうしてアモルファスシリコン層を形成したガラ
ス基板をほぼ５８０℃の炉の中で１０時間程放置する
と、アモルファスシリコンが結晶化して多結晶シリコン
層となり、結晶性の高い多結晶シリコン膜を得ることが
できる。前述したようにＣｅＯ2 の格子定数はシリコン
の格子定数に近いので、形成される多結晶シリコン膜に
は格子欠陥等が生じない。
へシラン（ＳｉＨ4 ）ガス１６を導入し、高周波電源１
５により電極１２，１３間でプラズマ放電を生じさせ、
シランガスを分解してヒータ１３で加熱した基板１上に
アモルファスシリコン層を５００〜２００００Å程度積
層する。このプラズマＣＶＤは２００〜３００℃で行わ
れる。こうしてアモルファスシリコン層を形成したガラ
ス基板をほぼ５８０℃の炉の中で１０時間程放置する
と、アモルファスシリコンが結晶化して多結晶シリコン
層となり、結晶性の高い多結晶シリコン膜を得ることが
できる。前述したようにＣｅＯ2 の格子定数はシリコン
の格子定数に近いので、形成される多結晶シリコン膜に
は格子欠陥等が生じない。
【００１２】多結晶シリコン膜の形成は固相成長法に限
らず、例えばＭＢＥ法を用いても低温プロセスで行うこ
とができ、通常のガラス基板上への形成が可能となる。
また、下地ＣｅＯ2 膜が一定の方位に優先配向している
場合には、エピタキシャル成長させた多結晶シリコンも
同じ配向を持ち、そのため電気特性の向上を図ることが
でき、特に（００１）配向とした場合、トランジスタに
適用したときのＯＮ電流／ＯＦＦ電流比（ゲート電圧を
変化したときのＯＮ電流とＯＦＦ電流の比）が大きくと
れ、またＣｅＯ2 は１０15Ω・ｃｍ以上の高い絶縁性を
示すため、この多結晶シリコン膜を電子素子に応用する
際に妨げとはならない。
らず、例えばＭＢＥ法を用いても低温プロセスで行うこ
とができ、通常のガラス基板上への形成が可能となる。
また、下地ＣｅＯ2 膜が一定の方位に優先配向している
場合には、エピタキシャル成長させた多結晶シリコンも
同じ配向を持ち、そのため電気特性の向上を図ることが
でき、特に（００１）配向とした場合、トランジスタに
適用したときのＯＮ電流／ＯＦＦ電流比（ゲート電圧を
変化したときのＯＮ電流とＯＦＦ電流の比）が大きくと
れ、またＣｅＯ2 は１０15Ω・ｃｍ以上の高い絶縁性を
示すため、この多結晶シリコン膜を電子素子に応用する
際に妨げとはならない。
【００１３】図４は本発明の多結晶シリコン薄膜を用い
たトランジスタの構成を示す図である。前述したように
形成された多結晶シリコン膜にソース電極５、ドレイン
電極６を形成し、さらに多結晶シリコン膜上にスパッタ
リング法、プラズマＣＶＤ法等によりＳｉＯ2 膜、ある
いはＳｉＮｘ膜のようなゲート絶縁膜４を１０００〜２
０００Åの厚みで形成し、さらに絶縁膜上にゲート電極
を形成することによりトランジスタが形成される。Ｓｉ
Ｏ2 膜、あるいはＳｉＮｘ膜の形成は、スパッタリング
法によれば１５０℃程度、プラズマＣＶＤ法によれば３
００〜３５０℃程度で形成することができる。このよう
に構成したトランジスタにおいては、酸化セリウム膜層
２の存在ために多結晶シリコン薄膜３は結晶の連続性が
保たれ、アモルファス領域が生じないために充分薄膜化
することができ、そのためＯＦＦ電流（漏れ電流）を充
分低減化させ、またＯＮ電流／ＯＦＦ電流比が大きくな
るなど電気特性の向上を図ることができる。
たトランジスタの構成を示す図である。前述したように
形成された多結晶シリコン膜にソース電極５、ドレイン
電極６を形成し、さらに多結晶シリコン膜上にスパッタ
リング法、プラズマＣＶＤ法等によりＳｉＯ2 膜、ある
いはＳｉＮｘ膜のようなゲート絶縁膜４を１０００〜２
０００Åの厚みで形成し、さらに絶縁膜上にゲート電極
を形成することによりトランジスタが形成される。Ｓｉ
Ｏ2 膜、あるいはＳｉＮｘ膜の形成は、スパッタリング
法によれば１５０℃程度、プラズマＣＶＤ法によれば３
００〜３５０℃程度で形成することができる。このよう
に構成したトランジスタにおいては、酸化セリウム膜層
２の存在ために多結晶シリコン薄膜３は結晶の連続性が
保たれ、アモルファス領域が生じないために充分薄膜化
することができ、そのためＯＦＦ電流（漏れ電流）を充
分低減化させ、またＯＮ電流／ＯＦＦ電流比が大きくな
るなど電気特性の向上を図ることができる。
【００１４】
【発明の効果】以上のように本発明によれば、結晶の格
子定数がシリコンの格子定数に近い酸化セリウム層を介
在させることにより、結晶の連続性のよい多結晶シリコ
ン膜が得られ、その結果、薄膜トランジスタに適用した
場合、多結晶シリコン膜を充分薄膜化することができ活
性領域の薄膜効果により電気特性を飛躍的に改善するこ
とが可能となる。
子定数がシリコンの格子定数に近い酸化セリウム層を介
在させることにより、結晶の連続性のよい多結晶シリコ
ン膜が得られ、その結果、薄膜トランジスタに適用した
場合、多結晶シリコン膜を充分薄膜化することができ活
性領域の薄膜効果により電気特性を飛躍的に改善するこ
とが可能となる。
【図１】本発明の多結晶シリコン薄膜の構成を示す図で
ある。
ある。
【図２】真空蒸着法を説明する図である。
【図３】プラズマＣＶＤ法を説明する図である。
【図４】本発明のトランジスタを説明する図である。
１…ガラス基板、２…酸化セリウム膜層、３…多結晶シ
リコン膜。
リコン膜。
Claims (2)
- 【請求項１】 ガラス基板上に酸化セリウム膜層、多結
晶シリコン薄膜が順次積層されていることを特徴とする
多結晶シリコン薄膜。 - 【請求項２】 ガラス基板上に酸化セリウム膜層を介在
させて形成された多結晶シリコン薄膜にソース電極、ド
レイン電極が形成され、多結晶シリコン薄膜上にゲート
絶縁膜を介してゲート電極が形成された多結晶シリコン
薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3441091A JPH0685264A (ja) | 1991-02-28 | 1991-02-28 | 多結晶シリコン薄膜及び該薄膜を用いたトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3441091A JPH0685264A (ja) | 1991-02-28 | 1991-02-28 | 多結晶シリコン薄膜及び該薄膜を用いたトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685264A true JPH0685264A (ja) | 1994-03-25 |
Family
ID=12413422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3441091A Pending JPH0685264A (ja) | 1991-02-28 | 1991-02-28 | 多結晶シリコン薄膜及び該薄膜を用いたトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685264A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828080A (en) * | 1994-08-17 | 1998-10-27 | Tdk Corporation | Oxide thin film, electronic device substrate and electronic device |
| US6765742B2 (en) | 2000-03-23 | 2004-07-20 | Kabushiki Kaisha Toshiba | Disk storage apparatus and head load control method |
| JP2008160086A (ja) * | 2006-11-30 | 2008-07-10 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-02-28 JP JP3441091A patent/JPH0685264A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828080A (en) * | 1994-08-17 | 1998-10-27 | Tdk Corporation | Oxide thin film, electronic device substrate and electronic device |
| US6765742B2 (en) | 2000-03-23 | 2004-07-20 | Kabushiki Kaisha Toshiba | Disk storage apparatus and head load control method |
| JP2008160086A (ja) * | 2006-11-30 | 2008-07-10 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7609865B2 (ja) | 複合基板のための高抵抗率ハンドル支持体を形成する方法 | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| US3796597A (en) | Method of producing semiconducting monocrystalline silicon on spinel substrates | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| EP0154373A1 (en) | Methods for producing single crystals in insulators | |
| JPH0685264A (ja) | 多結晶シリコン薄膜及び該薄膜を用いたトランジスタ | |
| JPH0682651B2 (ja) | 半導体装置用エピタキシヤル絶縁膜とその製造方法 | |
| JPH0218320B2 (ja) | ||
| JPH0685261A (ja) | 多結晶シリコン薄膜及び該薄膜を用いたトランジスタ | |
| JPS6315442A (ja) | 半導体基板 | |
| JPH11233440A (ja) | 半導体装置 | |
| JPH06181313A (ja) | 薄膜トランジスタとその製法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JPH0395920A (ja) | 結晶性の改良方法 | |
| JPH04349618A (ja) | 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPH0629536A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH04349617A (ja) | 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ | |
| JPS61270812A (ja) | 半導体装置の製造方法 | |
| JPH04349615A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH04349616A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS61232675A (ja) | 多結晶薄膜トランジスタとその製造方法 |