JPH0685396B2 - エツチング方法およびそれに用いる装置 - Google Patents
エツチング方法およびそれに用いる装置Info
- Publication number
- JPH0685396B2 JPH0685396B2 JP29270285A JP29270285A JPH0685396B2 JP H0685396 B2 JPH0685396 B2 JP H0685396B2 JP 29270285 A JP29270285 A JP 29270285A JP 29270285 A JP29270285 A JP 29270285A JP H0685396 B2 JPH0685396 B2 JP H0685396B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- bias
- contact hole
- wall surface
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は、ドライエッチングに特に傾斜を有する端面を
形成するドライエッチングに適用して有効な技術に関す
る。
形成するドライエッチングに適用して有効な技術に関す
る。
ドライエッチング技術により、被処理物の一部をエッチ
ング除去し、所望のパターンを形成することが一般に行
われている。その一つに、半導体ペレットにおける回路
素子から絶縁膜上の配線層に導通を引き出すために、該
絶縁膜に形成する、いわゆるコンタクトホールがある。
ング除去し、所望のパターンを形成することが一般に行
われている。その一つに、半導体ペレットにおける回路
素子から絶縁膜上の配線層に導通を引き出すために、該
絶縁膜に形成する、いわゆるコンタクトホールがある。
上記コンタクトホールは、該ホール内に被着する配線材
料であるアルミニウム等の、いわゆるステップカバレジ
を良くするため、その壁面を中心方向に傾斜させて形成
することが望ましい。このように傾斜した壁面を有する
コンタクトホールは、たとえば次のようにして形成する
ことができる。
料であるアルミニウム等の、いわゆるステップカバレジ
を良くするため、その壁面を中心方向に傾斜させて形成
することが望ましい。このように傾斜した壁面を有する
コンタクトホールは、たとえば次のようにして形成する
ことができる。
回路素子が形成されたシリコン(Si)等からなる半導体
基板の上に被着形成された二酸化ケイ素(SiO2)からな
る絶縁膜上にレジスト層を形成し、該レジスト層を露光
・現像することにより、コンタクトホール用のパターン
孔を形成する。周知のように、回折現象により露光時の
光強度分布がなまっているため、レジストパターン孔の
壁面は中心方向に傾斜した形状で形成されている。
基板の上に被着形成された二酸化ケイ素(SiO2)からな
る絶縁膜上にレジスト層を形成し、該レジスト層を露光
・現像することにより、コンタクトホール用のパターン
孔を形成する。周知のように、回折現象により露光時の
光強度分布がなまっているため、レジストパターン孔の
壁面は中心方向に傾斜した形状で形成されている。
次に、上記レジストパターンをマスクとしてドライエッ
チングを行う。その際、パターン孔底部に露出している
絶縁膜とレジストとの両者をエッチングするガスを使用
する。そのため、絶縁膜の深さ方向へのエッチングとパ
ターン孔の壁面の横方向へのエッチングとが併行して進
行する。その結果、絶縁膜にはパターン孔と同様に中心
方向に傾斜した壁面からなるコンタクトホールが形成さ
れる。このコンタクトホールは、パターン孔の壁面に傾
斜が存在し、かつレジスト層を同時にエッチングするこ
とにより、初めて形成できるものである。
チングを行う。その際、パターン孔底部に露出している
絶縁膜とレジストとの両者をエッチングするガスを使用
する。そのため、絶縁膜の深さ方向へのエッチングとパ
ターン孔の壁面の横方向へのエッチングとが併行して進
行する。その結果、絶縁膜にはパターン孔と同様に中心
方向に傾斜した壁面からなるコンタクトホールが形成さ
れる。このコンタクトホールは、パターン孔の壁面に傾
斜が存在し、かつレジスト層を同時にエッチングするこ
とにより、初めて形成できるものである。
ところが、レジストパターンは、露光、現像、ベークの
わずかなプロセス条件変動により、パターン孔の壁面の
傾斜角度が変化する。したがって、当然これをマスクと
して形成されるコンタクトホールの壁面の傾斜も一定し
ないことになり、信頼性上問題があり、また寸法精度も
高くない。また、上記コンタクトホールは、パターン孔
の径より大きくなるため、今後の高集積度半導体装置等
に要請されるパターンの微細化には不適当な技術である
ことが本発明者により見い出された。
わずかなプロセス条件変動により、パターン孔の壁面の
傾斜角度が変化する。したがって、当然これをマスクと
して形成されるコンタクトホールの壁面の傾斜も一定し
ないことになり、信頼性上問題があり、また寸法精度も
高くない。また、上記コンタクトホールは、パターン孔
の径より大きくなるため、今後の高集積度半導体装置等
に要請されるパターンの微細化には不適当な技術である
ことが本発明者により見い出された。
なお、ドライエッチングについては、株式会社工業調査
会、昭和60年11月20日発行、「電子材料」1985年別冊、
P119以下に詳細に記載されている。
会、昭和60年11月20日発行、「電子材料」1985年別冊、
P119以下に詳細に記載されている。
本発明の目的は、被エッチング物に傾斜を有する端面を
エッチング形成できる技術を提供することにある。
エッチング形成できる技術を提供することにある。
本発明の他の目的は、上記端面を所望の傾斜で形成する
ことができる技術を提供することにある。
ことができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、イエンエネルギーを独立に制御できるドライ
エッチング装置を用い、該装置の真空処理空間に、所定
電位を境にデポジッションとエッチングとを生起するエ
ッチングガスを導入し、該所定電位より高いDCバイアス
と低いDCバイアスとを交互に印加することにより、深さ
方向への被エッチング物のエッチングと、エッチング形
成される側面へのポリマーのデポジッションとを繰り返
すことができる。したがって、初期に形成された側面ほ
どポリマーが堆積され、該堆積ポリマーがマスクとして
作用するため、経時的にせり出した形状の傾斜部を形成
することができる。
エッチング装置を用い、該装置の真空処理空間に、所定
電位を境にデポジッションとエッチングとを生起するエ
ッチングガスを導入し、該所定電位より高いDCバイアス
と低いDCバイアスとを交互に印加することにより、深さ
方向への被エッチング物のエッチングと、エッチング形
成される側面へのポリマーのデポジッションとを繰り返
すことができる。したがって、初期に形成された側面ほ
どポリマーが堆積され、該堆積ポリマーがマスクとして
作用するため、経時的にせり出した形状の傾斜部を形成
することができる。
また、上記の高いDCバイアスと低いDCバイアスの印加時
間を調整することにより、エッチング速度とポリマーの
堆積量とを自由に調整できるため、任意の傾斜からなる
傾斜部を容易に形成できる。
間を調整することにより、エッチング速度とポリマーの
堆積量とを自由に調整できるため、任意の傾斜からなる
傾斜部を容易に形成できる。
第1図(a)〜(f)は本実施例のエッチング方法の概
略を示す工程図、第2図は上記エッチング方法における
DCバイアスと時間との関係を示すグラフである。
略を示す工程図、第2図は上記エッチング方法における
DCバイアスと時間との関係を示すグラフである。
第3図は本発明による一実施例であるエッチング方法に
使用されるエッチングガスのエッチング特性を表すグラ
フであり、第4図は本実施例に適用されるエッチング装
置の構成図である。
使用されるエッチングガスのエッチング特性を表すグラ
フであり、第4図は本実施例に適用されるエッチング装
置の構成図である。
上記エッチング装置は、第4図にその概略を示すよう
に、マイクロ波導入部1とともに放電ガス導入口2およ
び排気口3を有する真空容器4内に、試料5を保持する
試料台6が設けられ、上記マイクロ波導入部1にはマイ
クロ波発生器(プラズマ形成手段)7から導波管8を経
てマイクロ波が導かれる。そして、上記導波管8のマイ
クロ波導入部近傍外側には、プラズマ発生効率を向上さ
せる等のために磁場発生コイル(プラズマ形成手段)9
が設置されている。また、上記試料台6の軸の外周に
は、その上端部が該試料台6に沿って拡がった導電材料
よりなる固定電位付与電極10が設けられ、また、その試
料台6の軸はマッチング回路14を介して高周波印加電源
(DCバイアス印加手段)11に接続されている。このよう
に、上記装置はプラズマ形成手段とDCバイアス印加手段
とを独立に制御できるものである。さらに、上記高周波
印加電源11には、DCバイアスの切換制御部12が接続され
ている。また、発光モニタ13は、エッチングの進行状況
を観測するために用いる。
に、マイクロ波導入部1とともに放電ガス導入口2およ
び排気口3を有する真空容器4内に、試料5を保持する
試料台6が設けられ、上記マイクロ波導入部1にはマイ
クロ波発生器(プラズマ形成手段)7から導波管8を経
てマイクロ波が導かれる。そして、上記導波管8のマイ
クロ波導入部近傍外側には、プラズマ発生効率を向上さ
せる等のために磁場発生コイル(プラズマ形成手段)9
が設置されている。また、上記試料台6の軸の外周に
は、その上端部が該試料台6に沿って拡がった導電材料
よりなる固定電位付与電極10が設けられ、また、その試
料台6の軸はマッチング回路14を介して高周波印加電源
(DCバイアス印加手段)11に接続されている。このよう
に、上記装置はプラズマ形成手段とDCバイアス印加手段
とを独立に制御できるものである。さらに、上記高周波
印加電源11には、DCバイアスの切換制御部12が接続され
ている。また、発光モニタ13は、エッチングの進行状況
を観測するために用いる。
なお、本実施例に適用できる上記装置については、特願
昭60-152159号に詳細に説明されている。
昭60-152159号に詳細に説明されている。
上記エッチング装置で試料5をエッチングする場合は、
真空容器4内をあらかじめ真空排気し、エッチングに適
合するガスを減圧状態でガス導入口2から導入し、マイ
クロ波発生器7で発生したマイクロ波を導波管8を経て
マイクロ波導入部1から真空容器4内に導入して、必要
に応じ磁場発生コイル9で磁界を発生させ、放電により
ガスを励起することによりプラズマを発生させる。同時
に、高周波印加電源11により電極である試料台6と形成
されたプラズマとの間にDCバイアス(以下Vdcともい
う)を印加し試料5について反応性イオンによるドライ
エッチングを行うものである。
真空容器4内をあらかじめ真空排気し、エッチングに適
合するガスを減圧状態でガス導入口2から導入し、マイ
クロ波発生器7で発生したマイクロ波を導波管8を経て
マイクロ波導入部1から真空容器4内に導入して、必要
に応じ磁場発生コイル9で磁界を発生させ、放電により
ガスを励起することによりプラズマを発生させる。同時
に、高周波印加電源11により電極である試料台6と形成
されたプラズマとの間にDCバイアス(以下Vdcともい
う)を印加し試料5について反応性イオンによるドライ
エッチングを行うものである。
本実施例では、半導体ペレットの回路素子からその上の
二酸化ケイ素(SiO2)からなる絶縁膜上に形成させてい
るアルミニウム(Al)からなる配線層に導通を引き出す
ためコンタクトホールをエッチングガスとしてトリフロ
ロメタン(CHF3)を使用してエッチング形成す場合につ
いて説明する。
二酸化ケイ素(SiO2)からなる絶縁膜上に形成させてい
るアルミニウム(Al)からなる配線層に導通を引き出す
ためコンタクトホールをエッチングガスとしてトリフロ
ロメタン(CHF3)を使用してエッチング形成す場合につ
いて説明する。
第3図には、CHF3のエッチング特性の概略が示してある
が、該CHF3は所定条件でプラズマ形成した場合、印加す
る所定のVdcの値であるVoを境にデポジッションとエッ
チングとの両方の現象を呈する性質を有している。すな
わち、VdcをVoより大きくするとエッチングが起こり、
逆にVoより小さくするとポリマーのデポジッションが起
こる。
が、該CHF3は所定条件でプラズマ形成した場合、印加す
る所定のVdcの値であるVoを境にデポジッションとエッ
チングとの両方の現象を呈する性質を有している。すな
わち、VdcをVoより大きくするとエッチングが起こり、
逆にVoより小さくするとポリマーのデポジッションが起
こる。
本実施例においては、上記CHF3の性質を利用し、第1図
(a)〜(f)に示すように前記コンタクトホールの形
成を行うものである。したがって、試料5は個々の半導
体ペレットに折断する前の半導体ウエハである。第1図
には半導体ウエハの拡大部分断面図が示してある。
(a)〜(f)に示すように前記コンタクトホールの形
成を行うものである。したがって、試料5は個々の半導
体ペレットに折断する前の半導体ウエハである。第1図
には半導体ウエハの拡大部分断面図が示してある。
第1図(a)は、回路素子(図示せず)が形成され、そ
の上に絶縁膜15が形成されたシリコン(Si)基板16を示
す。上記絶縁膜15上には、レジスト層17が被着形成され
ており、該レジスト層17の上にはほぼ垂直な壁面を有す
る孔18のレジストパターンが形成されている。第1図
(a)に示すレジスト層17が被着された半導体ウエハを
前記装置の試料台6に載置し、前記の如くプラズマを発
生させる。そして、VdcをVoより上に設定し、第1図
(b)に示すように絶縁膜15の第1部分的エッチングを
行う。この場合のエッチングは、反応性イオンによるた
め異方性が高く、ウエハ面に対しほぼ垂直にエッチング
される。
の上に絶縁膜15が形成されたシリコン(Si)基板16を示
す。上記絶縁膜15上には、レジスト層17が被着形成され
ており、該レジスト層17の上にはほぼ垂直な壁面を有す
る孔18のレジストパターンが形成されている。第1図
(a)に示すレジスト層17が被着された半導体ウエハを
前記装置の試料台6に載置し、前記の如くプラズマを発
生させる。そして、VdcをVoより上に設定し、第1図
(b)に示すように絶縁膜15の第1部分的エッチングを
行う。この場合のエッチングは、反応性イオンによるた
め異方性が高く、ウエハ面に対しほぼ垂直にエッチング
される。
次に、Vdcをゼロにし、第1図(c)に示すように表面
全体にポリマー19の第1デポジッションを行わせる。そ
の後、再びVdcをVoより高くし、絶縁膜15の第2部分的
エッチングを行う。この場合も異方性エッチングを受け
るためウエハ面に対しほぼ垂直にエッチングされる。し
たがって、絶縁膜と同時にレジスト層17上に被着された
ポリマー19もエッチング除去される。ところが、該レジ
スト層17の孔18の壁面18aおよびエッチング形成された
絶縁膜15の壁面15aに被着されたポリマー19aは、マスク
として作用するため、上記絶縁膜15の第2エッチングの
エッチング径は第1エッチングのそれより、ポリマー19
aの厚さだけ小さくなっている。
全体にポリマー19の第1デポジッションを行わせる。そ
の後、再びVdcをVoより高くし、絶縁膜15の第2部分的
エッチングを行う。この場合も異方性エッチングを受け
るためウエハ面に対しほぼ垂直にエッチングされる。し
たがって、絶縁膜と同時にレジスト層17上に被着された
ポリマー19もエッチング除去される。ところが、該レジ
スト層17の孔18の壁面18aおよびエッチング形成された
絶縁膜15の壁面15aに被着されたポリマー19aは、マスク
として作用するため、上記絶縁膜15の第2エッチングの
エッチング径は第1エッチングのそれより、ポリマー19
aの厚さだけ小さくなっている。
さらに、第2デポジッション、第3エッチングの如く順
次繰り返すことにより、第1図(e)に示すようにポリ
マー19b,19c,19dを積層することができると同時に、ポ
リマー19dにほぼ一致する径からなる基板16の表面が露
出する孔を形成することができる。そして、レジスト層
17とエッチング形成された絶縁膜15の壁面15aに被着し
たポリマー19a〜19dを除去することにより、同図(f)
に示す如く中心方向に所定の傾斜角からなる壁面(傾斜
部)を有するコンタクトホール20が完成される。
次繰り返すことにより、第1図(e)に示すようにポリ
マー19b,19c,19dを積層することができると同時に、ポ
リマー19dにほぼ一致する径からなる基板16の表面が露
出する孔を形成することができる。そして、レジスト層
17とエッチング形成された絶縁膜15の壁面15aに被着し
たポリマー19a〜19dを除去することにより、同図(f)
に示す如く中心方向に所定の傾斜角からなる壁面(傾斜
部)を有するコンタクトホール20が完成される。
第4図は、縦軸にVdcを、横軸に時間をとったグラフで
あり、本実施例のエッチング方法の時間的推移を示すも
のである。すなわち、図中t1は第1部分的エッチング時
間、t2は第1デポジッション時間、t3は第2部分的エッ
チング時間をそれぞれ示し、同様に第2デポジッション
時間t4、第3部分的エッチング時間t5(図示せず)のよ
うに繰り返すことにより、上記コンタクトホール20が完
成されるものである。
あり、本実施例のエッチング方法の時間的推移を示すも
のである。すなわち、図中t1は第1部分的エッチング時
間、t2は第1デポジッション時間、t3は第2部分的エッ
チング時間をそれぞれ示し、同様に第2デポジッション
時間t4、第3部分的エッチング時間t5(図示せず)のよ
うに繰り返すことにより、上記コンタクトホール20が完
成されるものである。
そして、上記コンタクトホール20の傾斜角度は、自由に
変えることができ、部分的エッチング時間に対するデポ
ジッション時間の比=t2n/t2n-1(n:自然数)が大なる
程緩慢になり、小なる程急峻になる。また、同一比であ
っても、t2n-1およびt2nが短い程表面が滑らかになる。
変えることができ、部分的エッチング時間に対するデポ
ジッション時間の比=t2n/t2n-1(n:自然数)が大なる
程緩慢になり、小なる程急峻になる。また、同一比であ
っても、t2n-1およびt2nが短い程表面が滑らかになる。
上記のように、部分的エッチングとデポジッションとを
繰り返すことによるコンタクトホールの形成を、平行平
板電極を備えた通常のドライエッチング装置を用いて行
う場合には、エッチングとデポジッションを別のチャン
バーで行うか、エッチングガスを交換する等、大きくそ
の条件を変化させて行わなければならない、したがっ
て、極めて効率が悪い。
繰り返すことによるコンタクトホールの形成を、平行平
板電極を備えた通常のドライエッチング装置を用いて行
う場合には、エッチングとデポジッションを別のチャン
バーで行うか、エッチングガスを交換する等、大きくそ
の条件を変化させて行わなければならない、したがっ
て、極めて効率が悪い。
ところが、本実施例においては、単に高低2つの値のVd
cを交互に印加するだけで容易に所望の傾斜を形成する
ことができるものである。そして、そのVdcの印加も前
記装置を用いれば、DCバイアスの切換制御部が設置され
ているため自由にコントロールすることができる。
cを交互に印加するだけで容易に所望の傾斜を形成する
ことができるものである。そして、そのVdcの印加も前
記装置を用いれば、DCバイアスの切換制御部が設置され
ているため自由にコントロールすることができる。
また、本実施例によれば、形成されるコンタクトホール
は、レジスト層自体のエッチングによる後退を利用する
ものでないため、その径がレジストパターンの孔径より
大きくなることがなく、むしろ小さくなる。したがっ
て、微細パターンの回路素子や配線層との電気的接続に
極めて有利である。
は、レジスト層自体のエッチングによる後退を利用する
ものでないため、その径がレジストパターンの孔径より
大きくなることがなく、むしろ小さくなる。したがっ
て、微細パターンの回路素子や配線層との電気的接続に
極めて有利である。
さらに、前記の如くコンタクトホール20の壁面の傾斜を
所望の角度で形成できることから、その傾斜を緩やか
に、それも常に一定の角度で形成できる。したがって、
上記コンタクトホール20の上にアルミニウム(Al)を被
着して配線層(図示せず)を形成する場合には、ステッ
プカバレジの良い配線層を形成することができる。それ
故、断線等のない信頼性の高い半導体装置を製造するこ
とができる。
所望の角度で形成できることから、その傾斜を緩やか
に、それも常に一定の角度で形成できる。したがって、
上記コンタクトホール20の上にアルミニウム(Al)を被
着して配線層(図示せず)を形成する場合には、ステッ
プカバレジの良い配線層を形成することができる。それ
故、断線等のない信頼性の高い半導体装置を製造するこ
とができる。
(1).イオンエネルギーを独立に制御できるドライエ
ッチング装置を用い、該装置の真空処理空間に所定電位
を境にデポジッションとエッチングとを生起するエッチ
ングガスを導入し、該所定電位より高いDCバイアスと低
いDCバイアスとを交互に印加することにより、深さ方向
への被エッチング物のエッチングと、エッチング形成さ
れる側面へのポリマーのデポジッションとを繰り返すこ
とができるので、初期に形成された側面ほどポリマーが
堆積され、該堆積ポリマーがマスクとして作用し、経時
的にせり出した形状の傾斜部を形成することができる。
ッチング装置を用い、該装置の真空処理空間に所定電位
を境にデポジッションとエッチングとを生起するエッチ
ングガスを導入し、該所定電位より高いDCバイアスと低
いDCバイアスとを交互に印加することにより、深さ方向
への被エッチング物のエッチングと、エッチング形成さ
れる側面へのポリマーのデポジッションとを繰り返すこ
とができるので、初期に形成された側面ほどポリマーが
堆積され、該堆積ポリマーがマスクとして作用し、経時
的にせり出した形状の傾斜部を形成することができる。
(2).上記の高いDCバイアスと低いDCバイアスの印加
時間を調整することにより、エッチング速度とポリマー
の堆積量とを自由に調整できるため、任意の傾斜からな
る傾斜部を容易に形成できる。
時間を調整することにより、エッチング速度とポリマー
の堆積量とを自由に調整できるため、任意の傾斜からな
る傾斜部を容易に形成できる。
(3).プラズマ形成手段とDCバイアス印加手段とを独
立して制御でき、該DCバイアス印加手段にDCバイアスの
切換制御手段を接続したエッチング装置を用いることに
より、前記(1)および(2)に記載のエッチングを自
動制御して行うことかできる。
立して制御でき、該DCバイアス印加手段にDCバイアスの
切換制御手段を接続したエッチング装置を用いることに
より、前記(1)および(2)に記載のエッチングを自
動制御して行うことかできる。
(4).上記切換制御手段を高周波印加電源に接続する
ことにより、上記(3)に記載の自動制御を容易に行う
ことができる。
ことにより、上記(3)に記載の自動制御を容易に行う
ことができる。
(5).前期(2)により、傾斜部をレジストパターン
の寸法以下精度良く形成できるので、いわゆるサブミク
ロン加工等の微細加工に適している。
の寸法以下精度良く形成できるので、いわゆるサブミク
ロン加工等の微細加工に適している。
(6).同一装置内でエッチングとデポジッションを交
互に行うことができるので、効率良くエッチング加工を
行うことができる。
互に行うことができるので、効率良くエッチング加工を
行うことができる。
(7).エッチング形成する側面が半導体ペレットのコ
ンタクトホールの壁面である場合、所定の角度で中心方
向に傾斜する壁面を形成できることにより、絶縁膜上に
被着する配線層のステップカバレジを向上できるので、
電気的導通の確かな半導体装置を提供できる。
ンタクトホールの壁面である場合、所定の角度で中心方
向に傾斜する壁面を形成できることにより、絶縁膜上に
被着する配線層のステップカバレジを向上できるので、
電気的導通の確かな半導体装置を提供できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例ではレジスト層の孔の壁面がほぼ垂直
なものについて説明した。垂直である場合は、特に寸法
精度良くエッチングできるものであるが、これに限るも
のでないことはいうまでもない。逆に垂直であっても傾
斜部を形成できるため、レジストパターンの端面が垂直
になる、いわゆる多層レジストを使用することも可能で
ある。
なものについて説明した。垂直である場合は、特に寸法
精度良くエッチングできるものであるが、これに限るも
のでないことはいうまでもない。逆に垂直であっても傾
斜部を形成できるため、レジストパターンの端面が垂直
になる、いわゆる多層レジストを使用することも可能で
ある。
また、実施例では二酸化ケイ素からなる絶縁膜に、エッ
チングガスとしてCHF3を用いてコンタクトホールを形成
する場合について説明したが、これに限るものではな
い。エッチングガスとしてはC2F6、C3F8、C4F8等のガス
で所定電位Voを境にデポジッションとエッチングとの両
現象を呈するエッチングガスであれば如何なるものであ
ってもよい。また、これらの混合ガスでもよい。実施例
において、デポジッション工程をVdc=0の条件で行っ
たが、これに限るものでなくVdc<Voの条件であればよ
い。
チングガスとしてCHF3を用いてコンタクトホールを形成
する場合について説明したが、これに限るものではな
い。エッチングガスとしてはC2F6、C3F8、C4F8等のガス
で所定電位Voを境にデポジッションとエッチングとの両
現象を呈するエッチングガスであれば如何なるものであ
ってもよい。また、これらの混合ガスでもよい。実施例
において、デポジッション工程をVdc=0の条件で行っ
たが、これに限るものでなくVdc<Voの条件であればよ
い。
さらに、エッチング対象は絶縁膜に限るものでなく、端
面に傾斜をつける必要のあるSi,ポリシリコン,シリサ
イド,Al等の半導体や導体についても当然に適用でき
る。たとえば、いわゆるD−RAMのポリシリコン等から
なる第1ゲート電極について、その端面に傾斜を付ける
場合等である。
面に傾斜をつける必要のあるSi,ポリシリコン,シリサ
イド,Al等の半導体や導体についても当然に適用でき
る。たとえば、いわゆるD−RAMのポリシリコン等から
なる第1ゲート電極について、その端面に傾斜を付ける
場合等である。
なお、エッチング装置としても実施例に示したものに限
るものでなく、イオンエネルギーを独立して制御できる
ものであれば如何なるものであってもよい。たとえば、
プラズマ中に挿入したグリッドでイオンエネルギーを制
御する方法でもよい。また、DCバイアスの印加方式の場
合は直流電源を用いてDVバイアスを印加してもよい。
るものでなく、イオンエネルギーを独立して制御できる
ものであれば如何なるものであってもよい。たとえば、
プラズマ中に挿入したグリッドでイオンエネルギーを制
御する方法でもよい。また、DCバイアスの印加方式の場
合は直流電源を用いてDVバイアスを印加してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置製造のい
わゆるウエハ工程に適用した場合について説明したが、
それに限定されるものではなく、たとえば、半導体装置
以外であっても所定の角度で傾斜部を形成する必要があ
るものについて適用して有効な技術である。
をその背景となった利用分野である半導体装置製造のい
わゆるウエハ工程に適用した場合について説明したが、
それに限定されるものではなく、たとえば、半導体装置
以外であっても所定の角度で傾斜部を形成する必要があ
るものについて適用して有効な技術である。
第1図(a)〜(f)は本実施例のエッチング方法の概
略を示す工程図、 第2図は上記エッチング方法におけるDCバイアスと時間
との関係を示すグラフ、 第3図は本発明による一実施例であるエッチング方法に
使用されるエッチングガスのエッチング特性を表すグラ
フ、 第4図は本実施例に適用されるエッチング装置の構成図
である。 1…マイクロ波導入部、2…放電ガス導入口、3…排気
口、4…真空容器、5…試料、6…試料台、7…マイク
ロ波発生器(プラズマ形成手段)、8…導波管、9…磁
場発生コイル(プラズマ形成手段)、10…固定電位付与
電極、11…高周波印加電源(DCバイアス印加手段)、12
…切換制御部、13…発光モニタ、14…マッチング回路、
15,15a…絶縁膜、16…シリコン(Si)基板、17…レジス
ト層、18…孔、18a…壁面、19,19a,19b,19c,19d…ポリ
マー、20…コンタクトホール。
略を示す工程図、 第2図は上記エッチング方法におけるDCバイアスと時間
との関係を示すグラフ、 第3図は本発明による一実施例であるエッチング方法に
使用されるエッチングガスのエッチング特性を表すグラ
フ、 第4図は本実施例に適用されるエッチング装置の構成図
である。 1…マイクロ波導入部、2…放電ガス導入口、3…排気
口、4…真空容器、5…試料、6…試料台、7…マイク
ロ波発生器(プラズマ形成手段)、8…導波管、9…磁
場発生コイル(プラズマ形成手段)、10…固定電位付与
電極、11…高周波印加電源(DCバイアス印加手段)、12
…切換制御部、13…発光モニタ、14…マッチング回路、
15,15a…絶縁膜、16…シリコン(Si)基板、17…レジス
ト層、18…孔、18a…壁面、19,19a,19b,19c,19d…ポリ
マー、20…コンタクトホール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 東 英昭 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (72)発明者 定岡 征人 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (72)発明者 河村 光一郎 東京都小平市上水本町1479番地 日立マイ クロコンピユータエンジニアリング株式会 社内 (56)参考文献 特開 昭57−164986(JP,A)
Claims (4)
- 【請求項1】イオンエネルギーを独立に制御できるドラ
イエッチング装置を用い、該装置の真空処理空間に、所
定電位のDCバイアスを境にデポジッションとエッチング
とを生起するエッチングガスを導入し、該所定電位より
高いDCバイアスと低いDCバイアスとを交互に印加して傾
斜部を形成するエッチング方法。 - 【請求項2】傾斜部が半導体ペレットのコンタクトホー
ルの壁面であることを特徴とする特許請求の範囲第1項
記載のエッチング方法。 - 【請求項3】プラズマ形成手段とDCバイアス印加手段と
が独立して制御でき、該DCバイアス印加手段にDCバイア
スの切換制御部が接続されてなるエッチング装置。 - 【請求項4】プラズマ形成手段がマイクロ波発生器と、
真空処理空間の周囲に配置された磁場発生コイルとから
なり、自己バイアス制御手段が高周波電源からなること
を特徴とする特許請求の範囲第3項記載のエッチング装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29270285A JPH0685396B2 (ja) | 1985-12-27 | 1985-12-27 | エツチング方法およびそれに用いる装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29270285A JPH0685396B2 (ja) | 1985-12-27 | 1985-12-27 | エツチング方法およびそれに用いる装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62154734A JPS62154734A (ja) | 1987-07-09 |
| JPH0685396B2 true JPH0685396B2 (ja) | 1994-10-26 |
Family
ID=17785196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29270285A Expired - Lifetime JPH0685396B2 (ja) | 1985-12-27 | 1985-12-27 | エツチング方法およびそれに用いる装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685396B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03184334A (ja) * | 1989-12-13 | 1991-08-12 | Mitsubishi Electric Corp | 多段リセスゲートfetの製造方法 |
| JPH08124907A (ja) * | 1994-10-25 | 1996-05-17 | Hiroshima Nippon Denki Kk | 半導体装置の製造方法 |
| JP2728010B2 (ja) * | 1995-03-15 | 1998-03-18 | 株式会社日立製作所 | プラズマ処理方法 |
| WO1999046810A1 (en) | 1998-03-12 | 1999-09-16 | Hitachi, Ltd. | Method for processing surface of sample |
| US6383938B2 (en) * | 1999-04-21 | 2002-05-07 | Alcatel | Method of anisotropic etching of substrates |
| KR100327346B1 (ko) * | 1999-07-20 | 2002-03-06 | 윤종용 | 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법 |
| DE10053780A1 (de) * | 2000-10-30 | 2002-05-16 | Infineon Technologies Ag | Verfahren zur Strukturierung einer Siliziumoxid-Schicht |
| JP2005175007A (ja) * | 2003-12-08 | 2005-06-30 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
1985
- 1985-12-27 JP JP29270285A patent/JPH0685396B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62154734A (ja) | 1987-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5213658A (en) | Plasma processing method | |
| US5246532A (en) | Plasma processing apparatus | |
| US5314575A (en) | Etching method and apparatus | |
| US5593539A (en) | Plasma source for etching | |
| EP0289131B1 (en) | Method of dry etching aluminum | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| US4786361A (en) | Dry etching process | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| JPH0685396B2 (ja) | エツチング方法およびそれに用いる装置 | |
| US20090068767A1 (en) | Tuning via facet with minimal rie lag | |
| CN117174583B (zh) | 半导体结构及其制备方法 | |
| US5509995A (en) | Process for anisotropically etching semiconductor material | |
| TW202404425A (zh) | 電漿處置系統 | |
| US5308740A (en) | Electrical measurement of sidewall angle | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| JPS60120525A (ja) | 反応性イオンエツチング方法 | |
| US5658440A (en) | Surface image transfer etching | |
| JP2917993B1 (ja) | ドライエッチング方法 | |
| JPH03109728A (ja) | 半導体装置の製造方法 | |
| Horiike | Emerging etching techniques | |
| JP3185477B2 (ja) | ドライエッチング装置 | |
| JPH0864585A (ja) | プラズマ発生加工方法およびその装置 | |
| KR100511929B1 (ko) | 반도체 장치의 콘택홀 형성방법_ | |
| KR100317310B1 (ko) | 반도체소자의콘택홀형성방법 | |
| CN1150327A (zh) | 等离子腐蚀设备和方法 |