JPS61214698A - 広帯域デイジタル信号を位相シフトなく通し接続する方法および装置 - Google Patents

広帯域デイジタル信号を位相シフトなく通し接続する方法および装置

Info

Publication number
JPS61214698A
JPS61214698A JP61053833A JP5383386A JPS61214698A JP S61214698 A JPS61214698 A JP S61214698A JP 61053833 A JP61053833 A JP 61053833A JP 5383386 A JP5383386 A JP 5383386A JP S61214698 A JPS61214698 A JP S61214698A
Authority
JP
Japan
Prior art keywords
network
switching
clock
wideband
elastic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61053833A
Other languages
English (en)
Inventor
ヴオルフガング・クリツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS61214698A publication Critical patent/JPS61214698A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H04J3/0629Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の関連する技術分野 本発明は、広帯域ディジタル信号を個別に再生する非同
期動作する空間分割多重スイッチングネットワークを備
えた同期広帯域通信網において広帯域ディジタル信号を
位相シフトなく通し接続する方法および装置に関する。
従来技術 将来の統合化された通信網においては、狭帯域ISDN
−(Integrated ServicesDigi
tal Network ) 2−ビスよりも高い帯域
幅を必要とする新たなサービスが予想されている。テレ
ビ電話は5 M Hzの帯域幅またはチャネルごとに数
メガビット/秒から数十メガビット/秒の伝送速度を必
要とする。この種の広帯域通信網の信頼できる動作のた
めには、同期のための手段が重要な役割をもっている。
網ノーP−同期の際は、到来した信号の同期を得るため
に該当の組節点(ノード〕における通し接続のだめの中
央網クロックが用いられる。ソース/シンク同期の場合
、網クロックに依存しないシンクのクロック同期を達成
するためにスタッフ方式を用いてソース基準クロックと
中央網クロックとの間の周波数差が例えばマルチプレッ
クス信号中のデルタ変調符号化補助信号としてタンクに
伝送される。
接続路ごとの同期では、ソースクロックが網を介してト
ランスペアレントに伝送されてシンクに達し、網ごとの
同期の際にソース用のクロックが網から供給される。広
帯域通信網においては、しばしば、最初の、加入者に近
い網ノードが広帯域および狭帯域伝送のために共通に利
用される。例えば光導波体−伝送区間の終点にある網ノ
ードは、マルチプレクサ/デマルチプレクサを備えてお
り、これらを介して広帯域スイッチングないし結合装置
への入力と、電話/データ(ISDN)スイッチングな
いし結合装置への入力と、分配網でのプログラム結合器
への入力とが形成されている。ノードに配置された制御
部を用いて、広帯域スイッチングないし結合装置電話/
データ(ISDN)スイッチングないし結合装置とプロ
グラム結合器とが制御される。この共通のノードから、
広帯域網および狭帯域網において各ディジタル信号が別
々に伝送される。広帯域スイッチングないし結合装置に
おいて通し接続するために、多くは空間分割多重スイッ
チングネットワークが、また、電話/データ(ISDN
)スイッチングないし結合装置のためには多くは時分割
多重スイッチングネットワークが用いられる。このノー
ドの同期のために標準周波数−分配網を介してこれらに
中央網クロックが供給される。雑誌「フレクエンツ」3
9(1)85)、第1号、第20〜25頁に、広帯域通
信網のためのシステムアーキテクチャと広帯域スイッチ
ングないし結合装置(広帯域スイッチングネットワーク
)の構造とが説明されている。その説明によれば、狭帯
域スイッチングネットワーク(電話/データ(ISDN
)スイッチングないし結合装置〕では交換のために用い
られている時分割多重方法が140Mbit/Sまでの
広帯域信号に対しては将来的には有効に利用できな(な
る。なぜなら、フレームおよびクロック位相同期のため
のコストが採算に合わないからである。従って広帯域ス
イッチングネットワークは差当り空間分割多重として構
成される。上記文献の第24頁に、非同期動作する空間
分割多重スイッチングネットワークの構成が記載されて
いる。
今日の技術水準(例えば「エレクトリッシェスーナハリ
ヒテンベーゼン」第58巻、第4号、1)84年、第4
50−452号参照)では、広帯域スイッチングネット
ワークとして空間多重スイッチングネットワークのみ念
頭におかれている。時分割多重スイッチングネットワー
クでは中央ノードクロック(局内クロック)を用いた同
期動作を必要とするのに対して、空間分割多重スイッチ
ングネットワークでは原則的に同期動作か非同期動作の
うちのいずれかを選択することができる。同期動作は、
ノードクロックが既存の標準周波数−分配網から導出さ
れるクロック同期広帯域通信網に関しては容易である。
しかしスイッチングネットワークの通し接続の際に信号
を共通にクロック制御する同期動作は問題が多い。とい
うのは高いビットレートのとき、空間的に広がった(多
段の〕スイッチングネットワークにおいて中央網クロッ
クを位相誤りなく供給するには高価な調整手段が必要だ
からである6上記の雑誌「フレクエンツ」39(1)8
5)、第1号、第24頁に、これに関して次のように説
明されている。即ち、スイッチングネットワーク構成の
広がりの規模の故に、また広帯域信号の高いビットレー
ト故に、信号を1つの中心クロックにより任意の場所で
僅かなコストで再生することは不可能であり、従って、
“タイミング情報を含む“伝送符号形式によりスイッチ
ング坏ットワークの通し接続を行う際に信号を再生する
ために、個々にクロック制御を行う非同期動作で空間分
割多重スイッチングネットワークが用いられる。′クロ
ック・ξルスを含む゛ライン符号として5B−68符号
が用いられ、伝送符号としてCCITT勧告のCMI(
Coded Mark Inversion ) イン
fi−−y:r−−ス符号を用いてもよい。空間分割多
重スイッチングネットワークの非同期動作は確かに伝送
時間変動に関する許容度が比較的高いという利点を有す
るが、スイッチングネットワーク構成要素が、1つの接
続路を通し接続してから、はじめて後続のすべての同じ
ハイアラーキのクロック再生器を新たなりロックに同期
しなければならないという欠点を有する。
複数のディジタル線路を1つのディジタルマルチプレク
サにおいて1つにまとめるべきとき、このために、スタ
ッフ方式で動作する非同期マルチプレクサが用いられる
(エヌ・ティー・ゼy ト(ntz) 、第38巻、(
1)85)、第3号、第140〜144頁参照)。
時分割多重交換局において、同期データ網から到来した
データ信号は、そのデータのステップ速度により決めら
れるクロックを用いて時分割多重交換局において転送さ
れ、時分割多重交換局におけるデータ信号の通し接続後
に相応のより高いクロックで更に伝送される。時分割多
重交換局とデータ線路との間のインターフェースでは、
種々異なる、時分割多重交換局のクロック源にとってプ
レジオクロナスなりロックから成る複数のクロックが集
まるので、クロック整合を行なうべきである。ドイツ連
邦共和国特許出願公告第2420437号公報から、そ
のようなプレジオクロナス信号のクロック整合のだめの
方法が公知である。そこでは到来したデータ信号が受信
側に設けられた受信回路を用いて時分割多重交換局のク
ロックに位相整合される。時分割多重交換局の出力側で
は、基本伝送(遅延)時間分ずらされていて入力側クロ
ックと周波数が同じクロックを用いて、送出すべきデー
タが新たに時分割多重交換局のタイミング・ぞター/に
位相同期されて更に伝送される。
発明が解決しようとする問題点 本発明の課題は、クロック同期広帯域通信網において非
同期動作空間分割多重スイッチングネットワークを用い
て広帯域ディジタル信号を高価なスタッフ同期方式を用
いずとも位相シフトなく通し接続することにある。
問題点を解決するための手段 この課題は、広帯域ディジタル信号を個別に再生する非
同期空間分割多重スイッチングネットワークを備えた同
期広帯域通信網において、再生された広帯域ディジタル
信号をエラスティックメモリに供給し、その際読み込み
を再生されたクロックを用いて行い、かつ読み出しは中
央網クロックを用いて行い、さらに広帯域ディジタル信
号が欠落した場合、別の広帯域の網同期された信号への
切換えを行うことにより解決される。
さらにこの方法を実施するための装置は、本発明によれ
ば上記の同期広帯域通信網において、スイッチングネッ
トワーク出力側に設けられたクロック再生回路の各々に
1つのエラスティックメモリが接続されており、該エラ
スティックメモリの出力側が切換スイッチに接続されて
おり、該切換スイッチがスイッチングネットワーク制御
部の制御命令に基づいて発生器に切換えられ、中央網ク
ロックが発生器にもノ々ソファメモリにも供給されるよ
うに構成することによって実現される。
雑誌「フレクエンツJ38(1)84)、9、第217
〜223頁、殊に第122頁左欄から、自由に使用でき
る時間にディジタル線路に予備信号を挿入することは公
知である。しかし位相シフトのない切換についての示唆
はここからは得られない。
実施例 次に本発明の実施例を図面を用いて詳細に説明する。
第、1図はスイッチングネットワーク出力側に配置され
る回路装置を示す。第1図に示されたノーPにおいては
、ノーrの秩序正しい動作のために必要な装置は(本発
明の方法には直接関与せず)図示されていない。高いビ
ットレートで位相の合ったクロック供給を行うこと、殊
に膨大な数のリンク回線ZLを有する大きなスイッチン
グネットワークSNにおいて高いビットレートで位相の
合ったクロック供給を行うのを避けるため、スイッチン
グネットワークSNが非同期動作空間分割多重スイッチ
ングネットワークとして構成されている。第1図に示す
ように、各段の出力側で信号再生するため忙、個別のク
ロック導出を行なう再生装置ZRGが設けられている。
本発明の方法では広帯域ディジタル信号DSを中央網ク
ロックにクロック整合するのは、同期動作する空間分割
多重スイッチングネットワークのように入力側で行うの
ではなく、非同期動作する空間分割多重スイッチングネ
ットワークSNの出力側で行う。空間分割多重スイッチ
ングネットワークSNの出力線路に設けられた装置(エ
ラスチックメモリP1および切換スイッチS1)は、ス
イッチ状態が“通し接続“または“通し接続されず“の
いずれであるかに関係なく、網クロッ・り同期された信
号を位相シフトなく伝送するためのものである。
クロックを伝送する線路は、第1図において破線で示さ
れており、制御線路は太い矢印線路で示されている。
スイッチングネットワーク出力側KAに設けられたクロ
ック再生回路ZRGの各々に1つのエラスティックメモ
リP1が接続されている。
エラスティックメモリでは広帯域ディジタル信号DSが
スイッチングネットワークにおいて通し接続された有効
信号(広帯域ディジタル信号)の個々の再生されたクロ
ックで読み込まれ、かつ中央網クロックTで読み出され
る。切換スイッチS1を用いてスイッチ状態“通し接続
されず゛の間に、有効信号から1つの中央クロック制御
された休止信号に位相同期切換えを行なうことができる
。なおこの休止信号は発生器Gから発生されるものであ
る。この切換はスイッチングネットワーク制御部KST
の制御命令にもとづ(・て行なわれる。図示の実施例で
は、発生器Gがメモリとして構成されており、記憶内容
がエラスティックメモリP1に供給される中央網クロッ
クTでもってサイクリックに読み出される。
スイッチングネットワークの段が線路部分のように扱わ
れ、かつ個々のクロック再生が相応の信号再生器で行な
われるので、エラスティックメモリP1は、入力線路上
の他に付加的にスイッチングネットワークSN中でも累
積される“ワンプを補償する役割ももっているので、入
力側にこのための・々ソファメモリを設ける必要がない
。(なお“ワンプ Wander“とはゆっくりとした
位相変動のことであり、例えばディジタル線路や空間分
割多重スイッチングネットワーク中の回路素子の温度変
動に起因する。)これにより、スイッチングネットワー
クSN自体に生ずるジッタや“ワンプ′も補償すること
ができる。“ワンプによるシフトは非常にゆっくりとし
か行なわれないので、エラステイツクメモリPIKとっ
て小さな記憶量である場合にも、スリップ(2値信号の
1つまたは複数の連続するビットの欠落または挿入)を
、接続の最初の期間の間、避けることができる。このた
めにエラスティックメモリP1の読み出しポインタが接
続開始時に常に、中間(ないし平均)占有(充填)度に
相応して設定される。
第2図には、ディジタル線路o、1.o2・・曲に対す
る本発明の方法を用いた予備路切換が示されている。そ
のようなディジタル線路は市内交換局と中継交換局の間
または2つの中継交換局間に設けられている。並列に延
在する各ディジタル線路D1.D2の線路終端にはエラ
スティックメモリP2が設けられており、エラスティッ
クメモリP2の入力側は線路終端に設けられた再生器Z
RGに接続されており、かつその出力側は切換スイッチ
S2に接続されている。
切換スイッチS2およびS3を用いて交換装置からの制
御命令に基づいてディジタル線路D1およびD2間の切
換が行なわれる。
発明の効果 本発明の方法により、非同期動作する空間分割多重スイ
ッチングネットワークSNを備えた同期広帯域通信網を
構成することができ、かつ広帯域ディジタル信号DSを
位相シフトなく通し接続することができる。
本発明の方法は、ノードにおいて非同期動作の空間分割
多重スイッチングネットワークを用いることができるク
ロック同期通信網を構成することができるという利点を
有する。中央網クロックに広帯域ディジタル信号をクロ
ック整合するのを、時分割多重スイッチングネットワー
クのように入力側で行なうのでなく、空間分割多重スイ
ッチングネットワークの出力側で行なう。さらに本発明
の方法は非同期マルチプレクサ(スタッフ用マルチプレ
クサとも称されている)の代りに同期マルチプレクサを
用いることができるという利点を有する。広帯域ディジ
タル信号のエラーの際に広帯域、網同期信号に切換える
ことにより、ディジタル線路には常にクロック情報が伝
送される。
特許請求の範囲第2項記載の本発明の装置は、エラステ
ィックメモリが“ワンプの補償をする役割ももっている
ので、空間分割多重スイッチングネットワークの入力側
に設けられたバッファメモリがワンプな補償する必要が
ないという利点を有する。/?ソファメモリは、供給さ
れた中央網クロックと到来した信号のクロックとの間の
伝送時間変動を補償するように定められて〜・なければ
ならない。′ワンプの大きさは、最も都合の悪い、最も
上の網ハイアラーキのノー1間の接続の場合、約3・・
・・・・牛と見積もられる。これを完全に吸収するため
には、バッファ長を“ワンプの2倍の値にしなければな
らず、これは140 M bit/s  のビットレー
トの場合、約100oビツトの記憶量になる。エラステ
ィックメモリを接続開始時に平均ないし中間の占有(充
填)度に設定すると、著しく僅かな容量のメモリを用い
ることができる。なぜなら“ワンプによるシフトが接続
形成中に非常にゆつくりとしか行なわれないからである
特許請求の範囲第3項記載の回路装置は、1つのディジ
タル線路の故障時に位相シフトなく予備線路への切換を
行うことができるという利点を有する。
【図面の簡単な説明】
第1図はスイッチングネットワーク出力側に設けられた
回路装置のブロック回路図、第2図は本発明の方法を用
いた予備路切換の説明に供するブロック回路図である。 PL、P2・・・エラスティックメモリ、■・・・中央
網クロック、DS・・・広帯域ディジタル信号、KA・
・・スイッチングネットワーク出力側、ZRG・・・ク
ロック再生回路、KCT・・・スイッチングネットワー
ク制御部

Claims (1)

  1. 【特許請求の範囲】 1、広帯域ディジタル信号を個別に再生する非同期動作
    する空間分割多重スイツチングネツトワークを備えた同
    期広帯域通信網において広帯域ディジタル信号を位相シ
    フトなく通し接続する方法において、再生された広帯域
    ディジタル信号(DS)をエラステイツクメモリ(P1
    、P2)に供給し、その際読み込みを再生されたクロツ
    クを用いて行い、かつ読み出しは中央網クロツク(T)
    を用いて行い、さらに広帯域ディジタル信号(DS)が
    欠落した場合、別の広帯域の網同期された信号への切換
    えを行うことを特徴とする、広帯域ディジタル信号を位
    相シフトなく通し接続する方法。 2、スイツチングネツトワーク出力側(KA)に設けら
    れたクロツク再生回路(ZRG)の各々に1つのエラス
    テイツクメモリ(P1)が接続されており、該エラステ
    イツクメモリ(P1)の出力側が切換スイツチ(S1)
    に接続されており、該切換スイツチがスイツチングネツ
    トワーク制御部(KST)の制御命令に基づいて発生器
    (G)に切換えられ、中央網クロツク(T)が発生器(
    G)にもバツフアメモリ(P1)にも供給されることを
    特徴とする、広帯域ディジタル信号を個別に再生する非
    同期動作する空間分割多重スイツチングネツトワークを
    備えた同期広帯域通信網において広帯域ディジタル信号
    を位相シフトなく通し接続する装置。 3、市内交換局と中継交換局の間、または2つの中継交
    換局間に設けられた並列に延在するディジタル線路(D
    1、D2)中にエラステイツクメモリ(P2)が設けら
    れており、該エラステイツクメモリの入力側が線路終端
    に設けられたクロツク再生回路(ZRG)に接続されて
    おり、前記エラステイツクメモリの出力側が切換スイツ
    チ(S2)に接続されており、該切換スイツチは交換装
    置の制御命令に基づいてディジタル線路(D1、D2)
    間の切換を行う特許請求の範囲第2項記載の装置。
JP61053833A 1985-03-16 1986-03-13 広帯域デイジタル信号を位相シフトなく通し接続する方法および装置 Pending JPS61214698A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19853509511 DE3509511A1 (de) 1985-03-16 1985-03-16 Verfahren und schaltungsanordnung zur phasensprungfreien durchschaltung von breitbandigen digitalsignalen in einem synchronen breitbandkommunikationsnetz
DE3509511.3 1985-03-16

Publications (1)

Publication Number Publication Date
JPS61214698A true JPS61214698A (ja) 1986-09-24

Family

ID=6265414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61053833A Pending JPS61214698A (ja) 1985-03-16 1986-03-13 広帯域デイジタル信号を位相シフトなく通し接続する方法および装置

Country Status (5)

Country Link
US (1) US4769809A (ja)
EP (1) EP0195478B1 (ja)
JP (1) JPS61214698A (ja)
CA (1) CA1253603A (ja)
DE (2) DE3509511A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013054748A (ja) * 2011-09-02 2013-03-21 Apple Inc オーディオインターフェイス用のゼロ遅延のスレーブモード送信

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885233B2 (en) * 2002-05-02 2005-04-26 Intel Corporation Altering operating frequency and voltage set point of a circuit in response to the operating temperature and instantaneous operating voltage of the circuit
US6809606B2 (en) * 2002-05-02 2004-10-26 Intel Corporation Voltage ID based frequency control for clock generating circuit
US6985041B2 (en) * 2002-05-02 2006-01-10 Intel Corporation Clock generating circuit and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3134962A (en) * 1959-06-08 1964-05-26 Bell Telephone Labor Inc Serial buffer
CH497089A (de) * 1968-07-26 1970-09-30 Autophon Ag Anlage zur Übermittlung von kontinuierlichen Signalen
US3628149A (en) * 1968-12-19 1971-12-14 Bell Telephone Labor Inc Diversity switch for digital transmission
DE2148994C2 (de) * 1971-09-30 1973-09-27 Siemens Ag, 1000 Berlin U. 8000 Muenchen Verfahren zur Vermittlung von PCM Si gnalen eines PCM Zeitmultiplex Fernmeldenetzes
FR2295650A2 (fr) * 1972-01-13 1976-07-16 Siemens Ag Systeme pour la transmission d'informations
DE2420437B2 (de) * 1974-04-26 1978-02-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zur datenuebertragung in einem plesiochronen netz
FR2281686A1 (fr) * 1974-08-05 1976-03-05 France Etat Reseau de transmission numerique a phases de trames emises independantes
US4234956A (en) * 1978-10-11 1980-11-18 The General Electric Company Limited Digital relay systems
IT1160041B (it) * 1978-11-06 1987-03-04 Sits Soc It Telecom Siemens Memoria elastica per demultiplatore sincrono di particolare applicazione nei sistemi di trasmissione a divisione di tempo
US4270203A (en) * 1978-11-13 1981-05-26 Arthur A. Collins, Inc. Timing adjustment circuit for digital switching
US4477895A (en) * 1980-05-02 1984-10-16 Harris Corporation Synchronized protection switching arrangement
US4323790A (en) * 1980-06-05 1982-04-06 International Telephone And Telegraph Corporation Elastic storage and synchronization control apparatus for use in a telephone switching system
US4395772A (en) * 1981-04-30 1983-07-26 Bell Telephone Laboratories, Incorporated Line protection switch controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013054748A (ja) * 2011-09-02 2013-03-21 Apple Inc オーディオインターフェイス用のゼロ遅延のスレーブモード送信

Also Published As

Publication number Publication date
EP0195478A3 (en) 1988-08-31
DE3685763D1 (de) 1992-07-30
EP0195478A2 (de) 1986-09-24
CA1253603A (en) 1989-05-02
US4769809A (en) 1988-09-06
DE3509511A1 (de) 1986-09-18
EP0195478B1 (de) 1992-06-24

Similar Documents

Publication Publication Date Title
US4716561A (en) Digital transmission including add/drop module
EP0229365A1 (en) Method and apparatus for establishing a wideband communication facility through a communications network having narrow bandwidth channels
JPH04261239A (ja) デジタルtdmデータストリームをポインタ処理する方法およびシステム
EP0453129B1 (en) High-speed time-division switching system
JP3011128B2 (ja) Aalタイプ1伝送におけるクロック情報転送方式
JPH06269030A (ja) 加入者系ディジタル伝送装置
US4804956A (en) Rearrangeable digital signal space division switching system
CN1051187C (zh) 同步数字系列数据传输系统
US4661966A (en) Method and apparatus for adjusting transmission rates in data channels for use in switching systems
US5146453A (en) Circuit configuration for clock-controlled time division multiplex telecommunications switching installations
JPS6410159B2 (ja)
JP3656140B2 (ja) Sdhデータ伝送システムのリタイミング構造
US6438143B1 (en) Image packet communications system
US4905228A (en) Digital transmission channel framing
JP3131863B2 (ja) データ速度変換装置
EP0796548A2 (en) Non-blocking switching network
US4769809A (en) Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network
JP3009745B2 (ja) 信号情報のチャンネル同期交換の方法
US5477533A (en) Burst transfer device and burst transfer system
JPS61290829A (ja) 高次デイジタル伝送システム
RU2180992C2 (ru) Переключатель с однобитовым разрешением
JP3282707B2 (ja) クロスコネクト回路およびこれを用いた端局装置
JP3679214B2 (ja) 冗長構成システムにおける伝搬位相差吸収方法及び装置
JPH04286436A (ja) 独立同期型マルチメディアlanのノード装置
EP0220808A2 (en) Multiplexer for digital signals