JPH0685529B2 - デ−タ伝送方法および装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は環状伝送路を用いたデータ伝送方法及び装置に
係り、特に計算機システム間の高速な同報通信を行うの
に好適なデータ伝送方法及び装置に関する。

〔従来の技術〕

従来のループ伝送システムは、特開昭57-81746号に記載
のように、送信メツセージがループ伝送路上で衝突しな
いようにするために、データ送信用送信権を確保するた
めのフレーム情報を伝送路上に周回させ、これを獲得し
たデータ伝送装置がデータを送信するというトークンパ
ツシング方式が主流であつた。この方式によれば、ある
特定のデータ伝送装置の送信頻度が高い場合、他のデー
タ伝送装置の送信頻度が低くなつたり、また一定周期で
データを送信しようとする場合にはその周期が乱れると
いう欠点があつた。

〔発明が解決しようとする問題点〕

上記従来技術は、送信要求の頻度の差がデータの送信周
期の乱れになつて現れるため、一定の周期でデータを伝
送しようとするサイクリツク通信のような場合には不適
当であつた。また短い転送周期を必要とする分野には適
さないという問題もあつた。

本発明の目的は、転送周期が一定で、かつ1ms程度の短
い時間で転送しうるサイクリツク通信に好適なデータ伝
送方法及び装置を提供することにある。

〔問題点を解決するための手段〕

上記の目的は、各データ伝送装置を接続する環状の伝送
路にフレームと呼ぶ一定長のデータを巡回させ、このフ
レームの中の各データ伝送装置に専用に割当てたタイム
スロツトというデータ送信領域を設け、このタイムスロ
ツトを介して各データ伝送装置がデータの交換をするこ
とにより、周期性の確保された安定なサイクリツク通信
が達成できる。

〔作用〕

本発明における伝送路上を巡回するフレームには、フレ
ームをユニークに区別するための識別子としてフレーム
番号を付し、タイムスロツトを区別するための手段とし
ては、フレームの先頭からの順番を計数する手段をとる
ことにより、タイムスロツトを各データ伝送装置に専用
に割付けることができ、タイムスロツトの巡回周期に合
致したサイクリツク通信が可能となる。

〔実施例〕

以下、本発明の実施例について詳細に説明する。第２図
は、本発明のデータ伝送装置を適用したデータ伝送シス
テムの全体構成を示す図であり、データ伝送装置51が伝
送路50により環状に接続されている。伝送路50とデータ
伝送装置51は受信装置13,送信装置14により接続され
る。伝送路50は、光フアイバ，ツイストペア線などの使
用が可能である。データ伝送装置51には演算装置52,入
出力装置53が接続され、これらの取扱うデータがデータ
伝送システムを介して相互に交信される。

第１図は、本発明に係るデータ伝送装置51の詳細な構成
図である。以下、本装置の構成について説明する。第１
図において伝送路50からの入力信号30は受信装置13を介
してデータ伝送装置51の内部に取込まれる。取込まれた
入力信号31はタイミング生成回路12とシフトレジスタ11
に加えられる。タイミング生成回路12は入力信号30のデ
ータに同期したクロツク信号を生成する回路で、位相制
御発振器（Phase Locked Oscillator;PLOと略す）と呼
ぶ公知の技術にもとづき構成したものである。タイミン
グ生成回路12の出力はシフトレジスタクロツク信号44,
基本クロツク信号29となり、シフトレジスタ11や分周カ
ウンタ5,メモリ制御回路6,送信制御回路９に加えられ
る。シフトレジスタ11の並列出力信号23は、比較回路2
A,2B,受信識別子レジスタ4,記憶回路１に加えられる。
また、シフトレジスタ11の直列出力信号32は送信装置14
を介して、伝送路50への出力信号33となる。シフトレジ
スタ11への並列入力信号24は、セレクタ10の出力が、ま
たロードタイミング信号40には、送信制御回路９の出力
がそれぞれ加えられる。同期信号設定回路７は、同期信
号のパターンデータ34を並列信号の形で比較器2Aに加え
る。この比較器2Aは、同期パターン検出信号28を出力
し、分周カウンタ５にプリセツト信号として加えられ
る。分周カウンタ５の出力信号38は、受信識別子レジス
タ４の出力信号39とともにワードアドレス信号20となつ
て記憶装置1,メモリ制御回路6,比較回路2C,送信制御回
路9,識別子生成制御回路16に加えられる。書込アドレス
設定回路３は、このデータ伝送装置が送信することので
きるフレームの識別子を設定する回路であり、設定値21
は比較回路2Cに加えられ、ワードアドレス信号20と比較
される。この比較回路2Cは、書込制御信号22を出力し、
記憶装置１のリードライト制御、メモリ制御回路6,セレ
クタ10に加えられる。記憶装置１の読出しデータ26は、
セレクタ10の一方の入力信号に、また識別子生成回路８
の出力信号25は、他方の入力に加えられる。制御ステー
シヨン設定回路15は、当該データ伝送装置が制御ステー
シヨンであるかどうかを設定する回路で、設定値41は、
送信制御回路９に加えられる。記憶装置１に対して、第
２図で示した演算装置52,入出力装置53がアクセスする
経路は、データ信号35,アドレス信号36である。

次に第１図の装置の動作を、第３図，第４図，第５図を
併用しながら説明する。先ず伝送路50から本装置に加え
られる信号のフオーマツトを第３図に示す。伝送路を巡
回する信号はフレームという集合体であり、第３図
（ａ）のようにフレームヘツダ（FHと略す）とデータ部
分より成る。フレームヘツダFHは、同図（ｂ）のように
同期信号（SYNと略す）、フレーム番号（FNと略す）を
含んだビツト列であり、本実施例では、SYN,FNとも16ビ
ツトの信号である。FHのSYN,FN以外の部分は、必要に応
じてデータを入れることが出来る領域として確保してあ
る。SYNは、フレームの先頭を識別できるように同期パ
ターンを形成するビツト列で構成される。フレーム番号
FNは、フレームを区別するための識別子であり、本実施
例では０から65535までの16ビツトのバイナリ信号で表
示している。

第３図（ａ）のフレームのデータ部分は、演算装置や入
出力装置がやりとりするデータを入れる領域であり、本
実施例では、TS0からTS14までの15個のタイムスロツト
から成り、各タイムスロツトは同図（ｃ）のようにWD0
からWD15までの16個のワードデータで構成している。こ
の構成によれば、１フレーム当り16ワード×16タイムス
ロツトで、256ワードのデータが伝送できる。

次に第４図のタイムチヤートを併用しながら、本発明の
データ伝送装置の受信動作，送信動作を説明する。

伝送路から受信したフレーム信号は、タイミング生成回
路12の図示せぬ位相制御発振器によつてビツト列に同期
したシフトレジスタクロツク信号44,基本クロツク信号2
9を生成する。シフトレジスタ11はそのクロツク信号44
によつて、フレームのデータを１ビツトずつ取込み記憶
してゆく。このシフトレジスタ11は、第５図のような構
成のもので、インバータ150,セツトリセツトフリツプフ
ロツプ151,ナンドゲート152から構成されている。この
シフトレジスタでは、直列に入力したフレーム信号31
は、並列出力信号23によつて直列並列変換が行われる仕
組になつている。フレームの先頭が入力されてくると、
シフトレジスタ11の並列出力信号23と、同期パターンSY
Nの設定値34を比較回路2Aにより比較し一致しているか
どうか検査する。SYNのパターンと一致すると、第４図
タイムチヤートの信号番号28を示すように、同期パター
ン検出信号28を出力し、これを分周カウンタ５に加えプ
リセツトする。この分周カウンタ５は、基本クロツク信
号29により計数され、フレームの構成に同期した出力信
号38を生成する。一方フレームがさらに入力されてくる
と、シフトレジスタ11の並列出力信号23にフレーム番号
FNが現れる瞬間があり、このタイミングに合わせて、分
周カウンタ５は、信号37を受信識別子レジスタ４のクロ
ツクに加え、FNを記憶する。記憶したFNは、レジスタ４
の出力信号39に得られ、分周カウンタ５の出力信号38と
一緒になり、フレーム中のタイムチヤートを区別しうる
ユニークなコードを与える信号20となる。この信号によ
れば、異つたフレーム間では、フレーム番号FNが異つた
フレーム間では、フレーム番号FNが異ること、フレーム
内のタイムスロツト，ワードについては、分周カウンタ
５の出力が異ること、の２つの効果により、フレーム内
のデータを区別できる。この信号を記憶装置１のアドレ
ス信号として用いることにより、フレーム内のワードデ
ータと記憶装置１内のワードデータとを１対１に固定的
に対応付けることができる。今、受信識別子レジスタ４
の出力信号39を含んだワードアドレス信号20と、書込ア
ドレス設定回路３にて設定した値が比較回路2Cにより比
較した結果一致した場合には、第４図タイムチヤートの
信号番号22のように、この例ではTS0の範囲で１とな
り、他の範囲では０となる。この信号が１となつた時
は、記憶装置１の信号20で指定されたアドレスのデータ
を読出し信号26から取出し、セレクタ10を信号22によ
り、信号26が信号24に出るように切替え、シフトレジス
タ11の並列入力信号に加える。これと同時に、第４図タ
イムチヤートの信号番号40のＡという信号をシフトレジ
スタ11のロードタイミング信号40として加え、記憶装置
１の出力信号26をタイムスロツト内のワードに埋込む。
次に信号22が０の範囲では、記憶装置１は、信号22によ
り書込モードに設定され、シフトレジスタ並列出力信号
23から、ワードアドレス信号20で指定された領域に、記
憶装置書込信号43を第４図タイムチヤートの信号番号の
Ｂのように加えられ、タイムスロツト内のワードデータ
が書込まれる。このようにして、他のデータ伝送装置が
送出したタイムスロツト内のデータを自局内の記憶装置
１に取込むことができる。このようにして、該データ伝
送装置に接続されている演算装置、入出力装置は、デー
タ信号35,アドレスおよび制御信号36により記憶装置１
をアクセスし、他のデータ伝送装置下の演算装置、入出
力装置と交信ができる。

次に制御ステーシヨンが行う識別子の更新動作を説明す
る。

識別子は、16ビツトのデータを０から65535までひとつ
ずつ更新した番号とする。したがつて識別子生成回路８
は、一般に知られている16ビツトのカウンタで構成す
る。カウンタの出力25は、セレクタ10の切替信号22によ
り、シフトレジスタ11の中にフレーム番号FNがそろつた
タイミングすなわち第４図タイムチヤートの信号番号40
のＡに相当するタイミングで、シフトレジスタロードタ
イミング40により、FNに書込まれる。書込んだカウンタ
の値は、カウントアツプ信号27が来るまでは保持され
る。フレームが伝送路を一巡して再び発信元ステーシヨ
ンに戻つてきた時には、シフトレジスタ11の並列出力信
号23と、前回送出したFNのカウンタ値25とを比較回路２
で比較し、一致した場合には、カウントアツプ信号27
を、第４図タイムチヤートの信号番号27のようなタイミ
ングで識別子生成回路８のカウンタに加え、値を１だけ
更新し、その値を新たなフレーム番号として送出する。
このようにしてフレーム番号の更新が行われる。フレー
ム番号は、最大値65535まで達すると再び０に戻りカウ
ントアツプする。

この第１図の実施例によれば次の効果がある。

1.フレーム中のタイムスロツト内のデータと記憶装置の
データとをワード単位に一対一で固定的に対応させて割
当てることができるので、宛先アドレス，送信元アドレ
スなどを付与して伝送する必要がなく、伝送効率が向上
する。本実施例の場合では、１フレーム中にデータの占
める割合は15/16＝0.938すなわち93.8％であるが、トー
クンパツシングなどの方式で送信元のアドレスを１タイ
ムスロツト当り１ワード割当てたと考えると、（15/1
6）×（15/16）＝0.879 87.9％となり低下する。

2.タイムスロツト方式のため、トークンパツシング方式
のように不確定な待時間が無くなるので、データの更新
周期が一定に保たれ、良好なサイクリツク通信が可能に
なる。

3.フレーム番号を、記憶装置をアクセスする場合のアド
レス信号の一部として利用できるので、回路構成が簡単
になる。

4.記憶装置を中立ちにして第一の装置とデータ伝送装置
が独立のタイミングで動作できるので、相互干渉による
無駄時間が少なくなり、処理性が向上する。

5.フレーム内のコードデータ毎に各データ伝送装置に割
当ることができるので、たとえば本実施例によればフレ
ーム長が125μＳの場合、転送周期は、125μＳをデータ
伝送装置の台数で割つた値程度まで短くすることができ
る。したがつて、４フレームすなわち125μＳ×４＝100
0μＳすなわち1mSを一周期とすることもでき、1mSから4
mSの短い周期を必要とする分野にも適用しうる。

本発明の応用例としては、伝送されるデータの信頼性を
向上させるために、タイムスロツト内のデータに対して
誤り検定用の冗長データを含めて伝送する方法がある。
誤り検定の方式としては、パリテイチエツク、反転２転
送チエツク、CRC方式など公知の方法が適用できる。

この応用例によれば、伝送データの信頼性が向上すると
いう効果がある。

〔発明の効果〕

本発明によれば、タイムスロツトと記憶装置との対応関
係を、フレームの識別子を用いて一対一に割当てできる
ので、アドレス情報の伝送が不要となり、高効率なデー
タ伝送が可能になるという効果がある。

また、本発明によれば、フレームが一定時間で巡回する
タイムスロツト方式を用いているため、一定周期でデー
タを更新するサイクリツク通信に適する。

また本発明によれば、ひとつのフレームの中を複数のデ
ータ伝送装置に割当るので、転送周期を短くとることが
できるという効果もある。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成図、第２図は、デー
タ伝送システムの構成図、第３図は、一実施例のフレー
ム構成図、第４図は、一実施例のタイムチヤート、第５
図は、シフトレジスタの構成図である。 １……記憶装置、２……比較回路、４……受信識別子レ
ジスタ、５……分周カウンタ、６……メモリ制御回路、
８……識別子生成回路、11……シフトレジスタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】データ伝送装置に、演算装置、入出力装置
   などの第一の装置が接続され、複数のデータ伝送装置が
   伝送路により環状に接続され、複数のデータ伝送装置の
   うちどれかひとつのデータ伝送装置が伝送システム全体
   の管理をする制御ステーシヨンとなり、制御ステーシヨ
   ンが隣接するひとつのデータ伝送装置の方向にフレーム
   と呼ぶデータを伝送する領域（以下タイムスロツトと呼
   ぶ）の集合体を送出し、下流の各データ伝送装置は受信
   したフレームのタイムスロツトからデータを読出し、ま
   たは、タイムスロツトへのデータの書込みを行い下流の
   データ伝送装置にフレームを送出するデータ伝送装置に
   おいて、制御ステーシヨンはフレームを区別するための
   識別子をフレーム内の定められた領域に付して送出する
   手段、この識別子はフレームが環状伝送路を一巡して再
   び制御ステーシヨンを通過する時、新しい識別子に更新
   する手段、フレーム内のタイムスロツトを前記の識別子
   を用いて識別する手段、データ伝送装置に接続した第一
   の装置が他のデータ伝送装置に接続された第一の装置と
   交信するデータを記憶しておく記憶装置、データ伝送装
   置に接続された第一の装置から、他データ伝送装置下の
   第一の装置に伝送するデータは、送信元の第一の装置
   が、記憶装置内の定められた領域にデータを書込み、こ
   の領域とフレーム内のタイムスロツトとを識別子により
   対応付ける手段、データ伝送装置が、この装置に属する
   第一の装置がデータを書込む記憶装置内の領域に対応し
   た識別子をもつフレームのタイムスロツトを受信する
   と、記憶装置内にあるデータ書込領域のデータを、その
   タイムスロツトに埋込む手段、他のデータ伝送装置下の
   第一の装置が書込んだデータに対応するタイムスロツト
   を受信したデータ伝送装置は、タイムスロツト内のデー
   タを記憶装置内にある他データ伝送装置に割当てた領域
   に書込む手段を有することを特徴とするデータ伝送装
   置。
2. 【請求項２】複数のデータ伝送装置が環状伝送路に接続
   されデータ伝送装置間で信号の交信を行うデータ伝送シ
   ステムにおけるデータ伝送方法において、 同期信号部とフレーム番号部とを有するフレームヘツダ
   部と、前記のデータ伝送装置に対応して設けられた複数
   のタイムスロツト部を有するデータ部とから構成される
   フレーム信号を前記の環状伝送路に巡回せしめ、 各データ伝送装置ではフレームヘツダ部を検出してデー
   タ部の情報であることを判断してデータを入力し、かつ
   自己に約束されたタイムスロツト部に自己の情報を書き
   込み、 さらに所定のデータ伝送装置ではフレーム信号の受信の
   度に前記フレーム信号のフレーム番号部の情報を書き換
   える ことを特徴とするデータ伝送方法。