JPH0411426A - シリアル伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は短い距離内に設置される複数のマイクロコンピ
ュータ間でデータ交換を行うためのシリアル伝送システ
ムに関する。

【従来技術】

従来、自動車における各種の制御システムは独立してお
り、各システム毎にマイクロコンピュータが使用されて
いる。しかし、資源の共用化や制御システムの統合化を
考えると、各制御システム間でデータの送受信を行うこ
とが必要となる。そして、各システム間のデータ伝送は
、配線量を少なくするという要請から、シリアル伝送が
望まれる。マイクロプロセッサ間のシリアル伝送には、
マイクロプロセッサの有するシリアル入出力機能を利用
する場合と専用のインタフェース回路を用いる場合があ
る。前者はＩＩＡＲＴ　（ｌｌｎｉｖｅｒｓａｌ　Ａｓ
ｙｎｃｈｒｏｎｏｕｓ　Ｒｅｃｅｉｖｅｒ　Ｔｒａｎｓ
ｍｉｔｔｅｒ）と呼ばれる非同期の双方向シリアル通信
が一般的である。後者はネットワークの形状としてルー
プタイプとバスタイブとスタータイブがある。

【発明が解決しようとする問題点】

１１ＡＲＴは基本的にはｌ：１の通信機能であるため、
複数のマイクロコンピュータ間でのデータ交換には適さ
ない。バスタイブのネットワークでは伝送路を光ファイ
バーにすることが困難である。したがって、自動車のよ
うに雑音の多い環境で使用する場合には高速通信ができ
ない。また、スタータイブのネットワークではスターの
中心ノードでの通信集中、通信負荷が大きく、小規模シ
ステム向きである。 上記問題点を解決するために成された簡単な構成で複数
のコンピュータ間のループタイプのデータ交換方式とし
て、本発明者は特開昭６３−１５７５４６号公報記載の
方式を発明した。 この方式は、シフトレジスタをリング状に配設してその
シフトレジスタで実質的に伝送路を形成すると共に、そ
のシフトレジスタを介してコンピュータと伝送路とのデ
ータの入出力を制御する方式である。 この方式では、各ノードで出力されるデータフレームが
衝突しないように、伝送路の空状態を検出する必要があ
る。即ち、シフトレジスタにデータフレームを新たに生
成できる空状態があるか否かを判定する必要がある。し
たがって、データフレーム長は１つのシフトレジスタの
桁数よりも短いことが要件であった。 一方、入力インタフェース回路のバードウェア量を小さ
くするためと通信遅延を短くするために１つのシフトレ
ジスタの桁数は少ない方が望ましく、そのため、データ
フレームを大きくすることが出来なかった。この結果、
データフレーム内に占める実質的な情報を含む通信デー
タの割合が少ないという問題があった。 本発明は、上記の問題点を解決するために成されたもの
であり、その目的とするところは、簡単な構成で複数の
コンピュータ間のデータの交換を容易に行うことであり
、特に、１つのシフトレジスタの桁数よりも１つのデー
タフレームのデータ長を長くすることを可能とすること
で、伝送効率を向上させることである。

【問題点を解決するための手段】

上記問題点を解決するための発明の構成は、第１図に示
すように、複数のコンピュータＡ１〜Ａｎ間のデータ伝
送システムであって、前記複数のコンピュータＡ１〜Ａ
ｎ間のデータ伝送を行うリング状に構成された伝送路Ｂ
と、前記伝送路Ｂと前記コンピュータＡ１〜Ａｎ間に配
設され、それらの間のデータの入出力を制御する入出力
インタフェース０１〜Ｃｎとから成り、前記入出力イン
タフェースＣＩ−Ｃｎに前記伝送路Ｂに対しシリアルデ
ータを入出力するシフトレジスタＦ１〜Ｆｎを設け、前
記各シフトレジスタＦ１〜Ｆｎを前記伝送路Ｂに直列に
挿入し、同期信号に同期して前記各シフトレジスタＦ１
〜Ｆｎの各ビラトラ順次シフトさせてデータを循環させ
るようにした伝送システムにおいて、 自己のシフトレジスタが所定の空状態にあるか否かを示
す状態信号を出力する状態信号出力手段と、上流側の入
力インタフェースのシフトレジスタが所定の空状態であ
ることを示す状態信号が入力され、且つ、自己のシフト
レジスタがデータの所定の空状態にある時に、データフ
レームを生成するデータ生成手段とを設けたことである
。

【作用】

自動車に設置されるシステムのようにコンピュータ間の
距離が短いシステムでは、伝送路Ｂにおけるデータの伝
搬遅延時間は無視できる。したがって、伝送路Ｂに直列
に挿入されたシフトレジスタＦ１〜Ｆｎが実質上の伝送
路となり、送信されるデータは、これらのシフトレジス
タＦ１〜Ｆｎに記憶され、一つの同期信号に同期してこ
れらのシフトレジスタＦ１〜Ｆｎ上を１ビツトずつシフ
トしながら循環する。データフレームの発生に際しては
、データフレームを発生する入出力インタフェースにお
ける自己のシフトレジスタが所定の空状態であるか否を
が判定される。また、入力された状態信号から上流の入
出力インタフェースのシフトレジスタが所定の空状態か
否かが判定される。ここで、両シフトレジスタにおける
所定の空状態とは、自己のシフトレジスタの下位（シフ
トレジスタの入力側）の空ビットと上流側のシフトレジ
スタの上位（シフトレジスタの出力側）の空ビットとの
和が１データフレームのデータ長よりも大きくなる状態
を意味する。 したがって、上記の２つの条件が成立すれば、自己のシ
フトレジスタにおいてデータフレームを生成しても、後
続のデータフレーム止の衝突を防止することができる。 このように、本発明では、上流側のインタフェースから
その上流側のシフトレジスタの所定の空状態を示す状態
信号を入力することで、上流側のシフトレジスタの空状
態が判定できる。よって、データフレーム長は各シフト
レジスタＦ１〜Ｆｎのビット長よりも長くしてもデータ
の衝突が生じないので、１データフレーム上に複数のデ
ータを乗せることが可能となり伝送効率（通信データ／
データフレーム）を向上させることができる。

【実施例】

以下、本発明を具体的な実施例に基づいて説明する。 （１）全体の構成 本実施例は、第２図に示すように、マイクロコンピュー
タを３台用い、それらの間のデータの送受信を可能とす
るものである。各マイクロコンピュータＡ１〜Ａ３は各
入出力インタフェース０１〜Ｃ３に接続されており、そ
れらの入出力インタフェース（以下「ノード」ともいう
）は、伝送路已に直列に挿入されて、リング状に伝送路
が形成されている。 マイクロコンピュータＡＩは車両全体の制御を司るもの
で、ダツシュボードの表示制御、ライト、ワイパー、エ
アコン、ラジオ等のスイッチ制御を行う。マイクロコン
ピュータＡ２はパワートレインの制御を行うもので、燃
料噴射制御、点火時期制御、スロットル開度制御等を行
う。マイクロコンピュータＡ３はシャーシ制御を行うも
のでサスペンションの制御、ブレーキ制御等を行う。 （２）データフレームの構成 データフレームは、第３図に示すように、スタートデー
タ部ＤＡとデータ識別データ部ＤＢとデータ部ＤＤとス
トップデータ部ＤＥとで構成されている。データ識別デ
ータ部ＤＢはフレーム識別データ部ＤＢＩとデータアド
レスデータ部ＤＢ２とで構成されている。データ識別デ
ータ部ＤＢとデータ部ＤＤは簡単な符号処理をしており
、ビットの中央で必ず”１″から”０”あるいは”０”
から１′の変化が起こるように構成されている。 スタートデータ部ＤＡは連続的に”０”が２ビット続く
構成としている。また、ストップデータ部ＤＥは連続的
に１ビツトの間″１”の構成である。 一方、伝送路にデータが存在しない時、即ち、データフ
レーム、状態信号が存在しないアイドル時には伝送路は
常にｌ”のレベルにある。この構成により容易にデータ
フレームのスタートを検出することができる。 データ識別データ部ＤＢとデータ部ＤＤを共に符号処理
をしていることにより、ビット中央の信号変化がクロッ
ク成分を有するため外部共通の同期信号を用いることな
く、各入出力インタフェース部の内部クロックと、信号
変化によるクロック成分とから同期信号を発生させ、１
ビツトづつシフトレジスタ上のデータフレームをシフト
させる。 フレーム識別データ部ＤＢＩはデータフレームを生成し
てデータを送信するノードのノードアドレスを示してい
る。データアドレスデータ部ＤＢ２は送受信する１組の
データを識別するためのものであり、１組のデータのア
ドレスを示している。 データ部ＤＤは送受信されるデータを構成しており、本
実施例では、ＤＤＩ−ＤＤ３の３個のデータが伝送され
る。３個のデータは各々８ビツトとしている。データ部
ＤＤの長さは、シフトレジスタの長さに依存し、状態信
号及びシフトレジスタ上のデータフレームの状態から確
認できる伝送路上の空きの長さより全データフレーム長
を短くしなければならないという制約を満たす範囲で変
えることができる。 （３）状態信号 状態信号は第４図に示すようにスタート信号ＳＡと空状
態信号ＳＢ♂ストップ信号ＳＥとで構成される。 スタート信号ＳＡは、　０′が１ビット間続き、ついで
２１′が１ビット間続く構成としている。 空状態信号ＳＢは連続的に′０”が続く構成である。ま
た、ストップ信号ＳＥはデータフレームのストップデー
タと同様に１ビット間ｍｌ′の信号である。 （４）入出力インタフェースの構成 容入出力インタフェースＣ１〜Ｃｎは第５図に示すよう
に構成されている。シフトレジスタ１３はデータフレー
ムのビット数の１／２より数ビット多く構成されている
。そのシフトレジスタ１３の入力側にはデコーダ１１が
接続され出力側にはエンコーダ２０が接続されている。 デコーダ１１は伝送路Ｂから入力されるデータフレーム
の符号化されたビットを復号し、エンコーダ２０はフレ
ームデータのビットを符号化する。 また、シフトレジスタ１３にはデータフレーム検出回路
１４が接続されており、そのデータフレーム検出回路１
４はスタートデータ部ＤＡを検出して、データフレーム
の先頭を検出する。データフレームの先頭が検出される
と、送受信制御回路２３にスタートデータ検出信号が出
力される。 また、シフトレジスタ１３には、データ識別データ受信
レジスタ１５が接続されている。そして、データ識別デ
ータ受信レジスタ１５は、データフレーム検出回路１４
から出力されるスタートデータ検出信号が入力された後
に入力される同期信号によりタイミングを計って送受信
制御回路２３から出力される制御信号に同期してシフト
レジスタ１３上に現れるフレーム識別データ部ＤＢＩと
データアドレスデータ部ＤＢ２のデータを入力する。 これらのフレーム識別データとデータアドレスデータは
、送受信制御回路２３に出力される。 また、シフトレジスタ１３には受信データレジスタ１６
が接続されており、受信データレジスタ１６は送受信制
御回路２３からの制御信号によりシフトレジスタ１３上
のデータ部ＤＤのデータを取り込む。データフレームの
受信時に、送受信制御回路２３はマイクロコンピュータ
Ａ１から送られた入出力インタフェースＣ１のノードア
ドレスと受信されたフレーム識別データの値とを比較し
、一致した場合にはデータフレームを消滅させるために
マルチプレクサ２２を介して伝送路Ｂに“工”を書込み
、さらに、状態信号発生回路１９がら空状態信号を発生
させる。また、入出力インタフェースＣ１のノードアド
レスと受信されたフレーム識別データの値とが一致しな
ければ、受信データレジスタ１６の、データ識別データ
受信レジスタ１５に入力されたデータアドレスデータに
対応するアドレスにデータ部ＤＤのデータが入力される
。 また、シフトレジスタ１３には送信データレジスタ１７
及びデータ識別データ送信レジスタ１８が接続されてい
る。送信データレジスタ１７はマイクロコンピュータＡ
１から出力される送信データを設定し、送受信制御回路
２３から出力される制御信号に同期してシフトレジスタ
１３にそのデータを出力する。データ識別データ送信レ
ジスタ１８はマイクロコンピュータＡ１から出力される
送信データのデータアドレスデータ及びフレーム識別デ
ータ（ノードアドレス）を設定し、送受信制御回路２３
から出力される制御信号に同期してそれをシフトレジス
タ１３に出力する。 送受信制御回路２３はデータフレームを受信あるいは送
信したあとシフトレジスタ上のデータフレームの状態を
同期信号をカウントすることによりモニタし、シフトレ
ジスタ１３が空状態となったか否かを検出する。シフト
レジスタ１３が空状態の時には状態信号発生回路１９が
ら空状態であることを示す状態信号が伝送路Ｂに出力さ
れる。 また、自己のシフトレジスタ１３の空状態及び状態信号
監視回路２４から前ノード（データ流の上流側）から出
力された状態信号の信号レベルによって、自己のシフト
レジスタからデータフレームを発生させてもデータフレ
ームが衝突することがないことが確認されると、送受信
制御回路２３はマルチプレクサ２２を制御し、スタート
データ発生回路２１から出力されるスタートデータＤＡ
を伝送路Ｂに出力する。次にノードアドレスの書込まれ
たフレーム識別データ及び送信するデータに対応するデ
ータのアドレスであるデータアドレスデータで構成され
たデータ識別データをデータ識別レジスタ１８からシフ
トレジスタ１３に書込み、送信データレジスタ１７に設
定されているデータをシフトレジスタ１３に書込む。 シフトレジスタ１３上のデータは同期信号により１ビツ
トずつシフトし、その同期信号によりシフトレジスタ１
３に対する入力又は出力のタイミングが制御される。そ
の同期信号は基本クロックを分周したクロックが用いら
れる。但し、この同期信号はデータフレームが入力して
いる時はデータフレームに含まれるクロック成分により
、クロック発生回路Ｉ２において位相が修正される。 方、出力のタイミングを制御する時には基本クロックを
分周した同期信号がそのまま用いられる。 尚、受信データレジスタ１６又は送信データレジスタ１
７を２ボ一トＲＡＭで構成することにより、シフトレジ
スタ１３に対する入出力とマイクロコンピュータＡ１に
対する入出力を並行に独立して行うことができる。 （５）データの送信 データの送信は全ての入出力インタフェースから可能で
ある。また全ての入出力インタフェースは同様の機能を
有するので第２図に図示する入出力インタフェースＣ１
に基づいて説明する。入出力インタフェースＣ１のノー
ドアドレスを「００１」とし、送信データが３個あり、
それらのデータアドレスデータをｒｏｏｏｏｌ」、　　
ｒｏｏｏｌｏＪ、ｒｏｏｏｌｌＪとする。送信に先立ち
マイクロコンピュータＡ１から送受信制御回路２３に対
し、インタフェースＣ１のノードアドレス「００１」が
与えられる。送受信制御回路２３はこのデータを受けて
、データ識別データ送信レジスタ１８にフレーム識別デ
ータｒ００１Ｊを書込む。 次に、マイクロコンピュータＡ１から送信データが送ら
れてくる。この時、データアドレスデータをそれぞれ、
ｒｏｏｏｏｌＪ、ｒｏ　００１０Ｊ、ｒｏｏｏｌｌ」と
する３個のデータｒｌ　Ｏ１０１１１Ｏ」、Ｉ”１１Ｑ
０１１００」、ｒｏｏｌｏｏｌｏｏＪが送られたとする
。これにより、データアドレスデータｒ００００１」、
ｒｏｏｏｌｏ」、ｒｏｏｏｌｌＪに対応するアドレスの
送信データレジスタ１７に、それぞれ、ｒｌｏｌｏｌｌ
ｌｏ」、ｒｌｌｏｏｌｌｏｏ」、ｒｏｏｌｏｏｌｏｏ」
が書き込まれる。 送受信制御回路２３は送信データレジスタ１７にデータ
が書き込まれたのを検出して、データ送信手順の実行に
移る。伝送路が空いているか否かを判定して、即ち、上
流側の入出力インタフェースＣ３から伝送路の空状態信
号が到着しており、前に来たデータフレームは既にシフ
トレジスタを通過していて、データフレームを発生して
もデータの衝突は起きないことを確認する。空いていれ
ば直ちにスタートデータをインタフェースＣ２に向けて
送出する。そしてスタートデータの直後に、フレーム識
別データ「００１」更にその後に３個のデータの代表の
データアドレスデータｒｏｏ。 Ｏｌ」、更に、その後に３個のデータＮ　０１０１１１
０Ｊ、ｒｌｌｏｏｌｌｏｏ」、ｒｏｏｌｏｏｌｏｏ」、
そして、最後のストップデータをシフトレジスタ１３上
に書き込んで次の入出力インタフェースＣ２に向けて送
出する。 入出力インタフェースから１つのテ°−タフレームが送
信されると、他の各入出力インタフェースから１つのデ
ータフレームの送信が可能な時間間隔を経た後に、次の
データの送信が実行可能となる。このようにして、マイ
クロコンピュータＡ１から、データ送信が指令されると
３個のデータを一組として、一定の時間間隔で、それら
のデータが順次入出力インタフェースＣ１から送信され
る。 そして、その空き時間に他の入出力インタフェースから
データの送信が可能となる。 （６）データの受信 入出力インタフェースＣ１にスタートデータが到着する
と、データフレーム検出回路１４によりフレームの先頭
が検出され、フレーム検出信号が送受信制御回路２３に
出力される。送受信制御回路２３はフレーム検出信号を
入力すると、所定数の同期信号をカウントした後フレー
ム識別データをシフトレジスタ１３から取り出せるタイ
ミングでデータ識別データ受信レジスタ１５に取り出す
。 送受信制御回路２３はデータ識別データレジスタ１５に
取り出されたフレーム識別データが入出力インタフェー
スＣ１のノードアドレスに等しいか否かを判定し、等し
い場合にはシフトレジスタ１３で受信されるデータフレ
ームは、その入出力インタフェースＣ１から送信された
データフレームであり、そのデータフレームがシリアル
伝送システムを一巡したことを意味している。したがっ
て、その場合にはそのデータフレームの先頭からデータ
フレーム長だけ「１」をシフトレジスタ１３に出力する
ことにより、そのデータフレームを消去すると共にシフ
トレジスタ上にデータフレームが存在しないことを示す
空状態信号を発生する。 一方、受信されたデータフレームのフレーム識別データ
が受信された入出力インタフェースのノードアドレスに
一致しない場合には、そのデータフレームは他の入出力
インタフェースから送信されたことを意味しており、デ
ータの取り込みが行われる。送受信制御回路２３はスタ
ートデータ入力後の同期信号によりタイミングを計り、
各続出しタイミングでシフトレジスタ１３から代表のデ
ータアドレスデータをデータ識別データ受信レジスタ１
５に読出し、３個のデータを受信データレジスタ１６に
読出す。３個のデータは受信データレジスタ１６に、デ
ータ識別データ受信レジスタ１５に取り込まれた代表の
データアドレスデータの示すアドレス及びそのアドレス
に続くアドレスに対応して記憶される。 本実施例では、データの読出は他の入出力インタフェー
スから送信されたデータは全て読出すようにしているが
、受信された入出力インタフェースに接続されているマ
イクロコンピュータで必要なデータのみを選択的に読出
すようにしてもよい。 尚、全てのデータを読出すように構成すると、送受信制
御回路２３の構成が簡単になると共に全ての入出力イン
タフェースの構成を同一構成とすることができる。 （７）伝送路の初期化 各入出力インタフェースのシフトレジスタ１３に記憶さ
れるデータは、リセット時に「１」に初期化される。こ
の初期化により、データフレームの誤った検出が防止さ
れる。 各入出力インタフェースで発生されたデータフレームは
フレーム識別データに基づき、各発生入出力インタフェ
ースでデータフレームを消滅させるが、ノイズ等により
このフレーム識別データがどの入出力インタフェースに
も属さない値になる場合がある。この時には、デーフレ
ームはいつまでも伝送路を周回することになる。この対
策止しては、ある期間毎に伝送路の初期化を行うか、マ
スタノードでこのようなデータフレームを監視し、存在
しないフレームアドレスを持つデータフレームを消滅さ
せる手段が必要である。 尚、第５図に示すシフトレジスタ１３に接続されている
データ識別データ受信レジスタ１５、受信データレジス
タ１６、送信データレジスタ１７、データ識別データ送
信レジスタ１８の位置関係は、シフトレジスタ１３上の
データの位置がスタートデータ検出後の同期信号のカウ
ント数により知ることが可能であるので、各レジスタに
対する入出力のタイミングを制御することにより可なり
自由に設定することができる。また、各レジスタとシフ
トレジスタ１３とのデータの入出力はパラレルデータ形
式で一度に行っても、シフトレジスタ１３の１つの桁か
らシリアルデータ形式で同期信号に同期して１ビツトず
つ行ってもよい。 また、第３図に示すデータフレームには受信データをチ
エツクするための検査ビットを設けていないが、何らか
の検査ビットを付加し受信時にデ−タのチエツクを行う
ことが望ましい。検査ビットはデータフレーム全体に１
ビツト付加するか、フレーム識別データ、データアドレ
スデータ、データ毎に１ビツト付加するようにすればよ
い。この場合には、第５図に示す入出力インタフェース
にパリティビット発生回路、パリティビットチエツク回
路が付加される。 以上、詳述したように、本発明によれば簡単な構成で伝
送路の空きを確認でき、データフレームの衝突の起きな
い伝送システムの構築が可能である。また、全ての入出
力インタフェースは同一に構成できるため、その入出力
インタフェースをマイクロコンピュータの入出力機能と
してマイクロコンピュータに内蔵することが可能となる
。更に、シフトレジスタの入力側に光電気変換素子を、
シフトレジスタの出力側に電気光変換素子を接続して伝
送路を光ファイバーとすることにより、維音に強い伝送
システム、特に自動車における信頼性の高い伝送システ
ムを構築することができる。

【発明の効果】

本発明はデータフレームを記憶できるシフトレジスタを
リング状に接続し、同期信号に同期してそのシフトレジ
スタ上のデータを１ビツトずつシフトさせながらデータ
を循環させ、各シフトレジスタに対しデータの入出力を
行ってデータのシリアル伝送を行っているので、複数の
コンピュータ間のデータ伝送が容易に行われる。 また、上流側のインタフェースから出力された状態信号
により、その上流側のシフトレジスタの所定の空状態を
検出することが可能である。したがって、自己のシフト
レジスタが所定の空状態にあることが検出され、状態信
号から上流側のシフトレジスタの所定の空状態が検出さ
れた時には、データフレームを後続のデータフレームと
衝突することなく、自己のシフトレジスタに出力するこ
とが可能となる。 この結果、シフトレジスタ段数を増加させるこさなく、
伝送効率（通信データ／データフレーム）を高くするこ
とができる。

【図面の簡単な説明】

第１図は本発明の概念を示すブロックダイヤグラム。第
２図は本発明の具体的な一実施例に係るシリアル伝送シ
ステムの全体の構成を示した構成図。第３図は同実施例
システムで送受信されるブタフレームの構成を示した構
成図。第４図は同実施例システムで送受信される状態信
号の構成を示した構成図。第５図は同実施例システムで
使用されたインタフェースの構成を示したブロックダイ
ヤグラムである。 路　　２４ 状態信号モニタ回路

Claims (1)

1. 【特許請求の範囲】 複数のコンピュータ間のデータ伝送システムであって、
   前記複数のコンピュータ間のデータ伝送を行うリング状
   に構成された伝送路と、前記伝送路と前記コンピュータ
   間に配設され、それらの間のデータの入出力を制御する
   入出力インタフェースとから成り、前記入出力インタフ
   ェースに前記伝送路に対しシリアルデータを入出力する
   シフトレジスタを設け、前記各シフトレジスタを前記伝
   送路に直列に挿入し、同期信号に同期して前記各シフト
   レジスタの各ビットを順次シフトさせてデータを循環さ
   せるシリアル伝送システムにおいて、前記入出力インタ
   フェースは、 自己のシフトレジスタが所定の空状態にあるか否かを示
   す状態信号を出力する状態信号出力手段と、 上流側に存在する入力インタフェースからその上流側の
   入力インタフェースのシフトレジスタが所定の空状態で
   あることを示す状態信号が入力され、且つ、自己のシフ
   トレジスタがデータの所定の空状態にある時に、データ
   フレームを生成するデータ生成手段と を有することを特徴とするシリアル伝送システム。