JPH0686079U - 電力量計 - Google Patents

Abstract

(57)【要約】 【目的】 遅延回路の時定数内に電源電圧が復帰したよ
うな場合でも、ＭＰＵは確実にリセットされることの出
来るリセット手段を備えた電力量計を実現することを目
的にする。 【構成】 電源電圧が低下したことを検出する電圧検出
回路、リセットスイッチ、前記電圧検出回路とリセット
スイッチの出力が加えられるゲート、このゲートの出力
信号が加えられてメモリへのデータの保存を開始する
と共にそのデータの保存後信号を出力するマイクロ・
プロセッサ、前記メモリへデータの保存に要する時間以
上の時定数を持ち前記ゲート回路の出力が加えられる遅
延回路、この遅延回路の出力と前記マイクロ・プロセッ
サが出力するの信号とが加えられる第２のゲートを具
備し、この第２のゲートの出力信号をリセット信号と
して前記マイクロ・プロセッサに与えるように構成した
もの。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、マイクロ・プロセッサを使用して有効電力量或いは無効電力量を計 測する電力量計に関するものである。

【０００２】

【従来の技術】

図３は従来のこの種の電力量計の回路図である。図において、１１はマイクロ ・プロセッサ・ユニット（以下、ＭＰＵという）、１２は書込み及び消去可能な メモリ（ＥＰＲＯＭ）である。メモリ１２にはダイオード１３とコンデンサ１４ を介して電源Ｖｃｃが与えられている。

【０００３】 ２０はリセット手段で、電源２１の電圧を検出する電圧検出回路２２、及び遅 延回路２３よりなっており、電圧検出回路２２の出力は遅延回路２３を介して前 記したＭＰＵ１１のリセット端子ＲＥに与えられると共に、メモリ１２のチップ ・イネーブル端子ＣＥに与えられている。

【０００４】 このような構成において、停電などにより電源２１の電圧が低下すると、リセ ット手段２０における電圧検出回路２２はこれを検出し、その検出信号はメモリ １２のチップ・イネーブル端子ＣＥに加えられ、これによりＭＰＵ１１内のデー タはメモリ１２に書き込まれる。データの保存が終了すると、遅延回路２３から の信号はＭＰＵ１１のリセット端子ＲＥに加えられ、これによりＭＰＵ１１はリ セットされる。

【０００５】 このよう構成のリセット手段２０を備えたＭＰＵ１１を使用した電力量計は従 来より公知であるが、遅延回路２３の時定数内に電源２１の電圧が復帰したよう な場合、ＭＰＵ１１はリセットされず、復帰した時点から再び計測が開始される 。時定数内に電源２１の電圧が復帰しても、電源２１が低下してから復帰する期 間，電力は計測されない。電力量計は電力の積算値を計測するものであるから、 計測されない期間誤差となる。この計測されない期間を何らかの表示をしないと 誤差を含んだ状態で計測が持続されることになる。

【０００６】

【考案が解決しようとする課題】

本考案の目的は、このような点に鑑みてなされたもので、遅延回路２３の時定 数内に電源２１の電圧が復帰したような場合でも、ＭＰＵを確実にリセットする ことのできるリセット手段を備えた電力量計を実現することにある。

【０００７】

【課題を解決するための手段】

本考案は、電源電圧が低下したことを検出する電圧検出回路、リセットスイッ チ、前記電圧検出回路とリセットスイッチの出力が加えられるゲート、このゲー トの出力信号が加えられてメモリへのデータの保存を開始すると共にそのデー タの保存後信号を出力するマイクロ・プロセッサ、前記メモリへデータの保存 に要する時間以上の時定数を持ち前記ゲート回路の出力が加えられる遅延回路、 この遅延回路の出力と前記マイクロ・プロセッサが出力するの信号とが加えら れる第２のゲートを具備し、この第２のゲートの出力信号をリセット信号とし て前記マイクロ・プロセッサに与えるように構成したものである。

【０００８】

【作用】

このような考案では、遅延回路の時定数内に電源電圧が復帰したような場合で もＭＰＵは必ずリセットされ、このリセット信号を用いることにより電源が一旦 低下し直ちに復帰した場合でもこれが知らされる。

【０００９】

【実施例】

以下図面を用いて本発明を説明する。 図１は本考案に係わる電力量計の一実施例を示す回路構成図である。図におい て、１１はマイクロプロセッサ・ユニット（ＭＰＵ）、１２は書込み及び消去可 能なメモリ（ＥＰＲＯＭ）である。

【００１０】 ２０はリセット手段で、電源２１の電圧が所定のレベル以下に低下すると０Ｖ を出力する電圧検出回路２２と、遅延回路２３、及びＭＰＵ１１にリセットをか けるスイッチ２４よりなっている。遅延回路２３の時定数は、メモリ１２がデー タの保存に要する時間以上の値となっている。 ２５は電圧検出回路２２の出力とリセット・スイッチ２４の状態のナンドをと るゲートで、その出力は遅延回路２３に与えられると共に、メモリ１２にデータ を書き込むための書込み指令信号としてＭＰＵ１１に与えられる。２６は遅延 回路２３の出力とメモリ１２にデータを保存した後，ＭＰＵ１１が出力する信号 のナンドをとるゲート、２７はナンド・ゲート２６の出力で駆動されるトラン ジスタで、その出力端はＭＰＵ１１のリセット端子に接続されている。

【００１１】 このような構成の回路の動作を図２に示すタイミングチャートを用いて説明す ると次の如くなる。図２おいて、（ａ）は電源電圧検出回路２２の出力、（ｂ） はスイッチ２４の電位の状態を示す。スイッチ２４は通常は開で、その電位は“ １”となっている。時刻ｔ１において、停電等により電源２１の電圧が低下する と、電圧検出回路２２はこれを検出する。電圧検出回路２２とスイッチ２４の出 力はナンド・ゲート２５に加えられ、図２の（ｃ）で示す如く両信号のナンドが とられ、そのナンド出力は遅延回路２３に与えられると共に、信号としてＭＰ Ｕ１１に与えられる。ＭＰＵ１１はこの信号によりメモリ１２へのデータ保存 を開始する。

【００１２】 遅延回路２３に与えられたナンド・ゲート２５の出力は、この遅延回路２３を 構成するゲート２３ａの一方の入力端子に直接加えられると共に、コンデンサと 抵抗による時定数回路２３ｂを介して他方の入力端子に加えられる。時定数回路 ２３ｂの出力側の電位の状態を図２の（ｄ）に示す。この時定数は、前記したよ うにメモリ１２がデータの保存に要する時間以上の値となっている。 時刻ｔ４においてゲート２３ａに加えられる両入力が一致すると、ゲート２３ ａの出力は図２の（ｅ）に示す如く“０”レベルとなる。この“０”レベルは次 段のナンド・ゲート２６の一方の入力端子に加えられる。時刻ｔ４においては、 ナンド・ゲート２６の他方の入力端子は図２の（ｆ）で示す如く“１”レベルと なっている。その結果、ナンド・ゲート２６の出力は図２の（ｇ）で示す如く、 “１”レベルとなり、これがトランジスタ２７に加えられて図２の（ｈ）で示す “０”レベルとなり、この“０”レベルがリセット信号としてＭＵ１１に与え られ、これによりＭＰＵ１１はリセットされる。

【００１３】 一方、時刻ｔ３より速い時刻ｔ３においてメモリー１２へのデータ保存が終了 すると、ＭＰＵ１１は時刻ｔ３においてデータ保存が終了したことを示す信号 を出力し、この信号はナンド・ゲート２６の端子に与えられる。これにより、ナ ンド・ゲート２６の出力は図２の（ｇ）で示す如く“１”レベルとなり、これが トランジスタ２７に加えられて図２の（ｈ）で示す“０”レベルとなり、この“ ０”レベルがリセット信号としてＭＰＵ１１に与えられる。

【００１４】 ここで、電源２１の電圧がデータ書込み中に復帰した時刻をｔ２とし、この時 の各部の状態を図２の点線で示す。図２（ｈ）の（イ)で示す部分においては、電 圧がデータ書込み中に復帰した場合、ＭＰＵ１１はリセットされない。しかし、 図２（ｆ）で示す如く、ＭＰＵ１１は電源２１の電圧が低下してから所定の時間 経過後，即ち時刻ｔ３になるとの信号を出力し、これによりＭＰＵ１１は図２ （ｈ）の（ロ)で示す如くリセットがかけられる。

【００１５】 電源２１の電圧が低下した時刻ｔ１から，時刻ｔ３に於いてリセットがかけら れたのち所定時刻が経過してＭＰＵ１１が正常に復帰する期間電力は計測されな いが、時刻ｔ３において確実にリセットされるので、このリセット信号を用いる ことにより計測中にＭＰＵ１１がリセットされたことが示される。

【００１６】

【考案の効果】

以上説明した如く、本考案によれば、遅延回路の時定数内に電源電圧が復帰し たような場合でも、ＭＰＵは確実にリセットされることの出来るリセット手段を 備えた電力量計を実現することができる。

【図面の簡単な説明】

【図１】本考案の電力量計の一実施例を示した構成図で
ある。

【図２】図１の動作を説明するためのタイムチャートで
ある。

【図３】従来の電力量計の一例を示した構成図である。

【符号の説明】

１１ マイクロプロセッサ １２ メモリ ２２ 電源電圧検出回路 ２３ 遅延回路 ２４ スイッチ ２５，２６ ゲート

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】電源電圧が低下したことを検出する電圧検
   出回路、リセットスイッチ、前記電圧検出回路とリセッ
   トスイッチの出力が加えられる第１のゲート、第１のゲ
   ートの出力信号が加えられてメモリへのデータの保存
   を開始すると共にそのデータの保存後信号を出力する
   マイクロ・プロセッサ、前記メモリへデータの保存に要
   する時間以上の時定数を持ち前記ゲート回路の出力が加
   えられる遅延回路、この遅延回路の出力と前記マイクロ
   ・プロセッサが出力するの信号とが加えられる第２の
   ゲートを具備し、この第２のゲートの出力信号をリセッ
   ト信号として前記マイクロ・プロセッサに与えるよう
   に構成したことを特徴とする電力量計。