JPH0686095A

JPH0686095A - 直流レベル安定化回路

Info

Publication number: JPH0686095A
Application number: JP4255867A
Authority: JP
Inventors: Hiroshi Ichimura; 洋市村; Takuya Hirata; 卓哉平田
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1992-08-31
Filing date: 1992-08-31
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】ライン周期のノイズ（横引きノイズ）の発生
を防止すること。【構成】撮像素子(11)等からの出力信号をクランプす
るアナログ・クランプ回路(14)と、この回路の出力信号
をデジタル化するＡ／Ｄ変換回路(15)と、この回路の出
力信号をクランプするデジタル・クランプ回路(16)と、
Ａ／Ｄ変換回路の出力と基準電位データとを比較してア
ナログ・クランプ回路(14)のクランプ電位を発生させる
クランプ電位発生回路(17)とを具備し、上記アナログ・
クランプ回路の直流レベル補正範囲を上記デジタル・ク
ランプ回路の直流レベル補正範囲よりも大とし、上記デ
ジタル・クランプ回路のクランプ動作を垂直走査期間毎
に１回だけ行なうか、複数回行なった値の平均値を垂直
走査期間毎に算出するよう構成した。【効果】本発明回路をカラービデオカメラに採用すれ
ば、Ｓ／Ｎの向上，画質の改善が図れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はカラービデオカメラ等に
用いて好適な直流レベル安定化回路に係り、特に、デジ
タル信号処理を好適に行なえ、ライン周期のノイズの大
幅な低減を図った直流レベル安定化回路に関する。

【０００２】

【従来の技術】近年、デジタル信号処理の進歩に伴い、
カメラ一体型記録再生装置等の直流レベル安定化回路に
利用される信号処理の回路技術も、従来のアナログ処理
からデジタル処理に置き換わる部分が数多くなってきて
いる。特に、この種の装置においては、カメラ部の信号
処理の一部乃至全部がデジタル化されつつあり、このカ
メラ部をデジタル化することで、部品点数の削減，調整
工程の削減，安定度の向上，高画質化，多機能化等のメ
リットが期待できるものとなっている。

【０００３】かかるデジタル技術を採用した直流レベル
安定化回路に含まれるクランプ回路は、入力レベルをア
ナログ／デジタル変換回路（以下「Ａ／Ｄ変換回路」と
も記載する）の動作範囲の直流レベルに設定する目的
と、固体撮像素子のオプティカル・ブラック・レベルを
設定する目的により、一般的に設けられている。

【０００４】図２は、かかるクランプ回路をカラービデ
オカメラに使用して、直流レベル安定化回路２を形成し
た例を示すブロック図である。同図において、レンズ系
（図示せず）を介して固体撮像素子（以下“ＣＣＤ”と
も記載する）１１に照射された撮像光は、ここで光電変
換されて、次段の相関二重サンプリング回路（ＣＤＳ）
１２に供給される。相関二重サンプリング回路１２では
ＣＣＤ１１からの断続的な信号がサンプリング等により
連続信号とされ、次段のＡＧＣ（自動利得制御）回路１
３にて自動的に利得制御される。このＡＧＣ回路１３の
出力信号は、アナログ・クランプ回路（ＣＰ）１４で、
次段のＡ／Ｄ変換回路１５の動作点に収まるようにＶ
_refの直流電位にクランプされた後、Ａ／Ｄ変換回路１
５によりデジタル信号に変換される。そして、デジタル
・プロセス回路６に供給され、ここで所定の信号処理を
施されるわけである。なお、デジタル・クランプ回路１
６をデジタル・プロセス回路６の初段に、図２示の如く
設ける構成のものもある。

【０００５】更に、最近ではデジタル的に構成されたク
ランプ回路も種々提案されている。

【０００６】ところで、アナログ・クランプ回路(14)に
おいては、一般的にクランプ誤差，温度特性等の影響に
よりクランプ電位の精度が悪く、オプティカル・ブラッ
ク・レベルの安定化には不十分な場合があった。また、
デジタル・クランプ回路１６においては、精度的には充
分満たされるものの、回路規模を考慮するとアナログ・
クランプ回路１４の引き込み範囲が狭くなってしまう欠
点があった。そのため、アナログ・クランプ回路１４の
前段側に設けられるＡＧＣ回路(13)のゲインが大きく変
化した場合には、クランプ動作に不具合が生じるという
問題があった。

【０００７】かかる問題点を解消しようとして、図２に
おける直流電源Ｖ_refの代りに、クランプ電位を発生さ
せるクランプ電位発生回路としてマイクロ・プロセッサ
（以下「ＣＰＵ」とも記載する）１７を用い、これを図
２示の如く接続した直流レベル安定化回路を本出願人は
開発し、特願平3-137284号として出願した。かかる構成
において、アナログ・クランプ回路１４によりＡ／Ｄ変
換回路１５の動作範囲内に収まるようにクランプされた
アナログ信号は、Ａ／Ｄ変換回路１５で例えば10ビット
のデジタル信号に変換され、更に、次段のデジタル・ク
ランプ回路１６に供給されると共に、ＣＰＵ１７に供給
される。

【０００８】ここで、アナログ・クランプ回路１４及び
デジタル・クランプ回路１６のクランプ基準に関して
は、アナログ・クランプ回路１４とデジタル・クランプ
回路１６との直流レベル補正範囲に差を持たせている。
即ち、アナログ・クランプ回路１４の方に引き込み範囲
を大きく持たせ、デジタル・クランプ回路１６の引き込
み範囲を小さくして高精度なクランプを行えるようにし
ている。

【０００９】例えば、デジタル・クランプ回路１６のク
ランプ基準をフルスケール・データの５％に設定すれ
ば、デジタル・クランプ回路１６の出力点(c) でのオプ
ティカル・ブラック・レベルを、ヘキサ表示で040H（10
ビットで量子化する場合）にする。また、このデジタル
・クランプ回路１６の回路規模を勘案した場合には、フ
ルスケール（3FFH）の０〜25％（000H〜0FFH）程度の補
正範囲が適当と考えられる。即ち、入力点(b) のデータ
が000H〜0FFHの範囲にある場合には、040Hに収束する
が、それ以上の変動の場合には、このデジタル・クラン
プ回路１６側では収束しきれず、エラーとなってしま
う。そのため、アナログ・クランプ回路１４では、Ａ／
Ｄ変換回路１５の入力点(a) での信号を、フルスケール
の０〜25％の範囲に収めるようにクランプしている。

【００１０】ここで、アナログ・クランプ回路１４及び
デジタル・クランプ回路１６の一層具体的な回路ブロッ
ク構成である図３，図４を併せ参照して説明する。図
３，図４は夫々デジタル・クランプ回路１６のブロック
構成図及びアナログ・クランプ回路１４の回路構成図で
ある。

【００１１】図２のＡ／Ｄ変換回路１５からＣＰＵ１７
に入力されたデータは、ここで基準電位データと比較さ
れる。この比較により、補正範囲（０〜25％）に収まる
ような補正電位が、アナログ・クランプ回路１４の入力
端子14ｂに供給される。トランジスタＴr2には水平帰線
期間毎にクランプパルスが供給され、この供給時に、上
記補正電位に応じて入力端子14ａからトランジスタＴr
1，コンデンサＣ1 を通じて入来する信号をＰ点におい
てクランプする。ここでは、ＣＰＵ１７により、出力電
位が低い場合には上記補正電位を増大され、逆に出力電
位が高い場合には低減されるように制御される。

【００１２】この場合、抵抗Ｒ3 の抵抗値とコンデンサ
Ｃ2 の容量によって定まる時定数は、例えば、水平走査
期間の数倍から垂直走査期間のレートとされる。従っ
て、このアナログ・クランプ回路１４は、引き込み範囲
が大きなものとなる。更に、このクランプされた信号
は、トランジスタＴr3を介して出力端子14ｃより出力さ
れる。そして、この出力信号は、次段のＡ／Ｄ変換回路
１５を介してデジタル・クランプ回路１６へ入力端子16
ａより供給される。

【００１３】上記入力端子16ａからの信号ａ｛図５(A)
参照｝は、比較器16ｂと加減算器16ｃに供給される。こ
の比較器16ｂには水平帰線期間毎に、図５(B）に示すよ
うなクランプパルスｄが入力端子In2 より供給されてお
り、この供給時にクランプすべき基準データと比較さ
れ、補正信号ｂ｛図５(C) 参照｝が加減算器16ｃに供給
される。この加減算器16ｃでは、補正信号ｂによりクラ
ンプすべき信号レベルが低い場合には加算が、高い場合
には減算が、夫々行われて、図５(D）に示すようなクラ
ンプ出力ｃが得られる。このデジタル・クランプ回路１
６の比較，加減算の時定数は１水平走査期間レートと
し、上記アナログ・クランプ回路１４の時定数より小で
ある。そして最終的に、上記入力信号はフルスケール・
データの５％にクランプされる。

【００１４】

【発明が解決しようとする課題】上記従来の直流レベル
安定化回路を採用した直流レベル安定化回路において
は、デジタル・クランプを１水平走査期間レート（以下
“Ｈレート”とも記す）で動作させているので、入力信
号のＯＢ期間｛クランプパルスが生じている期間；図５
(B) 参照｝のノイズ成分が比較器16ｂより出力され、そ
の入力信号がＨレートで加減算されるため、低周波帯域
にノイズが折返される、即ちビデオ信号帯域のような高
周波数帯域内のノイズ成分をＨ周期のパルスでサンプリ
ングすると折返しノイズが発生するので、図５(A）に示
すようにライン周期のノイズ（横引きノイズ）が発生す
るという欠点があった。

【００１５】

【課題を解決するための手段】本発明の直流レベル安定
化回路は、撮像素子等からの出力信号をクランプするア
ナログ・クランプ回路と、このアナログ・クランプ回路
の出力信号をデジタル化するＡ／Ｄ変換回路と、このＡ
／Ｄ変換回路の出力信号をクランプするデジタル・クラ
ンプ回路と、Ａ／Ｄ変換回路の出力信号と基準電位デー
タとを比較してアナログ・クランプ回路のクランプ電位
を発生させるクランプ電位発生回路とを備え、アナログ
・クランプ回路の直流レベル補正範囲をデジタル・クラ
ンプ回路の直流レベル補正範囲よりも大とすると共に、
デジタル・クランプ回路のクランプ動作を垂直走査期間
毎に１回だけ行なうべく、このデジタル・クランプ回路
を構成する比較器にクランプパルスを垂直走査期間毎に
１回だけ供給するよう構成することにより、上記課題を
解決したものである。

【００１６】

【実施例】本発明の直流レベル安定化回路の一実施例に
ついて、図１のブロック図及び図５の信号波形図（タイ
ミングチャート）を参照し乍ら説明する。図１は本発明
の直流レベル安定化回路を、前記アナログ・クランプ回
路１４，Ａ／Ｄ変換回路１５，及びＣＰＵ１７と共に構
成するデジタル・クランプ回路１のブロック図であり、
この図において図３に示した従来回路と同一構成部分に
は同一符号を付してその詳細な説明を省略する。図中、
16ｄはアベレージング回路であるが、これは必ずしも設
けなくてもよい。また、基準データを比較器16ｂに外部
から供給しているが、図３に示した従来例のように、内
部データとして比較器16ｂ内に持たせて構成しても良
い。

【００１７】入力端子In1 から、図５(A) に示したよう
な鋸歯状の信号ａが、比較器16ｂと加減算器16ｃに供給
される。この比較器16ｂには、入力端子In3 を介して前
記ＣＰＵ１７より基準データが供給されると共に、入力
端子In2 よりクランプパルスｄ′が供給される。このク
ランプパルスｄ′は水平帰線期間毎ではなく、図５(E）
に示すように垂直帰線期間毎に１回ずつ、例えば１垂直
走査期間のスタート時に供給される。そしてその供給時
にクランプすべき基準データと比較し、比較出力を１垂
直走査期間保持したものを、図５(F）に示すように補正
信号ｂ′として、加減算器16ｃに供給している。この加
減算器16ｃでは、補正信号ｂによりクランプすべき信号
レベルが低い場合には加算が、高い場合には減算が、夫
々行われて、図５(H）に示すようなクランプ出力ｃ′が
得られる。このデジタル・クランプ回路１の比較，加減
算の時定数は１垂直走査期間レートとし、上記アナログ
・クランプ回路１４の時定数より大である。そして最終
的に、上記入力信号はフルスケール・データの５％にク
ランプされる。

【００１８】以上の説明においては、クランプパルス
ｄ′を垂直帰線期間毎に１回ずつ、比較器16ｂに供給す
るものとしたが、アベレージング回路16ｄを比較器16ｂ
と加減算器16ｃとの間に挿入すれば、クランプパルスｄ
を１垂直走査期間毎に比較器16ｂに例えば数十回供給し
て比較した結果｛図５(C) 参照｝を、このアベレージン
グ回路16ｄで平均することにより、図５(G）に示すよう
な平滑されたアベレージング出力ｅを得て、これを加減
算器16ｃに供給することにより、Ｈレートで加減算処理
を行なうよう構成することもできる。

【００１９】

【発明の効果】本発明の直流レベル安定化回路は以上の
ように構成したので、従来回路における前記課題を解消
して、図５(D）に示したようなライン周期のノイズ（横
引きノイズ）の発生を防止できる。従って、本発明回路
をカラービデオカメラに採用した場合には、Ｓ／Ｎの向
上，画質の改善が図れるという優れた特長がある。

【図面の簡単な説明】

【図１】本発明の直流レベル安定化回路を構成するデジ
タル・クランプ回路の概略ブロック図である。

【図２】従来の直流レベル安定化回路をカラービデオカ
メラに使用した例を示すブロック構成図である。

【図３】デジタル・クランプ回路のブロック構成図であ
る。

【図４】アナログ・クランプ回路の回路構成図である。

【図５】従来回路及び本発明回路の動作説明用信号波形
図（タイミングチャート）。

【符号の説明】

１，１６デジタル・クランプ回路（直流レベル安定化
回路）６デジタル・プロセス回路１１固体撮像装置（ＣＣＤ）１２相関二重サンプリング回路（ＣＤＳ）１３ＡＧＣ回路１４アナログ・クランプ回路（ＣＰ）１５アナログ／デジタル（Ａ／Ｄ）変換回路 16ｂ比較器 16ｃ加減算器 16ｄアベレージング回路１７マイクロ・プロセッサ（ＣＰＵ）

Claims

【特許請求の範囲】

【請求項１】撮像素子等からの出力信号をクランプする
アナログ・クランプ回路と、このアナログ・クランプ回
路の出力信号をデジタル化するアナログ／デジタル変換
回路と、このアナログ／デジタル変換回路の出力信号を
クランプするデジタル・クランプ回路と、上記アナログ
／デジタル変換回路の出力信号と基準電位データとを比
較して上記アナログ・クランプ回路のクランプ電位を発
生させるクランプ電位発生回路とを具備し、上記アナログ・クランプ回路の直流レベル補正範囲を上
記デジタル・クランプ回路の直流レベル補正範囲よりも
大とする直流レベル安定化回路であって、上記デジタル・クランプ回路のクランプ動作を垂直走査
期間毎に１回だけ行なうべく、このデジタル・クランプ
回路にクランプパルスを垂直走査期間毎に１回だけ供給
するよう構成した直流レベル安定化回路。
【請求項２】撮像素子等からの出力信号をクランプする
アナログ・クランプ回路と、このアナログ・クランプ回
路の出力信号をデジタル化するアナログ／デジタル変換
回路と、このアナログ／デジタル変換回路の出力信号を
クランプするデジタル・クランプ回路と、上記アナログ
／デジタル変換回路の出力信号と基準電位データとを比
較して上記アナログ・クランプ回路のクランプ電位を発
生させるクランプ電位発生回路とを具備し、上記デジタル・クランプ回路を、上記アナログ／デジタ
ル変換回路からの出力信号を予め定められた基準データ
と比較する比較器と、この比較器の出力を１垂直走査期
間毎に平均するアベレージング回路と、このアベレージ
ング回路の出力と上記アナログ／デジタル変換回路から
の出力とを加減算する加減算器とで構成し、上記比較器
に比較動作を行なわせるためのクランプパルスを１垂直
走査期間毎に複数回供給するよう構成した直流レベル安
定化回路。