JPH0686247A

JPH0686247A - ディジタル画像信号の受信／再生装置

Info

Publication number: JPH0686247A
Application number: JP26077392A
Authority: JP
Inventors: Tetsujiro Kondo; 哲二郎近藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-03
Filing date: 1992-09-03
Publication date: 1994-03-25
Anticipated expiration: 2019-08-25
Also published as: JP3557225B2

Abstract

(57)【要約】【目的】エラー訂正符号を使用せずに、受信または再生
された画像データのエラーを修正する。【構成】再生され、ＤＣＴ復号された入力データが供給
され、３×３のブロック構造に、３ラインメモリ２２お
よびブロック化回路２３によって変換される。ＡＤＲＣ
符号化回路２４が中央の画素データの符号化値ＤＴｘと
周辺の８画素データから生成されたデータＤＴとを発生
する。同時化回路２５が８画素データからなるクラス情
報を発生し、メモリ２９ａに読出しアドレスとして供給
される。メモリ２９ａには、予めトレーニングによって
存在範囲データと予測データＤＴｘ∧とが格納される。
存在範囲と再生データＤＴｘとの比較によってエラーの
検出がされ、エラーがある時には、予測データＤＴｘ∧
がセレクタ２６で選択される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル画像信号
の受信／再生装置、特に、エラー訂正符号を使用しない
でエラーデータを修正できる装置に関する。

【０００２】

【従来の技術】ディジタル画像信号を例えばＶＴＲで記
録／再生する時に、エラー対策としてエラー訂正符号化
を行うのが普通である。エラー訂正符号としては、単純
パリティ、リード・ソロモン符号、これらとインターリ
ーブを組み合わせるもの等が実用化されている。

【０００３】

【発明が解決しようとする課題】しかしながら、エラー
訂正符号の場合には、エラー訂正能力を向上させようと
すると、パリティ数が増え、冗長度が増大する。また、
エラー訂正できない場合には、エラーの画素を周辺の正
しい画素データで補間するコンシール回路を必要とす
る。コンピュータのソフトウェアのようなデータは、一
般的に相関が存在しない。しかしながら、画像信号の場
合には、空間的、時間的相関が存在する。

【０００４】従って、この発明の目的は、画像信号の空
間的な相関の存在に注目して、エラー訂正符号を使用し
ないでエラーを修正できるディジタル画像信号の受信／
再生装置を提供することにある。

【０００５】

【課題を解決するための手段】請求項１の発明は、受信
または再生されたディジタル画像信号のエラーを検出す
るエラー検出回路を具備したディジタル画像信号の受信
／再生装置において、検出回路は、検出すべき注目画素
の時間的または空間的に近接する複数の画素信号に基づ
いてクラス分けを行うクラス分け回路と、トレーニング
によって予め用意されたクラス毎の存在領域データが格
納されたメモリ回路と、クラス分け回路の出力をアドレ
ス情報としてメモリ回路の対応するクラスの存在領域デ
ータを読出す読出し回路と、読出し回路の出力と注目画
素の画素データとを比較する比較回路とを有し、比較回
路の出力に基づいてエラーの有無を検出するようになさ
れたディジタル画像信号の受信／再生装置である。

【０００６】請求項２の発明は、上述のディジタル画像
信号の受信／再生装置において、メモリ回路は、さらに
クラス毎の代表値関連情報が格納されてなり、比較回路
の出力に基づいてエラー有りと検出された時には、注目
画素データを代表値関連情報に基づいて形成された代表
値に置き換えるようにしたことを特徴とするディジタル
画像信号の受信／再生装置である。

【０００７】請求項３の発明は、上述のディジタル画像
信号の受信／再生装置において、受信または再生された
ディジタル画像信号は、符号化された信号であり、ディ
ジタル画像信号の受信／再生装置は、符号化画像信号を
復号する復号回路を有し、クラス分け回路は、注目画素
に近接する複数の画素信号の復号出力に基づいてクラス
分けを行うようになされていることを特徴とするディジ
タル画像信号の受信／再生装置である。

【０００８】請求項４の発明は、上述のディジタル画像
信号の受信／再生装置において、符号化画像信号は、Ｄ
ＣＴされた係数データが可変長符号化された信号である
ことを特徴とするディジタル画像信号の受信／再生装置
である。

【０００９】請求項５の発明は、上述のディジタル画像
信号の受信／再生装置において、クラス分け回路は、Ａ
ＤＲＣ符号化回路を有し、注目画素データおよび近接す
る複数の画素データが供給され、符号化されたデータの
うち、近接する複数の画素の符号化データがクラス情報
となされたことを特徴とするディジタル画像信号の受信
／再生装置である。

【００１０】請求項６の発明は、上述のディジタル画像
信号の受信／再生装置において、存在領域データは、ク
ラス毎に検出された真値が最大値および最小値であるこ
とを特徴とするディジタル画像信号の受信／再生装置で
ある。

【００１１】請求項７の発明は、上述のディジタル画像
信号の受信／再生装置において、代表値関連情報は、ク
ラス毎に検出された真値の平均値であることを特徴とす
るディジタル画像信号の受信／再生装置である。

【００１２】請求項８の発明は、上述のディジタル画像
信号の受信／再生装置において、存在領域データは、近
接の複数画素データと演算される係数データおよび許容
しうる誤差の範囲情報であることを特徴とするディジタ
ル画像信号の受信／再生装置である。

【００１３】請求項９の発明は、上述のディジタル画像
信号の受信／再生装置において、代表値関連情報は、近
接の複数画素データと演算される係数データで、この係
数データと近接複数画素データとを演算することによっ
て、代表値を得るようにしたことを特徴とするディジタ
ル画像信号の受信／再生装置である。

【００１４】請求項１０の発明は、上述のディジタル画
像信号の受信／再生装置において、所定期間にエラー有
りと検出された画素の数をカウントするカウンタ回路
と、該カウンタ回路の出力に基づいて誤差の範囲情報を
可変するようにしたことを特徴とするディジタル画像信
号の受信／再生装置である。

【００１５】

【作用】注目画素と近接するデータからクラス分けを行
ない、各クラスに用意された現画素の信号レベル存在領
域と実レベルを比較することで、エラーを確率的に検出
し、エラー画素は、これも、クラス毎に用意された予測
値で置き換えることによってエラーを修正できる。

【００１６】

【実施例】以下、この発明によるの一実施例について説
明する。図１は、この一実施例、すなわち、ディジタル
ＶＴＲの信号処理の概略的構成を示す。１で示す入力端
子からディジタルビデオ信号、例えば１サンプルが８ビ
ットに量子化された信号が供給される。このディジタル
ビデオ信号がブロック化回路２に供給される。この実施
例では、ブロック化回路２では、１フィールドあるいは
１フレームの有効領域が（８×８）画素の大きさのＤＣ
Ｔブロックに分割される。

【００１７】ブロック化回路３からのブロックの順序に
走査変換されたディジタルビデオ信号がＤＣＴ（Discre
te Cosine Transform)回路３に供給される。ＤＣＴ回路
３からは、１個の直流成分と６３個の交流成分からなる
係数データが発生する。この係数データが量子化回路４
に供給される。量子化回路４では、係数データが所望の
量子化ステップ幅で再量子化され、データのビット数が
減少される。量子化回路４の出力がＶＬＣ（可変長符
号）符号化回路５に供給され、ランレングス符号、ハフ
マン符号等の可変長符号化の処理を受け、さらに圧縮さ
れる。

【００１８】ＤＣＴ回路３で発生した直流成分のデータ
は、そのブロックの画像復元にとって重要度が高いため
に、量子化回路４およびＶＬＣ符号化回路５の処理を受
けずに、そのまま伝送される。フレーム化回路６は、直
流成分とＶＬＣ符号化回路５からの可変長符号化データ
とその他の制御用、ＩＤ用データとを同期ブロックの連
続するデータに構成する。従来では、フレーム化の時
に、エラー訂正符号化の処理がされていたが、この発明
では、エラー訂正符号化が不要である。

【００１９】フレーム化回路６の出力が記録回路７を介
して回転ヘッドＨに供給され、磁気テープＴ上に斜めの
トラックとして記録される。記録回路７には、チャンネ
ル符号化回路、記録アンプ等が含まれる。チャンネル符
号化は、記録データの直流分を低減させるための処理で
ある。通常、２以上の回転ヘッドが使用されるが、簡単
のために、一つのヘッドのみが図示されている。

【００２０】磁気テープＴから回転ヘッドＨにより取り
出された再生データは、再生アンプ、チャンネル復号回
路等を含む再生回路１１に供給され、チャンネル符号化
の復号がなされる。再生回路１１の出力データがフレー
ム分解回路１２に供給され、記録データからの各種のデ
ータの分離がなされる。フレーム分解回路１２の出力デ
ータがＶＬＣ復号回路１３に供給される。ＶＬＣ復号回
路１３は、可変長符号化の復号を行う。

【００２１】ＶＬＣ復号回路１３には、逆量子化回路１
４が接続される。逆量子化回路１４は、記録側の量子化
回路４の量子化と逆の処理を行う。逆量子化回路１４の
出力データが逆ＤＣＴ回路１５に供給される。逆ＤＣＴ
回路１５によって、係数データが（８×８）のブロック
の画素データに復号される。逆ＤＣＴ回路１５の出力デ
ータがブロック分解回路１６に供給される。ブロック分
解回路１６によって、データの順序がブロックの順序か
らラスター走査の順序へ戻される。ブロック分解回路１
６の出力データがこの発明による修正回路１７に供給さ
れる。修正回路１７の出力端子１８に出力データが得ら
れる。

【００２２】この発明による修正回路１７の一例を図２
に示す。ブロック分解回路１６からの再生データが入力
端子２１に供給される。この再生データが３ラインメモ
リ２２に供給され、３ラインメモリ２２の出力データが
ブロック化回路２３に供給される。ブロック化回路２３
の出力データがＡＤＲＣ符号化回路２４に供給される。

【００２３】ブロック化回路４３は、図４に示すよう
に、ブロックｘ１を形成すると、次にブロックｘ２を形
成し、その次にブロックｘ３を形成する。すなわち、水
平方向に１画素ずつずれたブロックを順次形成する。重
複したブロックの形成のために、３ラインメモリ２２が
設けられている。また、１ライン期間にわたってブロッ
クの形成を終了して、その下に、新たなブロックを形成
する時には、１ラインずれたブロックを形成する。各ブ
ロックの中央の１画素がエラー検出およびエラー修正の
対象画素である。

【００２４】ＡＤＲＣ符号化２４は、９画素のブロック
毎に画素値の最大値ＭＡＸ、最小値ＭＩＮ、ＭＡＸとＭ
ＩＮの差であるダイナミックレンジＤＲを検出し、この
ダイナミックレンジＤＲに適応して画素値を量子化す
る。ＡＤＲＣ符号化回路２４は、１ビットの量子化デー
タを発生する符号化回路である。

【００２５】ＡＤＲＣ符号化回路２４の一例を図５に示
す。図５において、入力端子５１からのデータに関し
て、検出回路５２がブロック毎に最大値ＭＡＸ、最小値
ＭＩＮを検出する。減算回路５３に対してＭＡＸおよび
ＭＩＮが供給され、その出力にダイナミックレンジＤＲ
が発生する。入力データおよびＭＩＮが減算回路５４に
供給され、減算回路５４から最小値が除去されること
で、正規化された画素データが発生する。

【００２６】ダイナミックレンジＤＲが割算回路５５に
供給され、正規化された画素データがダイナミックレン
ジＤＲで割算され、出力端子５８に量子化データＤＴｘ
（例えば小数点３桁までのデータ）として取り出され
る。図４中で、ＤＴｘ１、ＤＴｘ２、ＤＴｘ３は、ブロ
ックｘ１、ｘ２、ｘ３の量子化データを表す。また、割
算回路５５の出力データが比較回路５６に供給される。
比較回路５６では、中央画素以外の８個の画素の割算出
力が０．５を基準として、より大きいか、より小さいか
が判断される。この結果に応じて、`0' または`1' のデ
ータＤＴが発生する。この比較出力ＤＴが出力端子５７
に取り出される。

【００２７】図２に戻って説明すると、上述の１ビット
ＡＤＲＣ符号化回路子２４の出力データ中のＤＴが同時
化回路２５に供給され、量子化データＤＴｘがセレクタ
２６、比較回路３０および３１に供給される。同時化回
路２５は、上述のように、中央位置の画素を除くそのブ
ロックの８画素の比較結果ＤＴを同時化する。この同時
化回路２５の出力データ（８ビット）、すなわち、クラ
ス情報がメモリ２９ａに読出しアドレス信号として供給
される。

【００２８】このメモリ２９ａには、後述のようにトレ
ーニングによって予め形成されたクラス毎の存在領域デ
ータ（ＭＡＸ∧およびＭＩＮ∧）とクラス毎に予測され
た代表値（ＤＴｘ∧）が格納されている。同時化回路２
５からのクラス情報が与えられることによって、メモリ
２９ａからは、そのクラス情報と対応する上記の代表値
が読出される。

【００２９】読出された代表値ＤＴｘ∧がセレクタ２６
に供給される。読出されたＭＡＸ∧が比較回路３０に供
給され、ＭＩＮ∧が比較回路３１に供給される。比較回
路３０および３１の出力がロジック３２に供給され、ロ
ジック３２からセレクタ２６を制御する制御信号が発生
する。比較回路３０および３１とロジック３２は、ウイ
ンドウコンパレータとして機能する。すなわち、ＭＡＸ
∧＜ＤＴｘ＜ＭＩＮ∧の時には、存在領域内に量子化デ
ータＤＴｘが存在するから、データＤＴｘがエラーでな
いと判断し、それ以外のＤＴｘ＜ＭＩＮ∧、ＤＴｘ＞Ｍ
ＡＸ∧の時には、データＤＴｘがエラーと判断する。

【００３０】エラーでない場合には、セレクタ２６がＡ
ＤＲＣ符号化回路２４の出力データＤＴｘを選択し、エ
ラーと決定された場合には、セレクタ２６がメモリ２９
ａからの読出しデータＤＴｘ∧を選択する。従って、エ
ラーであると判定されたデータの代わりにデータＤＴｘ
∧が選択される。セレクタ２６の選択出力とＡＤＲＣ符
号化回路２４からのＤＲ、ＭＩＮがＡＤＲＣ復号回路２
７に供給される。

【００３１】ＡＤＲＣ復号回路２７は、上述の符号化と
逆に、ダイナミックレンジＤＲとセレクタ２６の出力デ
ータを乗算し、乗算結果に対して最小値ＭＩＮを加算す
る。ＡＤＲＣ復号回路２７の出力端子２８に、エラーが
修正された出力データが取り出される。このように、エ
ラー訂正符号化を用いないで、エラーの画素データを修
正できる。

【００３２】メモリ２９ａには、トレーニングによって
予め作成された存在領域データとクラス毎に予測された
代表データとが格納されている。図３は、トレーニング
時の構成を示す。図３において、４１には、ディジタル
ビデオ信号が供給され、これが３ラインメモリ４２を介
してブロック化回路４３に供給される。ブロック化回路
４３の出力がＡＤＲＣ符号化回路４４に供給される。

【００３３】これらの３ラインメモリ４２、ブロック化
回路４３、ＡＤＲＣ符号化回路４４は、上述した修正回
路１７の３ラインメモリ２２、ブロック化回路２３、Ａ
ＤＲＣ符号化回路２４と同様のものである。但し、入力
データは、トレーニングのための標準的なビデオデータ
であるのが好ましく、例えば種々の絵柄の静止画像から
なる信号を採用できる。ＡＤＲＣ符号化回路４４の出力
中の比較出力ＤＴが同時化回路４５に供給され、その量
子化データＤＴｘがメモリ４６ａにそのデータ入力とし
て供給される。同時化回路４５は、上述の同時化回路２
５と同様に、３×３のブロックの中央の画素を除く他の
８画素の比較出力を並列化する。

【００３４】同時化回路４５からの８ビットがメモリ４
６ａにその書込みアドレスとして供給される。メモリ４
６ａの読出しアドレスは、アドレスカウンタ４７で形成
される。メモリ４６ａに対する書込みアドレスは、同時
化回路４６からの８ビットのクラス情報であり、メモリ
４６ａには、２５６個の各クラスに対して、実際に得ら
れた中央の画素の量子化データＤＴｘが書込まれる。

【００３５】書込みが終了すると、メモリ４６ａからア
ドレスカウンタ４７からの読出しアドレスによって、メ
モリ４６ａの各アドレス（すなわち、各クラス）のデー
タが読出される。読出しアドレスは、０〜２５５まで、
インクリメントする。読出されたデータが平均化回路４
８および検出回路４９に供給される。平均化回路４８
は、各クラスの代表値ＤＴｘ∧を予測し、検出回路４９
は、各クラスの量子化データの最大値ＭＡＸ∧およびＭ
ＩＮ∧を検出する。

【００３６】平均化回路４８の出力および検出回路４９
の出力がメモリ２９ａにデータ入力として供給され、ア
ドレスカウンタ４７の出力で規定されるアドレスに書込
まれる。このようにして、トレーニングを行った結果、
メモリ２９ａには、３×３の領域において、近接する８
画素で規定されるクラスと、そのクラスの代表量子化デ
ータ（ＤＴｘ∧）と、そのクラスの存在領域データ（Ｍ
ＡＸ∧、ＭＩＮ∧）とが格納される。このメモリ２９ａ
が上述のように、修正回路１７において使用される。

【００３７】図３は、トレーニングの原理を分かりやす
く示すためのもので、メモリ２９ａの各アドレスデータ
領域（奥行きの深さ）が無限に必要となり、実際的では
ない。そこで、図６に示す構成が使用される。同時化回
路４５からの８ビットのクラス情報がスイッチング回路
６１に供給される。また、量子化データＤＴｘが比較お
よび選択回路６５および６６と加算回路６７に供給され
る。

【００３８】スイッチング回路６１は、１ブロックの期
間の前半（読出し期間）で出力端子ｂを選択し、その後
半（書込み期間）で出力端子ａを選択する。スイッチン
グ回路６１の出力端子ａからの書込みアドレスがメモリ
４６ｂに供給される。出力端子ｂは、スイッチング回路
６３の入力端子ｄに供給される。スイッチング回路６３
の入力端子ｃには、アドレスカウンタ６２の出力が供給
される。このアドレスカウンタ６２は、図３のアドレス
カウンタ４７に対応している。スイッチング回路６３
は、トレーニング中では、入力端子ｄからの読出しアド
レスを選択し、トレーニング終了後では、入力端子ｃか
らの読出しアドレスを選択する。

【００３９】メモリ４６ｂは、データ入力／出力とし
て、累算値Σ、最大値、最小値、カウント値ＣＮＴとを
有する。メモリ４６ｂの累算値出力は、加算回路６７お
よび割算回路６８に供給される。加算回路６７の加算出
力がメモリ４６ｂのデータ入力とされる。従って、各ク
ラスの量子化データの累算値がメモリ４６ｂに入力され
る。

【００４０】比較および選択回路６５は、量子化データ
ＤＴｘとメモリ４６ｂからの最小値出力とが供給され、
より小さいデータを選択し、これをメモリ４６ｂに供給
する。比較および選択回路６６は、量子化データＤＴｘ
とメモリ４６ｂからの最大値出力とが供給され、より大
きいデータを選択し、これをメモリ４６ｂに供給する。
カウント値出力は、加算回路６４に供給され、＋１され
た加算出力がメモリ４６ｂに入力される。

【００４１】メモリ４６ｂは、読出しを行ない、その後
に書込みを行うので、上述の構成によって、トレーニン
グ期間が終了した時には、メモリ４６ｂには、量子化デ
ータの累算値、最大値、最小値、発生度数がクラス毎に
蓄えられる。トレーニング終了後に、スイッチング回路
６３が切り換えられて、アドレスカウンタ６２からのイ
ンクリメントするアドレスがメモリ４６ｂに対する読出
しアドレスおよびメモリ２９ｂに対する書込みアドレス
として供給される。

【００４２】メモリ４６ｂからの累算値が割算回路６８
において、度数のカウント値で除算され、その出力に平
均値、すなわち、予測された量子化データＤＴｘ∧が発
生し、これがメモリ２９ｂに書込まれる。メモリ４６ｂ
からの最大値および最小値が存在領域データＭＡＸ∧お
よびＭＩＮ∧としてメモリ２９ｂに取り込まれる。この
図６の構成によって、メモリ４６ｂの各アドレスのデー
タ領域の奥行き方向が無限に必要となることを防止でき
る。

【００４３】次に、この発明の他の実施例について説明
する。他の実施例の記録回路、再生回路の全体的な構成
は、図１と同一である。修正回路１７の他の例が図７に
示されている。上述の修正回路１７の一例（図２）と対
応する回路ブロックには、同一符号を付して示す。メモ
リ２９ｃには、後述のトレーニングによって、重み係数
データω１〜ω８と誤差の許容範囲データσとが格納さ
れている。

【００４４】ブロック化回路２３が３×３のブロック
（ブロック内の画素値をａ〜ｉで表す）を順次形成し、
その中央の画素の実データｅが比較演算回路７１および
セレクタ７５に供給される。中央画素以外の他の８個の
画素データがＡＤＲＣ符号化回路２４および演算回路７
２に供給される。ＡＤＲＣ符号化回路２４は、図５と同
様の構成のものであるが、８画素の比較出力ＤＴのみを
発生する。ＡＤＲＣ符号化回路２４に接続された同時化
回路２５によって、８ビットのクラスデータが形成さ
れ、これがメモリ２９ｃの読出しアドレスとして供給さ
れる。

【００４５】メモリ２９ｃからの重み係数データω１〜
ω８が演算回路７２に供給され、演算回路７２からは、
次式で表される中央の画素ｅの予測値ｅ∧が発生する。ｅ∧＝ω１ａ＋ω２ｂ＋ω３ｃ＋・・・＋ω８ｉ演算回路７２からの推定値ｅ∧と誤差範囲データσとが
加算回路７３に供給され、ｅ∧＋σが生成される。演算
回路７２からの予測値ｅ∧と誤差範囲データσとが減算
回路７４に供給され、ｅ∧−σが生成される。これらの
加算回路７３および減算回路７４の出力データが比較演
算回路７１に供給される。

【００４６】比較演算回路７１は、存在領域、すなわ
ち、ｅ∧−σ＜ｅ＜ｅ∧＋σが成立する時に、エラーが
ないと判定し、それ以外では、エラーがあると判定す
る。この比較演算回路７１がセレクタ７５の制御信号を
発生し、セレクタ７５は、エラーがない時には、実デー
タｅを選択し、エラーがある時には、予測値ｅ∧を選択
する。セレクタ７５の出力端子７６に修正された出力デ
ータが発生する。

【００４７】上述のメモリ２９ｃに必要なデータを格納
するためのトレーニングの構成を図８に示す。トレーニ
ングのために、入力端子４１に対して標準的な絵柄のデ
ィジタル画像信号が供給される。図３の構成と対応する
回路ブロックには、同一参照符号を付す。ブロック化回
路４３で形成されるブロックは、図８に示すように、参
照符号ａ〜ｉの画素値のデータからなる。各ブロックの
データがＡＤＲＣ符号化回路４４、同定回路７７および
誤差演算回路７８に供給される。同時化回路４５からの
８ビットのクラス情報と、アドレスカウンタ４７からの
順次アドレスとが同定回路７７に供給される。

【００４８】同定回路７７は、最小自乗法によって、誤
差の自乗和が最小となるような重み係数ω１〜ω８を同
定する。この同定回路７７には、データメモリが設けら
れる。このデータメモリには、クラス情報であるアドレ
スに対して、ブロック内の画素データの値が書き込まれ
る。例えばあるクラスと対応するアドレスには、画素デ
ータａに関して（ａ１、ａ２、・・・、ａｎ）、画素デ
ータｂに関して（ｂ１、ｂ２、・・・、ｂｎ）、画素デ
ータｃに関して（ｃ１、ｃ２、・・・、ｃｎ）、・・・
・・、画素データｉに関して（ｉ１、ｉ２、・・・、ｉ
ｎ）、が蓄えられる。他のクラスのアドレスについて
も、同様に画素データが蓄えられる。

【００４９】次に、蓄積データを使用した最小自乗法に
よって、誤差を最小とする係数データω１〜ω８が求め
られる。一つのクラスに注目すると、このクラスに関し
ては、下記の式が成り立つ。ｅ１＝ω１ａ１＋ω２ｂ１＋ω３ｃ１＋・・・＋ω８ｉ１ｅ２＝ω１ａ２＋ω２ｂ２＋ω３ｃ２＋・・・＋ω８ｉ２・・・ｅｎ＝ω１ａｎ＋ω２ｂｎ＋ω３ｃｎ＋・・・＋ω８ｉｎ

【００５０】ここで、ａ１〜ａｎ、ｂ１〜ｂｎ、・・・
・・、ｉ１〜ｉｎが既知であるので、ｅ１〜ｅｎ（実際
の値）に対する誤差の自乗を最小とするような重み係数
ω１〜ω８が求められる。他のクラスについても同様で
ある。同定回路７７で求められた各クラスのω１〜ω８
がアドレスカウンタ４７からのアドレスに対して、メモ
リ２９ｃに順次書込まれる。

【００５１】誤差演算回路７８は、同定された係数ω１
〜ω８とブロック内のｅを除く実データとを演算し、予
測値ｅ∧を生成し、真値ｅと予測値ｅ∧との誤差を演算
する。この誤差を検出するための演算は、各クラスにつ
いてなされる。あるクラスについては、次のような複数
の誤差データＥｉが求められる。

【００５２】誤差演算回路７８の出力データＥ１〜Ｅｎ
が検出回路７９に供給される。検出回路７９は、各クラ
スの誤差の最大値ＭＡＸ、最小値ＭＩＮをそれぞれ検出
する。検出回路７９の出力が乗算回路８０に供給され
る。乗算回路８０には、入力端子８１からの所定の係数
Ｎ（但し、０＜Ｎ＜１）が供給される。乗算回路８０
は、下記の演算を行い、誤差の許容範囲データσを生成
する。 σ＝（ＭＡＸ−ＭＩＮ）×Ｎ／２Ｎの値は、可変できることが望ましい。

【００５３】乗算回路８０で生成されたデータσがメモ
リ２９ｃの各アドレスのデータ領域に順次書込まれる。
以上のように、トレーニングによって、各アドレスのデ
ータ領域には、重み係数ω１〜ω８と許容範囲データσ
とがそれぞれ格納される。このメモリ２９ｃが図７の修
正回路において使用される。上述のように、メモリ２９
ｃのデータを使用して、エラーの有無の検出とエラーの
修正が可能である。

【００５４】次に、この発明のさらに他の実施例につい
て図９を参照して説明する。上述の図７の修正回路は、
メモリ２９ｃから読出された許容範囲データσを固定と
している。さらに他の実施例は、エラーの割合に応じて
σを可変する学習機能を有するものである。図９中で図
７と対応する回路ブロックに対しては、同一参照符号を
付す。

【００５５】メモリ２９ｃから読出された許容範囲デー
タσが乗算回路８２を介して加算回路７３および減算回
路７４に供給される。乗算回路８２がσを可変するため
の回路である。上述のように、比較演算回路７１から
は、再生された画素データｅがエラーであるかどうかを
示す１ビットの出力信号が発生する。この出力信号がカ
ウンタ８３に供給され、エラーであることを示す（例え
ば`1' ）の出力信号をカウントする。カウンタ８３は、
図示しないが１ライン毎にリセットされる。

【００５６】図１０に示すように、３×３のブロックが
ブロック化回路２３によって順次形成される。カウンタ
８３は、３ライン分の画素データで構成される複数のブ
ロックに関してのエラー数をカウントする。カウンタ８
３のカウント値がラッチ８４に保持され、ラッチ８４の
出力がＲＯＭ８５にアドレスとして供給される。ＲＯＭ
８３は、可変のための係数Ｋ（０＜Ｋ≦１）を発生す
る。この係数Ｋが乗算回路８２に供給され、乗算回路８
２は、Ｋσを発生し、次の１ラインの処理にこの値が使
用される。

【００５７】ＲＯＭ８３に格納されているテーブルとし
ては、エラー数が少ない時には、Ｋを小とし、エラー数
が多い時には、Ｋを大とする傾向のものである。すなわ
ち、エラー数が少なければ、誤差の許容範囲σを小さく
することによって再生データを使用する割合を増加さ
せ、一方、エラー数が多ければ、誤差の許容範囲σを大
きくすることによって修正の割合を増加させる。その結
果、再生画像の画質を向上できる。

【００５８】なお、上述の修正回路の実施例と異なり、
トレーニングをＤＣＴの係数で行ない、ＤＣＴの係数で
修正を行うようにしても良い。また、記録データ量を圧
縮するためのブロック符号化としては、ＤＣＴ以外のＡ
ＤＲＣ、ベクトル量子化等を使用しても良い。

【００５９】

【発明の効果】この発明によれば、エラー訂正符号を使
用せずに、受信または再生された画像データのエラーを
修正できる。従って、伝送データの冗長度の増大を防止
することができる。図１１に示すように、トレーニング
によって形成された各クラスの最大値ＭＡＸおよび最小
値ＭＩＮの範囲内に、代表量子化データを中心として、
そのクラスの実際のデータが含まれる確率が極めて高
く、高精度にエラーを修正できる。

【図面の簡単な説明】

【図１】この発明を適用できるディジタルＶＴＲの記録
／再生回路の全体的なブロック図である。

【図２】この発明による修正回路の一例のブロック図で
ある。

【図３】修正用データを作成するための構成の一例のブ
ロック図である。

【図４】ブロック化の説明のための略線図である。

【図５】１ビットＡＤＲＣ符号化回路の一例のブロック
図である。

【図６】修正用データを作成するための実際的な構成の
一例のブロック図である。

【図７】この発明による修正回路の他の例のブロック図
である。

【図８】修正用データを作成するための構成の他の例の
ブロック図である。

【図９】この発明による修正回路のさらに他の例のブロ
ック図である。

【図１０】この発明による修正回路のさらに他の例の説
明のための略線図である。

【図１１】この発明のエラー修正の説明のための略線図
である。

【符号の説明】

１７修正回路２９ａ、２９ｂ、２９ｃ修正用データが格納されたメ
モリ

Claims

【特許請求の範囲】

【請求項１】受信または再生されたディジタル画像信
号のエラーを検出するエラー検出手段を具備したディジ
タル画像信号の受信／再生装置において、上記検出手段は、検出すべき注目画素の時間的または空
間的に近接する複数の画素信号に基づいてクラス分けを
行うクラス分け手段と、トレーニングによって予め用意されたクラス毎の存在領
域データが格納されたメモリ手段と、上記クラス分け手段の出力をアドレス情報として上記メ
モリ手段の対応するクラスの存在領域データを読出す読
出し手段と、上記読出し手段の出力と上記注目画素の画素データとを
比較する比較手段とを有し、上記比較手段の出力に基づいてエラーの有無を検出する
ようになされたディジタル画像信号の受信／再生装置。
【請求項２】請求項１のディジタル画像信号の受信／
再生装置において、上記メモリ手段は、さらにクラス毎の代表値関連情報が
格納されてなり、上記比較手段の出力に基づいてエラー
有りと検出された時には、上記注目画素データを上記代
表値関連情報に基づいて形成された代表値に置き換える
ようにしたことを特徴とするディジタル画像信号の受信
／再生装置。
【請求項３】請求項１のディジタル画像信号の受信／
再生装置において、上記受信または再生されたディジタル画像信号は、符号
化された信号であり、上記ディジタル画像信号の受信／
再生装置は、上記符号化画像信号を復号する復号手段を
有し、上記クラス分け手段は、注目画素に近接する複数
の画素信号の復号出力に基づいてクラス分けを行うよう
になされていることを特徴とするディジタル画像信号の
受信／再生装置。
【請求項４】請求項１のディジタル画像信号の受信／
再生装置において、上記符号化画像信号は、ＤＣＴされた係数データが可変
長符号化された信号であることを特徴とするディジタル
画像信号の受信／再生装置。
【請求項５】請求項１のディジタル画像信号の受信／
再生装置において、上記クラス分け手段は、ＡＤＲＣ符号化手段を有し、上
記注目画素データおよび近接する複数の画素データが供
給され、符号化されたデータのうち、上記近接する複数
の画素の符号化データがクラス情報となされたことを特
徴とするディジタル画像信号の受信／再生装置。
【請求項６】請求項１のディジタル画像信号の受信／
再生装置において、上記存在領域データは、クラス毎に検出された真値が最
大値および最小値であることを特徴とするディジタル画
像信号の受信／再生装置。
【請求項７】請求項１のディジタル画像信号の受信／
再生装置において、上記代表値関連情報は、クラス毎に検出された真値の平
均値であることを特徴とするディジタル画像信号の受信
／再生装置。
【請求項８】請求項１のディジタル画像信号の受信／
再生装置において、上記存在領域データは、上記近接の複数画素データと演
算される係数データおよび許容しうる誤差の範囲情報で
あることを特徴とするディジタル画像信号の受信／再生
装置。
【請求項９】請求項２のディジタル画像信号の受信／
再生装置において、上記代表値関連情報は、上記近接の複数画素データと演
算される係数データで、該係数データと上記近接複数画
素データとを演算することによって、上記代表値を得る
ようにしたことを特徴とするディジタル画像信号の受信
／再生装置。
【請求項１０】請求項８のディジタル画像信号の受信
／再生装置において、所定期間にエラー有りと検出された画素の数をカウント
するカウンタ手段と、該カウンタ手段の出力に基づいて
上記誤差の範囲情報を可変するようにしたことを特徴と
するディジタル画像信号の受信／再生装置。