JPH0689871A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0689871A JPH0689871A JP4239187A JP23918792A JPH0689871A JP H0689871 A JPH0689871 A JP H0689871A JP 4239187 A JP4239187 A JP 4239187A JP 23918792 A JP23918792 A JP 23918792A JP H0689871 A JPH0689871 A JP H0689871A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon
- silicon oxide
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 230000001133 acceleration Effects 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 abstract description 15
- 230000005540 biological transmission Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 238000002513 implantation Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 多結晶シリコンゲートに対してセルフアライ
ンメントで高エネルギーイオン注入を行う際に、深い領
域での濃度プロファイルの制御を行う。 【構成】 半導体装置の製造時、半導体基板の主表面上
に、第１シリコン酸化膜２、窒化シリコン膜３、多結晶
シリコン膜４及び第２シリコン酸化膜６を順に形成し、
第２シリコン酸化膜６及び多結晶シリコン膜４を同時に
エッチングして、その段差の一部を開口部に含むようフ
ォトレジスト７でパターンを形成した後、加速エネルギ
ー２００keV 以上でイオンを注入し、第２シリコン酸化
膜５を除去する。多結晶シリコン膜及び第２シリコン酸
化膜の２層膜に対しセルフアラインメントで高エネルギ
ーイオン注入を行うことで、確実にイオンの透過を防止
し、深い領域での濃度プロファイルの制御を行い、窒化
シリコン膜で、第２シリコン膜の除去時における第１シ
リコン膜のエッチングを防止する。
ンメントで高エネルギーイオン注入を行う際に、深い領
域での濃度プロファイルの制御を行う。 【構成】 半導体装置の製造時、半導体基板の主表面上
に、第１シリコン酸化膜２、窒化シリコン膜３、多結晶
シリコン膜４及び第２シリコン酸化膜６を順に形成し、
第２シリコン酸化膜６及び多結晶シリコン膜４を同時に
エッチングして、その段差の一部を開口部に含むようフ
ォトレジスト７でパターンを形成した後、加速エネルギ
ー２００keV 以上でイオンを注入し、第２シリコン酸化
膜５を除去する。多結晶シリコン膜及び第２シリコン酸
化膜の２層膜に対しセルフアラインメントで高エネルギ
ーイオン注入を行うことで、確実にイオンの透過を防止
し、深い領域での濃度プロファイルの制御を行い、窒化
シリコン膜で、第２シリコン膜の除去時における第１シ
リコン膜のエッチングを防止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特にセルフアラインメントによる高エネルギーイ
オン注入工程を有するものの改良に関する。
係り、特にセルフアラインメントによる高エネルギーイ
オン注入工程を有するものの改良に関する。
【０００２】
【従来の技術】従来より、加速エネルギーが２００KeV
以上となるいわゆる高エネルギーイオン注入は、図２に
示す状態で行なっている。図２において、１は例えばＮ
型の半導体基板表面、２はシリコン酸化膜、４は多結晶
シリコン膜、６はフォトレジスト、８はＰ型不純物領域
である。
以上となるいわゆる高エネルギーイオン注入は、図２に
示す状態で行なっている。図２において、１は例えばＮ
型の半導体基板表面、２はシリコン酸化膜、４は多結晶
シリコン膜、６はフォトレジスト、８はＰ型不純物領域
である。
【０００３】すなわち、図２の基板状態は、半導体基板
１の主表面上に、シリコン酸化膜２、多結晶シリコン膜
４を順に形成し、上記多結晶シリコン膜４をエッチング
した後、フォトレジスト６で所定の開口部を有するパタ
ーンを形成し、さらに、この状態の基板に、図中の実線
矢印のごとく、加速エネルギー２００keV 以上で所定の
不純物イオンを照射する高エネルギーイオン注入を行
い、不純物イオンを開口部の半導体基板１内に選択的に
注入して、例えばＰ型の不純物拡散領域８を形成するこ
とにより、形成される。
１の主表面上に、シリコン酸化膜２、多結晶シリコン膜
４を順に形成し、上記多結晶シリコン膜４をエッチング
した後、フォトレジスト６で所定の開口部を有するパタ
ーンを形成し、さらに、この状態の基板に、図中の実線
矢印のごとく、加速エネルギー２００keV 以上で所定の
不純物イオンを照射する高エネルギーイオン注入を行
い、不純物イオンを開口部の半導体基板１内に選択的に
注入して、例えばＰ型の不純物拡散領域８を形成するこ
とにより、形成される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の製造法において、下記のような問題が
あった。
来の半導体装置の製造法において、下記のような問題が
あった。
【０００５】すなわち、図２に示すように、フォトレジ
スト６の開口幅Ｌのバラツキにより、Ｐ型不純物拡散領
域８の広さもバラつく。同時に、開口幅Ｌのバラツキに
よって多結晶シリコン膜４から不純物拡散領域８までの
距離Ｋにもバラツキが生じる。したがって、Ｐ型不純物
拡散領域８は、フォトレジスト６の開口幅Ｌの精度によ
って大きく影響を受け、結局、フォトレジスト６のバラ
ツキによって不純物拡散領域８にもバラツキが生じるこ
とになる。
スト６の開口幅Ｌのバラツキにより、Ｐ型不純物拡散領
域８の広さもバラつく。同時に、開口幅Ｌのバラツキに
よって多結晶シリコン膜４から不純物拡散領域８までの
距離Ｋにもバラツキが生じる。したがって、Ｐ型不純物
拡散領域８は、フォトレジスト６の開口幅Ｌの精度によ
って大きく影響を受け、結局、フォトレジスト６のバラ
ツキによって不純物拡散領域８にもバラツキが生じるこ
とになる。
【０００６】一方、このようなバラツキは、多結晶シリ
コン膜４のセルフアラインメントを利用したイオン注入
を行うことにより解消でき、このセルフアラインメント
による選択拡散は、図３に示す方法で行われる。すなわ
ち、フォトレジスト６の開口部を多結晶シリコン膜４の
直上にまで広げ、この状態で不純物イオンの注入を行っ
て、不純物拡散領域８を形成する。つまり、多結晶シリ
コン膜４のエッジの一部を利用し、フォトレジスト６の
開口部と多結晶シリコン膜４のエッジで構成されるパタ
ーンを用いて不純物拡散領域８を形成する方法である。
コン膜４のセルフアラインメントを利用したイオン注入
を行うことにより解消でき、このセルフアラインメント
による選択拡散は、図３に示す方法で行われる。すなわ
ち、フォトレジスト６の開口部を多結晶シリコン膜４の
直上にまで広げ、この状態で不純物イオンの注入を行っ
て、不純物拡散領域８を形成する。つまり、多結晶シリ
コン膜４のエッジの一部を利用し、フォトレジスト６の
開口部と多結晶シリコン膜４のエッジで構成されるパタ
ーンを用いて不純物拡散領域８を形成する方法である。
【０００７】しかしながら、その場合、図３に示すよう
に、多結晶シリコン膜ｃの膜厚によっては、高エネルギ
ーで加速される不純物イオンの一部が透過し、半導体基
板ａ内にドーピングされることがある。このため、多結
晶シリコン膜ｃ下の一部がＰ型不純物拡散領域ｅになな
ってしまうという問題があった。このような不純物イオ
ンの透過は、注入エネルギーの強さと多結晶シリコン膜
の膜厚との調整より防止しうるが、あまりに多結晶シリ
コン膜の膜厚を増大させることは半導体装置の製造上好
ましくない一方、不純物イオンの注入エネルギーを低減
すると深い不純物拡散領域を形成することができない。
に、多結晶シリコン膜ｃの膜厚によっては、高エネルギ
ーで加速される不純物イオンの一部が透過し、半導体基
板ａ内にドーピングされることがある。このため、多結
晶シリコン膜ｃ下の一部がＰ型不純物拡散領域ｅになな
ってしまうという問題があった。このような不純物イオ
ンの透過は、注入エネルギーの強さと多結晶シリコン膜
の膜厚との調整より防止しうるが、あまりに多結晶シリ
コン膜の膜厚を増大させることは半導体装置の製造上好
ましくない一方、不純物イオンの注入エネルギーを低減
すると深い不純物拡散領域を形成することができない。
【０００８】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、多結晶シリコン膜のパターンを利用
したセルフアラインメントによる高エネルギーイオン注
入を行う際に、多結晶シリコン膜の膜厚を増大させるこ
となく、多結晶シリコン膜を介する不純物イオンの透過
を阻止する手段を講ずることにより、精度よく深い領域
への濃度プロファイルの制御を可能とすることにある。
あり、その目的は、多結晶シリコン膜のパターンを利用
したセルフアラインメントによる高エネルギーイオン注
入を行う際に、多結晶シリコン膜の膜厚を増大させるこ
となく、多結晶シリコン膜を介する不純物イオンの透過
を阻止する手段を講ずることにより、精度よく深い領域
への濃度プロファイルの制御を可能とすることにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
本発明の講じた手段は、半導体装置の製造方法として、
図１に示すように、半導体基板の主表面上に、第１シリ
コン酸化膜、窒化シリコン膜、多結晶シリコン膜及び第
２シリコン酸化膜を順に形成する工程と、上記第２シリ
コン酸化膜及び多結晶シリコン膜を同時にエッチングす
る工程と、上記工程により形成されたエッチング部−非
エッチング部間の段差の一部を開口部に含むようフォト
レジストでパターンを形成する工程と、上記パターンの
開口部からシリコン基板に加速エネルギー２００keV 以
上でイオンを注入する工程と、上記フォトレジストの除
去後上記第２シリコン酸化膜を除去する工程とを有する
方法とした。
本発明の講じた手段は、半導体装置の製造方法として、
図１に示すように、半導体基板の主表面上に、第１シリ
コン酸化膜、窒化シリコン膜、多結晶シリコン膜及び第
２シリコン酸化膜を順に形成する工程と、上記第２シリ
コン酸化膜及び多結晶シリコン膜を同時にエッチングす
る工程と、上記工程により形成されたエッチング部−非
エッチング部間の段差の一部を開口部に含むようフォト
レジストでパターンを形成する工程と、上記パターンの
開口部からシリコン基板に加速エネルギー２００keV 以
上でイオンを注入する工程と、上記フォトレジストの除
去後上記第２シリコン酸化膜を除去する工程とを有する
方法とした。
【００１０】
【作用】以上の方法により、本発明では、高エネルギー
イオン注入を行う前に、多結晶シリコン膜の上に第２シ
リコン酸化膜が形成され、セルフアラインメントは多結
晶シリコン膜及び第２シリコン膜からなる２層膜の端部
で行われるので、注入加速エネルギーが高くなった場
合、第２シリコン酸化膜の厚さを増大させることで、多
結晶シリコン膜の膜厚を増大させなくても、イオンの透
過が阻止されることになる。
イオン注入を行う前に、多結晶シリコン膜の上に第２シ
リコン酸化膜が形成され、セルフアラインメントは多結
晶シリコン膜及び第２シリコン膜からなる２層膜の端部
で行われるので、注入加速エネルギーが高くなった場
合、第２シリコン酸化膜の厚さを増大させることで、多
結晶シリコン膜の膜厚を増大させなくても、イオンの透
過が阻止されることになる。
【００１１】さらに、多結晶シリコン膜の上に形成され
た第２シリコン酸化膜がイオン注入後に除去される際に
も、第１シリコン酸化膜の上にフッ酸系でほとんどエッ
チングされない窒化シリコン膜が形成されているので、
第１シリコン酸化膜がこのエッチング工程による悪影響
を受けることがなく、第１シリコン酸化膜に必要な絶縁
機能が維持されることになる。
た第２シリコン酸化膜がイオン注入後に除去される際に
も、第１シリコン酸化膜の上にフッ酸系でほとんどエッ
チングされない窒化シリコン膜が形成されているので、
第１シリコン酸化膜がこのエッチング工程による悪影響
を受けることがなく、第１シリコン酸化膜に必要な絶縁
機能が維持されることになる。
【００１２】
【実施例】以下、本発明の実施例について、図１に基づ
き説明する。
き説明する。
【００１３】図１（ａ）〜（ｄ）は、実施例に係る半導
体装置である集積回路の製造法を示す。
体装置である集積回路の製造法を示す。
【００１４】まず、同図（ａ）に示すように、Ｎ型の半
導体基板１上に、第１シリコン酸化膜２と、窒化シリコ
ン膜３と、多結晶シリコン膜４と、第２シリコン酸化膜
５とを順に形成し、さらに最上部の第２シリコン酸化膜
５の直上に、一部を開口させたフォトレジスト６を形成
する。
導体基板１上に、第１シリコン酸化膜２と、窒化シリコ
ン膜３と、多結晶シリコン膜４と、第２シリコン酸化膜
５とを順に形成し、さらに最上部の第２シリコン酸化膜
５の直上に、一部を開口させたフォトレジスト６を形成
する。
【００１５】次に、この状態でエッチングを行った後、
フォトレジスト６を除去すると、同図（ｂ）に示すよう
に、上記第２シリコン膜５と多結晶シリコン膜４とが、
フォトレジスト６でカバーされていた部分を残して同時
に除去された状態となる。つまり、基板上には、エッチ
ング部−残部の境界に段差が形成されている。
フォトレジスト６を除去すると、同図（ｂ）に示すよう
に、上記第２シリコン膜５と多結晶シリコン膜４とが、
フォトレジスト６でカバーされていた部分を残して同時
に除去された状態となる。つまり、基板上には、エッチ
ング部−残部の境界に段差が形成されている。
【００１６】さらに、同図（ｃ）に示すように、上記段
差の一部を開口部に含むようフォトレジスト７を形成
し、この状態で、高エネルギーで加速された不純物イオ
ンを高エネルギーで加速して照射し、半導体基板１内に
注入する。このイオン注入によって、シリコン基板１内
には、フォトレジスト７の開口部と第２シリコン酸化膜
５及び多結晶シリコン膜４からなる２層膜の端部とをパ
ターンとするＰ型の不純物拡散領域８が形成されてい
る。つまり、フォトレジスト７の開口部において、第２
シリコン酸化膜５及び多結晶シリコン膜４によって、不
純物イオンの注入が阻止され、多結晶シリコン膜（ゲー
ト）に対してセルフアラインメントにより形成される。
差の一部を開口部に含むようフォトレジスト７を形成
し、この状態で、高エネルギーで加速された不純物イオ
ンを高エネルギーで加速して照射し、半導体基板１内に
注入する。このイオン注入によって、シリコン基板１内
には、フォトレジスト７の開口部と第２シリコン酸化膜
５及び多結晶シリコン膜４からなる２層膜の端部とをパ
ターンとするＰ型の不純物拡散領域８が形成されてい
る。つまり、フォトレジスト７の開口部において、第２
シリコン酸化膜５及び多結晶シリコン膜４によって、不
純物イオンの注入が阻止され、多結晶シリコン膜（ゲー
ト）に対してセルフアラインメントにより形成される。
【００１７】最後に、フォトレジスト７を除去した後、
フッ酸系強酸で第２シリコン酸化膜５を除去すると、同
図（ｄ）に示す状態となる。つまり、半導体基板１上に
は、第１酸化膜２及び窒化シリコン膜３を介して多結晶
シリコンゲート４が形成され、半導体基板１内には、多
結晶シリコンゲート４の端部の直下部から多結晶シリコ
ンゲート４とは反対側に延びる不純物拡散領域８が形成
されている。このとき、窒化シリコン膜２はフッ酸では
エッチングされないことから、窒化シリコン膜３でカバ
ーされた第１シリコン酸化膜２はこの工程によって影響
を受けない。
フッ酸系強酸で第２シリコン酸化膜５を除去すると、同
図（ｄ）に示す状態となる。つまり、半導体基板１上に
は、第１酸化膜２及び窒化シリコン膜３を介して多結晶
シリコンゲート４が形成され、半導体基板１内には、多
結晶シリコンゲート４の端部の直下部から多結晶シリコ
ンゲート４とは反対側に延びる不純物拡散領域８が形成
されている。このとき、窒化シリコン膜２はフッ酸では
エッチングされないことから、窒化シリコン膜３でカバ
ーされた第１シリコン酸化膜２はこの工程によって影響
を受けない。
【００１８】なお、この後の工程は説明を省略するが、
周知の方法により、相間絶縁膜や電極・配線のパターニ
ング工程等を経て、集積回路が形成される。
周知の方法により、相間絶縁膜や電極・配線のパターニ
ング工程等を経て、集積回路が形成される。
【００１９】したがって、上記実施例では、高エネルギ
ーイオン注入工程において、多結晶シリコン膜４の上に
第２シリコン酸化膜５が形成されているので、フォトレ
ジスト７の開口部において、第２シリコン酸化膜５及び
多結晶シリコン膜４からなる２層膜により注入が阻止さ
れる。また、注入加速エネルギーを高くしても第２シリ
コン酸化膜５の厚さＴを厚くすることで、多結晶シリコ
ン膜５の膜厚を増大することなく、イオンの透過を防ぐ
ことができるので、製造上の不都合を招くことなく、深
い領域の濃度プロファイルの制御が可能になる。
ーイオン注入工程において、多結晶シリコン膜４の上に
第２シリコン酸化膜５が形成されているので、フォトレ
ジスト７の開口部において、第２シリコン酸化膜５及び
多結晶シリコン膜４からなる２層膜により注入が阻止さ
れる。また、注入加速エネルギーを高くしても第２シリ
コン酸化膜５の厚さＴを厚くすることで、多結晶シリコ
ン膜５の膜厚を増大することなく、イオンの透過を防ぐ
ことができるので、製造上の不都合を招くことなく、深
い領域の濃度プロファイルの制御が可能になる。
【００２０】さらに、多結晶シリコン膜４の上に形成さ
れた第２シリコン酸化膜６は、イオン注入の際における
遮蔽部材としての機能を果した後は除去する必要がある
が、その場合、通常フッ酸系の強酸が使用される。その
とき、そのままでは、この強酸によって第１シリコン酸
化膜２も同時にエッチングされる虞れが生じるが、上記
実施例では、第１シリコン酸化膜２の上にフッ酸系でほ
とんどエッチングされない窒化シリコン膜３が形成され
ているので、第１シリコン酸化膜２はこのエッチング工
程による影響を受けることがない。また、窒化シリコン
膜３は第１シリコン酸化膜２の絶縁性に悪影響を及ぼす
ものではないため、第１シリコン酸化膜２は必要とされ
る絶縁機能を維持することができる。
れた第２シリコン酸化膜６は、イオン注入の際における
遮蔽部材としての機能を果した後は除去する必要がある
が、その場合、通常フッ酸系の強酸が使用される。その
とき、そのままでは、この強酸によって第１シリコン酸
化膜２も同時にエッチングされる虞れが生じるが、上記
実施例では、第１シリコン酸化膜２の上にフッ酸系でほ
とんどエッチングされない窒化シリコン膜３が形成され
ているので、第１シリコン酸化膜２はこのエッチング工
程による影響を受けることがない。また、窒化シリコン
膜３は第１シリコン酸化膜２の絶縁性に悪影響を及ぼす
ものではないため、第１シリコン酸化膜２は必要とされ
る絶縁機能を維持することができる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
半導体装置の製造方法として、半導体基板の主表面上
に、第１シリコン酸化膜、窒化シリコン膜、多結晶シリ
コン膜及び第２シリコン酸化膜を順に形成し、第２シリ
コン酸化膜と多結晶シリコン膜とを所定部分を残して同
時にエッチングして、形成されたエッチング部−残部間
の段差の一部を開口部に含むようフォトレジストでパタ
ーンを形成した後、加速エネルギー２００keV 以上でイ
オンを注入し、第２シリコン酸化膜を除去するようにし
たので、多結晶シリコン膜及び第２シリコン膜に対して
セルフアラインメントで高エネルギーイオン注入を行う
ことにより、注入加速エネルギーの増大に対し、多結晶
シリコン膜の膜厚を増大することなく第２シリコン酸化
膜の膜厚の増大でイオンの透過を阻止することができ、
よって、製造上の不都合を招くことなく、深い領域の濃
度プロファイルの制御を可能としうる。
半導体装置の製造方法として、半導体基板の主表面上
に、第１シリコン酸化膜、窒化シリコン膜、多結晶シリ
コン膜及び第２シリコン酸化膜を順に形成し、第２シリ
コン酸化膜と多結晶シリコン膜とを所定部分を残して同
時にエッチングして、形成されたエッチング部−残部間
の段差の一部を開口部に含むようフォトレジストでパタ
ーンを形成した後、加速エネルギー２００keV 以上でイ
オンを注入し、第２シリコン酸化膜を除去するようにし
たので、多結晶シリコン膜及び第２シリコン膜に対して
セルフアラインメントで高エネルギーイオン注入を行う
ことにより、注入加速エネルギーの増大に対し、多結晶
シリコン膜の膜厚を増大することなく第２シリコン酸化
膜の膜厚の増大でイオンの透過を阻止することができ、
よって、製造上の不都合を招くことなく、深い領域の濃
度プロファイルの制御を可能としうる。
【図１】本発明の実施例に係る半導体装置の製造工程に
おける基板の状態を示す断面図である。
おける基板の状態を示す断面図である。
【図２】従来の高エネルギー注入方法における基板の状
態を示す断面図である。
態を示す断面図である。
【図３】従来のセルフアラインメントを利用した高エネ
ルギー注入方法による基板状態を示す断面図である。
ルギー注入方法による基板状態を示す断面図である。
１ 半導体基板 ２ 第１シリコン酸化膜 ３ 窒化シリコン膜 ４ 多結晶シリコン膜 ５ 第２シリコン酸化膜 ６ フォトレジスト ７ フォトレジスト ８ 不純物拡散領域
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7377−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｆ
Claims (1)
- 【請求項１】 半導体基板の主表面上に、第１シリコン
酸化膜、窒化シリコン膜、多結晶シリコン膜及び第２シ
リコン酸化膜を順に形成する工程と、 上記第２シリコン酸化膜及び多結晶シリコン膜を所定部
分を残して同時にエッチングする工程と、 上記工程により形成されたエッチング部−非エッチング
部間の段差の一部を開口部に含むようフォトレジストで
パターンを形成する工程と、 上記パターンの開口部からシリコン基板に加速エネルギ
ー２００keV 以上でイオンを注入する工程と、 上記フォトレジストの除去後上記第２シリコン酸化膜を
除去する工程とを有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239187A JPH0689871A (ja) | 1992-09-08 | 1992-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239187A JPH0689871A (ja) | 1992-09-08 | 1992-09-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689871A true JPH0689871A (ja) | 1994-03-29 |
Family
ID=17041013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4239187A Pending JPH0689871A (ja) | 1992-09-08 | 1992-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098146B2 (en) | 2001-12-25 | 2006-08-29 | Kabushiki Kaisha Toshiba | Semiconductor device having patterned SOI structure and method for fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214459A (ja) * | 1985-07-11 | 1987-01-23 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置の製造方法 |
-
1992
- 1992-09-08 JP JP4239187A patent/JPH0689871A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214459A (ja) * | 1985-07-11 | 1987-01-23 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098146B2 (en) | 2001-12-25 | 2006-08-29 | Kabushiki Kaisha Toshiba | Semiconductor device having patterned SOI structure and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642878A (en) | Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions | |
| US4488351A (en) | Method for manufacturing semiconductor device | |
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| US4554726A (en) | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well | |
| US4498227A (en) | Wafer fabrication by implanting through protective layer | |
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JP2775765B2 (ja) | 半導体装置の製造法 | |
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JPH0689871A (ja) | 半導体装置の製造方法 | |
| EP0181501A2 (en) | Method for making complementary MOS integrated circuit | |
| JPS60193371A (ja) | 半導体装置の製造方法 | |
| JPH09181313A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| KR0125313B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPH05152329A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0328833B2 (ja) | ||
| KR0135090B1 (ko) | 반도체 제조의 웰 형성방법 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JP2000188396A (ja) | 半導体装置の製造方法 | |
| KR0125312B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JP3370816B2 (ja) | 半導体装置の製造方法 | |
| JPH0536983A (ja) | 半導体製造装置及びその製造方法 | |
| KR930008887B1 (ko) | 반도체 장치의 소자 분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970819 |