JPH0689893A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0689893A JPH0689893A JP4010448A JP1044892A JPH0689893A JP H0689893 A JPH0689893 A JP H0689893A JP 4010448 A JP4010448 A JP 4010448A JP 1044892 A JP1044892 A JP 1044892A JP H0689893 A JPH0689893 A JP H0689893A
- Authority
- JP
- Japan
- Prior art keywords
- film
- stress
- semiconductor device
- layer electrode
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】プラズマ窒化膜を用いた層間絶縁膜は、平坦性
をよくするために膜厚を厚くするとその内部応力が大き
くなるために亀裂が入りやすくなる。よって内部応力の
低減化を図り、層間絶縁膜を厚くできるようにする。 【構成】層間絶縁膜の構成をプラズマ窒化膜や酸化珪素
膜というように内部応力が引張り応力と圧縮応力である
絶縁膜を２層以上積層形成して内部応力の低減化を行な
う。
をよくするために膜厚を厚くするとその内部応力が大き
くなるために亀裂が入りやすくなる。よって内部応力の
低減化を図り、層間絶縁膜を厚くできるようにする。 【構成】層間絶縁膜の構成をプラズマ窒化膜や酸化珪素
膜というように内部応力が引張り応力と圧縮応力である
絶縁膜を２層以上積層形成して内部応力の低減化を行な
う。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の構造に関
し、特に層間絶縁膜の構造に関する。
し、特に層間絶縁膜の構造に関する。
【０００２】
【従来の技術】半導体装置では、配線に必要な面積を減
少させ高集積度化高密度化を実現するために二層または
それ以上の電極を形成している。各層の電極の間には酸
化珪素膜（以下ＳｉＯ2 膜と称する）等が形成されてお
り絶縁分離されている。この層間絶縁膜には以下の特性
が要求される。
少させ高集積度化高密度化を実現するために二層または
それ以上の電極を形成している。各層の電極の間には酸
化珪素膜（以下ＳｉＯ2 膜と称する）等が形成されてお
り絶縁分離されている。この層間絶縁膜には以下の特性
が要求される。
【０００３】１．ステップカバレージが良いこと。
【０００４】２．電極との密着性のよいこと。
【０００５】３．耐クラック性のよいこと。
【０００６】４．耐圧の高いこと。 以上の要件を満たし、 １．低温で形成できる。
【０００７】２．外界からの水分やナトリウムなどの不
純物の侵入を妨げる役割が顕著である。 という特長のあるプラズマＣＶＤ法により形成された窒
化珪素膜（以下プラズマ窒化膜と略す）が主に層間絶縁
膜として使われている。
純物の侵入を妨げる役割が顕著である。 という特長のあるプラズマＣＶＤ法により形成された窒
化珪素膜（以下プラズマ窒化膜と略す）が主に層間絶縁
膜として使われている。
【０００８】図３は層間絶縁膜にプラズマ窒化膜が用い
られている代表的な例である。表面がシリコン酸化膜等
でおおわれ、内部に半導体素子が形成されたシリコン基
板１上に第一層電極２が形成されており、この上にプラ
ズマ窒化膜３および第二層電極４が形成されている。第
一層電極２と第二層電極４とはプラズマ窒化膜３をエッ
チングして作られたスルーホールにより電気的に接続さ
れている。
られている代表的な例である。表面がシリコン酸化膜等
でおおわれ、内部に半導体素子が形成されたシリコン基
板１上に第一層電極２が形成されており、この上にプラ
ズマ窒化膜３および第二層電極４が形成されている。第
一層電極２と第二層電極４とはプラズマ窒化膜３をエッ
チングして作られたスルーホールにより電気的に接続さ
れている。
【０００９】
【発明が解決しようとする課題】近年、半導体装置の集
積化が進みパターン幅が狭くなり、しかもパターン幅と
膜厚との比（以後これをアスペクト比と称する）が大き
くなった。このため層間絶縁膜の平坦性を良くするよう
にプラズマ窒化膜の膜厚を厚することが必要となってき
た。ところがプラズマ窒化膜の膜厚を大きくすると内部
応力が大きくなり、このためにプラズマ窒化膜に亀裂が
入り外部からの不純物の侵入が容易になるという問題点
があった。
積化が進みパターン幅が狭くなり、しかもパターン幅と
膜厚との比（以後これをアスペクト比と称する）が大き
くなった。このため層間絶縁膜の平坦性を良くするよう
にプラズマ窒化膜の膜厚を厚することが必要となってき
た。ところがプラズマ窒化膜の膜厚を大きくすると内部
応力が大きくなり、このためにプラズマ窒化膜に亀裂が
入り外部からの不純物の侵入が容易になるという問題点
があった。
【００１０】
【課題を解決するための手段】本発明によれば、層間絶
縁膜として内部応力が引張り応力と圧縮応力のかかる方
向の異なる２種類の絶縁物を用い、互いに積層した絶縁
膜を用いた半導体装置を得る。
縁膜として内部応力が引張り応力と圧縮応力のかかる方
向の異なる２種類の絶縁物を用い、互いに積層した絶縁
膜を用いた半導体装置を得る。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１２】図１は本発明の一実施例を示す半導体装置
の電極部の断面図である。内部に半導体素子が形成さ
れ、表面が接続用開口のある絶縁膜（例えば、ＳｉＯ2
膜）でおおわれたシリコン基板１１上に厚さ０．５μｍ
の第一層電極１２が形成されている。その上に厚さ１．
０μｍのプラズマ窒化膜１３が成長され、さらにこの上
に１．０μｍの常圧ＣＶＤ法で形成されたＳｉＯ2 膜１
５が成長され、層間絶縁膜を形成している。第一層電極
１２と第二層電極１４とは層間絶縁膜の所定の場所をエ
ッチングすることによりできたコンタクトホールの部分
で電気的に接続されている。
の電極部の断面図である。内部に半導体素子が形成さ
れ、表面が接続用開口のある絶縁膜（例えば、ＳｉＯ2
膜）でおおわれたシリコン基板１１上に厚さ０．５μｍ
の第一層電極１２が形成されている。その上に厚さ１．
０μｍのプラズマ窒化膜１３が成長され、さらにこの上
に１．０μｍの常圧ＣＶＤ法で形成されたＳｉＯ2 膜１
５が成長され、層間絶縁膜を形成している。第一層電極
１２と第二層電極１４とは層間絶縁膜の所定の場所をエ
ッチングすることによりできたコンタクトホールの部分
で電気的に接続されている。
【００１３】ここでプラズマ窒化膜３の内部応力は圧縮
圧力でありその大きさは４×１０9ｄｙｎ／ｃｍ2 であ
る。一方ＳｉＯ2 膜５の内部応力は引張り応力でその大
きさは６〜８×１０8 ｄｙｎ／ｃｍ2 で２つの膜の内部
応力はほぼ打ち消される。
圧力でありその大きさは４×１０9ｄｙｎ／ｃｍ2 であ
る。一方ＳｉＯ2 膜５の内部応力は引張り応力でその大
きさは６〜８×１０8 ｄｙｎ／ｃｍ2 で２つの膜の内部
応力はほぼ打ち消される。
【００１４】同様な効果がＳｉＯ2 膜の代りにリンシリ
ケートガラス膜（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ
Ｇｌａｓｓ）を用いても得られる。
ケートガラス膜（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ
Ｇｌａｓｓ）を用いても得られる。
【００１５】図２は本発明の他の実施例を示す半導体装
置の電極部の断面図である。内部に半導体素子が形成さ
れ、表面がＳｉＯ2 膜等で電極接続部を除いておおわれ
たシリコン基板２１上に厚さ２．０μｍ、電極幅１．０
μｍアスペクト比が２の第一層電極２２が形成されてい
る。その上に厚さ１．５〜２．０μｍのプラズマ窒化膜
２３が形成されている。その上にさらに１．５〜２．０
μｍのＳｉＯ2 膜２５および０．５〜２．０μｍのプラ
ズマ窒化膜２６が形成されて、３層の層間絶縁膜を形成
している。第一層電極２２と第二層電極２４は層間絶縁
膜の所定の場所をエッチングすることによってできたコ
ンタクトホールの部分で電気的に接続されている。
置の電極部の断面図である。内部に半導体素子が形成さ
れ、表面がＳｉＯ2 膜等で電極接続部を除いておおわれ
たシリコン基板２１上に厚さ２．０μｍ、電極幅１．０
μｍアスペクト比が２の第一層電極２２が形成されてい
る。その上に厚さ１．５〜２．０μｍのプラズマ窒化膜
２３が形成されている。その上にさらに１．５〜２．０
μｍのＳｉＯ2 膜２５および０．５〜２．０μｍのプラ
ズマ窒化膜２６が形成されて、３層の層間絶縁膜を形成
している。第一層電極２２と第二層電極２４は層間絶縁
膜の所定の場所をエッチングすることによってできたコ
ンタクトホールの部分で電気的に接続されている。
【００１６】ここでプラズマ窒化膜の内部応力は圧縮応
力であり、その大きさは４×１０9ｄｙｎ／ｃｍ2 であ
る。一方ＳｉＯ2 膜の内部応力は引張り応力でその大き
さは６〜８×１０8 ｄｙｎ／ｃｍ2 である。よってこの
２つの膜の内部応力はほぼ打ち消される。
力であり、その大きさは４×１０9ｄｙｎ／ｃｍ2 であ
る。一方ＳｉＯ2 膜の内部応力は引張り応力でその大き
さは６〜８×１０8 ｄｙｎ／ｃｍ2 である。よってこの
２つの膜の内部応力はほぼ打ち消される。
【００１７】またリン・シリケート・ガラス膜（以下Ｐ
ＳＧ膜と称す）も引張り応力を持っているので、同様な
効果がＳｉＯ2 膜の代りにＰＳＧ膜を用いても得られ
る。
ＳＧ膜と称す）も引張り応力を持っているので、同様な
効果がＳｉＯ2 膜の代りにＰＳＧ膜を用いても得られ
る。
【００１８】
【発明の効果】以上説明したように本発明は、プラズマ
窒化膜と内部応力の違うＳｉＯ2 膜やＰＳＧ膜をプラズ
マ窒化膜層上に成長させているので、内部応力が低減で
き平坦度が高くなるまで十分層間絶縁膜の膜厚を厚くす
ることができる。
窒化膜と内部応力の違うＳｉＯ2 膜やＰＳＧ膜をプラズ
マ窒化膜層上に成長させているので、内部応力が低減で
き平坦度が高くなるまで十分層間絶縁膜の膜厚を厚くす
ることができる。
【図１】本発明の一実施例による半導体装置の電極部の
断面図
断面図
【図２】本発明の他の実施例による半導体装置の電極部
の断面図
の断面図
【図３】従来の半導体装置の電極部の断面図
１，１１，２１ シリコン基板 ２，１２，２２ 第一層電極 ３，１３，２３，２６ プラズマ窒化膜 ４，１４，２４ 第二層電極 ５，１５，２５ ＳｉＯ2 膜
Claims (4)
- 【請求項１】 絶縁膜として内部応力が引張り応力と圧
縮応力の応力のかかる方向の異なる２種類の絶縁物を用
いたことを特徴とする半導体装置 - 【請求項２】 前記異なる２種類の絶縁物はプラズマ窒
化物とシリコン酸化物であることを特徴とする請求項１
記載の半導体装置 - 【請求項３】 前記絶縁膜は３層以上の絶縁膜で構成さ
れていることを特徴とする請求項１記載の半導体装置 - 【請求項４】 前記３層以上の絶縁膜は前記異なる２種
類の絶縁物の一方を他方がはさむように積層されている
ことを特徴とする請求項３記載の半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010448A JPH0689893A (ja) | 1991-11-11 | 1992-01-24 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-294663 | 1991-11-11 | ||
| JP29466391 | 1991-11-11 | ||
| JP4010448A JPH0689893A (ja) | 1991-11-11 | 1992-01-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689893A true JPH0689893A (ja) | 1994-03-29 |
Family
ID=26345722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010448A Pending JPH0689893A (ja) | 1991-11-11 | 1992-01-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689893A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998052227A1 (en) * | 1997-05-13 | 1998-11-19 | Mitsubishi Denki Kabushiki Kaisha | Dielectric thin film element and method for manufacturing the same |
| US5897376A (en) * | 1993-09-20 | 1999-04-27 | Seiko Instruments Inc. | Method of manufacturing a semiconductor device having a reflection reducing film |
| WO2003012859A1 (en) * | 2001-07-30 | 2003-02-13 | Mitsubishi Denki Kabushiki Kaisha | Electrode structure, and method for manufacturing thin-film structure |
| JP2010074173A (ja) * | 2009-10-08 | 2010-04-02 | Mitsubishi Electric Corp | 電極構造 |
| WO2011125928A1 (ja) * | 2010-04-01 | 2011-10-13 | ローム株式会社 | 半導体装置およびその製造方法 |
| EP3046146A1 (en) * | 2015-01-14 | 2016-07-20 | Fuji Electric Co. Ltd. | High breakdown voltage passive element and high breakdown voltage passive element manufacturing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154133A (ja) * | 1984-12-21 | 1986-07-12 | ドイチエ・アイテイーテイー・インダストリーズ・ゲゼルシヤフト・ミト・ベシユレンクタ・ハフツンク | プラスチツク‐カプセル封じ半導体装置 |
| JPS61279132A (ja) * | 1985-06-05 | 1986-12-09 | Sony Corp | 半導体装置 |
| JPS62137855A (ja) * | 1985-12-12 | 1987-06-20 | Sumitomo Electric Ind Ltd | 多層配線構造を有する半導体装置 |
| JPH01207932A (ja) * | 1988-02-16 | 1989-08-21 | Fuji Electric Co Ltd | 半導体装置 |
-
1992
- 1992-01-24 JP JP4010448A patent/JPH0689893A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154133A (ja) * | 1984-12-21 | 1986-07-12 | ドイチエ・アイテイーテイー・インダストリーズ・ゲゼルシヤフト・ミト・ベシユレンクタ・ハフツンク | プラスチツク‐カプセル封じ半導体装置 |
| JPS61279132A (ja) * | 1985-06-05 | 1986-12-09 | Sony Corp | 半導体装置 |
| JPS62137855A (ja) * | 1985-12-12 | 1987-06-20 | Sumitomo Electric Ind Ltd | 多層配線構造を有する半導体装置 |
| JPH01207932A (ja) * | 1988-02-16 | 1989-08-21 | Fuji Electric Co Ltd | 半導体装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897376A (en) * | 1993-09-20 | 1999-04-27 | Seiko Instruments Inc. | Method of manufacturing a semiconductor device having a reflection reducing film |
| WO1998052227A1 (en) * | 1997-05-13 | 1998-11-19 | Mitsubishi Denki Kabushiki Kaisha | Dielectric thin film element and method for manufacturing the same |
| JP4540983B2 (ja) * | 2001-07-30 | 2010-09-08 | 三菱電機株式会社 | 電極構造、薄膜構造体の製造方法 |
| WO2003012859A1 (en) * | 2001-07-30 | 2003-02-13 | Mitsubishi Denki Kabushiki Kaisha | Electrode structure, and method for manufacturing thin-film structure |
| US6812568B2 (en) | 2001-07-30 | 2004-11-02 | Mitsubishi Denki Kabushiki Kaisha | Electrode structure, and method for manufacturing thin-film structure |
| JPWO2003012859A1 (ja) * | 2001-07-30 | 2004-11-25 | 三菱電機株式会社 | 電極構造、薄膜構造体の製造方法 |
| CN100355057C (zh) * | 2001-07-30 | 2007-12-12 | 三菱电机株式会社 | 电极构造、薄膜构造体的制造方法 |
| JP2010074173A (ja) * | 2009-10-08 | 2010-04-02 | Mitsubishi Electric Corp | 電極構造 |
| WO2011125928A1 (ja) * | 2010-04-01 | 2011-10-13 | ローム株式会社 | 半導体装置およびその製造方法 |
| US9425147B2 (en) | 2010-04-01 | 2016-08-23 | Rohm Co., Ltd. | Semiconductor device |
| EP3046146A1 (en) * | 2015-01-14 | 2016-07-20 | Fuji Electric Co. Ltd. | High breakdown voltage passive element and high breakdown voltage passive element manufacturing method |
| US10224390B2 (en) | 2015-01-14 | 2019-03-05 | Fuji Electric Co., Ltd. | High breakdown voltage passive element and high breakdown voltage passive element manufacturing method |
| US10566410B2 (en) | 2015-01-14 | 2020-02-18 | Fuji Electric Co., Ltd. | High breakdown voltage passive element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| US20070117387A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH056890A (ja) | パツシベーシヨン多層膜を備えた半導体装置及びその製造方法 | |
| JPH04311059A (ja) | 配線容量の低減方法 | |
| US5177592A (en) | Semiconductor device | |
| JPS61279132A (ja) | 半導体装置 | |
| JPH05129281A (ja) | 半導体装置の製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JP2933766B2 (ja) | 半導体装置およびその製造方法 | |
| KR0167291B1 (ko) | 반도체소자의 전극배선 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| JP2586705B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH0590255A (ja) | 半導体装置 | |
| JPH01152648A (ja) | 半導体装置 | |
| KR100187724B1 (ko) | 고 방열 구조를 갖는 반도체 칩 | |
| JP2001345381A5 (ja) | ||
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS62154642A (ja) | 半導体装置 | |
| JPS60116137A (ja) | 半導体装置用多層膜 | |
| JPS6366951A (ja) | 半導体装置 | |
| JPH0564464B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980707 |