JPH01207932A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01207932A JPH01207932A JP3346588A JP3346588A JPH01207932A JP H01207932 A JPH01207932 A JP H01207932A JP 3346588 A JP3346588 A JP 3346588A JP 3346588 A JP3346588 A JP 3346588A JP H01207932 A JPH01207932 A JP H01207932A
- Authority
- JP
- Japan
- Prior art keywords
- film
- films
- laminated
- thickness
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕゛
本発明は、半導体基板に接してパッシベーション膜を有
し、さらに基板上に設けられる配線を覆って同様なパッ
シベーション機能をもつ最終保護膜を有する半導体装置
に関する。
し、さらに基板上に設けられる配線を覆って同様なパッ
シベーション機能をもつ最終保護膜を有する半導体装置
に関する。
半導体装置の特性の安定化のために、不安定性の要因の
侵入を阻止し、また半導体基板に内在しているもしくは
内部で発生した不安定性の要因を除去し、不活性化する
ためにパッシベーションが行われる。雰囲気に接する最
終保護膜は特に外気の影響の阻止のほかルこ亀裂の発生
のない耐タラツク性が要求される。
侵入を阻止し、また半導体基板に内在しているもしくは
内部で発生した不安定性の要因を除去し、不活性化する
ためにパッシベーションが行われる。雰囲気に接する最
終保護膜は特に外気の影響の阻止のほかルこ亀裂の発生
のない耐タラツク性が要求される。
従来、半導体装置の最終保護膜としてりんガラス（ＰＳ
Ｇ）、酸化珪素（Ｓｉｆｔ） 、窒化珪素（ＳｉＪ４）
＋酸窒化珪素（ＳｉＯＮ）などが使われてきている。こ
のうち、ＰＳＧ膜は、りんによる不純物のゲッタリング
効果と耐クランクの点で優れてはいるが、りんを含んで
いるため耐水性の低下による配線金属のＭの腐食等を引
き起こす可能性があるため、きびしい条件下では使用で
きない。
Ｇ）、酸化珪素（Ｓｉｆｔ） 、窒化珪素（ＳｉＪ４）
＋酸窒化珪素（ＳｉＯＮ）などが使われてきている。こ
のうち、ＰＳＧ膜は、りんによる不純物のゲッタリング
効果と耐クランクの点で優れてはいるが、りんを含んで
いるため耐水性の低下による配線金属のＭの腐食等を引
き起こす可能性があるため、きびしい条件下では使用で
きない。
５ｉＪ４は、不純物や水分の阻止効果がきわめて大きい
かわり、膜の応力が大きいため耐クランク性に問題があ
る。また、Ｓｉ３Ｎ４を最終保護膜として用いる場合の
製法は原料ガスにＳｉ■ｔ、’ＮＨｓ等を用いてのプラ
ズマＣＶＤ法によるため、膜中に多量のＮ−Ｈ；’５ｉ
＝Ｈ基が混入、している。この膜中の多量の水素により
％１０．５ＦＥＴのしきい値電圧を変動させる等の問題
・を、発パ生させている。また、Ｓｉ３Ｎ、膜の応力を
緩和させるために、５ｉ０２とＳｉ３Ｎ４を混合した膜
として５ｉＯＮ膜が用いられているが、５ｉＯＮ膜は膜
質の再現性等の問題がある。
かわり、膜の応力が大きいため耐クランク性に問題があ
る。また、Ｓｉ３Ｎ４を最終保護膜として用いる場合の
製法は原料ガスにＳｉ■ｔ、’ＮＨｓ等を用いてのプラ
ズマＣＶＤ法によるため、膜中に多量のＮ−Ｈ；’５ｉ
＝Ｈ基が混入、している。この膜中の多量の水素により
％１０．５ＦＥＴのしきい値電圧を変動させる等の問題
・を、発パ生させている。また、Ｓｉ３Ｎ、膜の応力を
緩和させるために、５ｉ０２とＳｉ３Ｎ４を混合した膜
として５ｉＯＮ膜が用いられているが、５ｉＯＮ膜は膜
質の再現性等の問題がある。
その他、適度な耐水性、耐クラツク性を持つ膜としてＳ
ｔＯ，膜も用いられる場合がある。しかし最近の傾向と
しては、以上述べた各種膜を単体では使わず、第２図に
示すようにＭ配線２を設けたシリコン基板１上にＰＳＧ
Ｓ複膜ＳｉＯ□膜３ではさんだ構造にし、直接ＭがＰＳ
Ｇ膜と接触することを防ぐ方法、または５ｉＯ１膜とＳ
ｉ ｓＮａ膜あるいはＰＳＧ膜とＳｉＪ＊膜の２層構造
とし、５ｌｓＮａ膜の高い不純物や水分の阻止効果と、
５ｉ０２やＰＳＧを積層することによる低応力化とを組
み合わせた方法等がある。
ｔＯ，膜も用いられる場合がある。しかし最近の傾向と
しては、以上述べた各種膜を単体では使わず、第２図に
示すようにＭ配線２を設けたシリコン基板１上にＰＳＧ
Ｓ複膜ＳｉＯ□膜３ではさんだ構造にし、直接ＭがＰＳ
Ｇ膜と接触することを防ぐ方法、または５ｉＯ１膜とＳ
ｉ ｓＮａ膜あるいはＰＳＧ膜とＳｉＪ＊膜の２層構造
とし、５ｌｓＮａ膜の高い不純物や水分の阻止効果と、
５ｉ０２やＰＳＧを積層することによる低応力化とを組
み合わせた方法等がある。
しかしながら、最近の半導体素子の微細化に伴い、保護
膜の水素の影響を受けやすくなりＭＯＳＦＥＴのしきい
値電圧の変動が起こりやすくなったり、Ｍ配線の細線化
により保護膜の応力によるＭ配線の変形や断線が非常に
起きやすくなっている。
膜の水素の影響を受けやすくなりＭＯＳＦＥＴのしきい
値電圧の変動が起こりやすくなったり、Ｍ配線の細線化
により保護膜の応力によるＭ配線の変形や断線が非常に
起きやすくなっている。
このため、不純物や水分の高い阻止効果、膜の低応力化
等が非常に強く望まれている。
等が非常に強く望まれている。
本発明の課題は、外部からの不純物や水分の阻止性が向
上しかつ膜内応力の低下した最終保護膜を有する半導体
装置を提供するものとする。
上しかつ膜内応力の低下した最終保護膜を有する半導体
装置を提供するものとする。
上記の課題を解決するために、本発明の半導体装置は、
窒化珪素膜、酸化珪素膜およびりんガラス膜のうちの少
なくとも２種からなる積層膜の複数をさらに積層してな
る最終保護膜を有するものとする。
窒化珪素膜、酸化珪素膜およびりんガラス膜のうちの少
なくとも２種からなる積層膜の複数をさらに積層してな
る最終保護膜を有するものとする。
従来用いられていた２種の膜の積層では不十分であった
不純物や水分の阻止効果あるいは応力の低減が積層膜を
さらに複数積層することにより向上し、所要の膜性能を
得るに至る。
不純物や水分の阻止効果あるいは応力の低減が積層膜を
さらに複数積層することにより向上し、所要の膜性能を
得るに至る。
以下、第２図を含めて共通の部分には同一の符号を付し
た図を引用して本発明の実施例のいくつかについて述べ
る。
た図を引用して本発明の実施例のいくつかについて述べ
る。
第１図に示した実施例は、配線２を設けたシリコン基板
１の上ニ２ｏｏｏ人の厚さ（７） ５ｉＯｉ ＋！：
１０００人の厚さのＳｉ３Ｎ、からなる２層絶縁膜を３
層分積層し、全体で約ＩＩｎＡ弱の厚さにしたものであ
る。この酸化膜３と窒化膜５は、プラズマＣＶＤ法で窒
化膜を、プラズマＣＶＤ法または減圧ＣＶＤ法で酸化膜
を同一反応槽で連続成膜したものである。この実施例の
最終保護膜を第３図に示したように、６０００人の厚さ
ノ５ｉＯｚ膜３と３０００人の厚さの５ｉｓＮａ膜を積
層し、全体の犀さは第１図に示した場合と等しくした最
終保護膜と比較すると、シリコン板１のそりから測った
圧縮応力は第１図の実施例では１． ＯＸ １０Ｉ０ｄ
ｙｎ／ ａｊ、第３図の比較例では１．５×’１Ｑｌｏ
ｄｙｎ／−であった。また２気圧、１２５℃の水蒸気
中での圧力がま試験の結果では、第１図の実施例で１３
００時間で、第３図の比較例では１０００時間〜である
から耐水性の向上したことが実証された。
１の上ニ２ｏｏｏ人の厚さ（７） ５ｉＯｉ ＋！：
１０００人の厚さのＳｉ３Ｎ、からなる２層絶縁膜を３
層分積層し、全体で約ＩＩｎＡ弱の厚さにしたものであ
る。この酸化膜３と窒化膜５は、プラズマＣＶＤ法で窒
化膜を、プラズマＣＶＤ法または減圧ＣＶＤ法で酸化膜
を同一反応槽で連続成膜したものである。この実施例の
最終保護膜を第３図に示したように、６０００人の厚さ
ノ５ｉＯｚ膜３と３０００人の厚さの５ｉｓＮａ膜を積
層し、全体の犀さは第１図に示した場合と等しくした最
終保護膜と比較すると、シリコン板１のそりから測った
圧縮応力は第１図の実施例では１． ＯＸ １０Ｉ０ｄ
ｙｎ／ ａｊ、第３図の比較例では１．５×’１Ｑｌｏ
ｄｙｎ／−であった。また２気圧、１２５℃の水蒸気
中での圧力がま試験の結果では、第１図の実施例で１３
００時間で、第３図の比較例では１０００時間〜である
から耐水性の向上したことが実証された。
第４図は別の実施例を示し、最終保護膜は２０００人の
厚さのＰＳＧＳ複膜上に３層の１０００人の厚さの５ｉ
Ｊａ膜５を２０００人の厚さの５ｉＯ１膜３を介して積
層したもので、全体の厚さは約１μ弱である。ＰＳＧＳ
複膜りん濃度は２〜４％で、プラズマＣＶＤ法または減
圧ＣＶＤ法で形成でき、第１図の実施例の場合と同様に
この最終保護膜も同一反応槽で連続成膜したものである
。第５図はこの実施例に対する比較例で、基板１の上に
６０００人の厚さのＰＳＧＳ複膜３０００人の５ｉｓＮ
ａ膜５を積層したものである。
厚さのＰＳＧＳ複膜上に３層の１０００人の厚さの５ｉ
Ｊａ膜５を２０００人の厚さの５ｉＯ１膜３を介して積
層したもので、全体の厚さは約１μ弱である。ＰＳＧＳ
複膜りん濃度は２〜４％で、プラズマＣＶＤ法または減
圧ＣＶＤ法で形成でき、第１図の実施例の場合と同様に
この最終保護膜も同一反応槽で連続成膜したものである
。第５図はこの実施例に対する比較例で、基板１の上に
６０００人の厚さのＰＳＧＳ複膜３０００人の５ｉｓＮ
ａ膜５を積層したものである。
圧縮応力は第４図の実施例で９．５ Ｘ １０”ｄｙｎ
／ ｃｊ、第５図の比較例では７ Ｘ １０’ｄｙｎ
／−でＰＳＧ膜の厚い比較例の方が応力吸収効果が大き
いが、第４図の実施例でも第１図の実施例におけるより
低下している。また圧力がま試験では、第４図の実施例
で１１００時間、第５図の比較例で７００時間のデータ
が得られた。従って水分の阻止効果は第１図の実施例の
方が第４図の実施例より高い。
／ ｃｊ、第５図の比較例では７ Ｘ １０’ｄｙｎ
／−でＰＳＧ膜の厚い比較例の方が応力吸収効果が大き
いが、第４図の実施例でも第１図の実施例におけるより
低下している。また圧力がま試験では、第４図の実施例
で１１００時間、第５図の比較例で７００時間のデータ
が得られた。従って水分の阻止効果は第１図の実施例の
方が第４図の実施例より高い。
本発明によれば、最終保護膜を窒化珪素膜、酸化珪素膜
およびりんガラス膜のうちの少なくとも２種の絶縁膜か
らなる積層膜をさらに複数積層して形成することにより
、不純物や水分の阻止性能の向上、膜内応力の低減が実
現でき、信鰭性の向上した半導体装置を得ることができ
た。
およびりんガラス膜のうちの少なくとも２種の絶縁膜か
らなる積層膜をさらに複数積層して形成することにより
、不純物や水分の阻止性能の向上、膜内応力の低減が実
現でき、信鰭性の向上した半導体装置を得ることができ
た。
第１図は本発明の一実施例の半導体装置の断面図、第２
図は従来の最終保護膜の一例を備えた半導体装置の断面
図、第３図は第１図との比較例の断面図、第４図は本発
明の別の実施例の断面図、第５図は第４図との比較例の
断面図である。 １：シリコン基板、２：配線、３：酸化珪素膜、（Ｙ）
（Ｙ） ｕつ １ｒ’ｌｌ”Ｉ”ｌ □
図は従来の最終保護膜の一例を備えた半導体装置の断面
図、第３図は第１図との比較例の断面図、第４図は本発
明の別の実施例の断面図、第５図は第４図との比較例の
断面図である。 １：シリコン基板、２：配線、３：酸化珪素膜、（Ｙ）
（Ｙ） ｕつ １ｒ’ｌｌ”Ｉ”ｌ □
Claims (1)
- （１）窒化珪素膜、酸化珪素膜およびりんガラス膜のう
ちの少なくとも２種の絶縁膜からなる積層膜の複数をさ
らに積層してなる最終保護膜を有することを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3346588A JPH01207932A (ja) | 1988-02-16 | 1988-02-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3346588A JPH01207932A (ja) | 1988-02-16 | 1988-02-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01207932A true JPH01207932A (ja) | 1989-08-21 |
Family
ID=12387295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3346588A Pending JPH01207932A (ja) | 1988-02-16 | 1988-02-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01207932A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689893A (ja) * | 1991-11-11 | 1994-03-29 | Nec Corp | 半導体装置 |
| US5536672A (en) * | 1987-10-08 | 1996-07-16 | National Semiconductor Corporation | Fabrication of ferroelectric capacitor and memory cell |
| WO1997002594A1 (en) * | 1995-07-03 | 1997-01-23 | Intel Corporation | Low damage source and drain doping technique |
| US5780364A (en) * | 1994-12-12 | 1998-07-14 | Micron Technology, Inc. | Method to cure mobile ion contamination in semiconductor processing |
| CN1053994C (zh) * | 1993-04-14 | 2000-06-28 | 松下电器产业株式会社 | 半导体器件 |
| US6664612B2 (en) | 1998-07-09 | 2003-12-16 | Infineon Technologies Ag | Semiconductor component having double passivating layers formed of two passivating layers of different dielectric materials |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4866777A (ja) * | 1971-12-15 | 1973-09-12 | ||
| JPS5555538A (en) * | 1978-10-20 | 1980-04-23 | Hitachi Ltd | Semiconductor device |
| JPS60233829A (ja) * | 1984-01-19 | 1985-11-20 | Nec Corp | 絶縁層形成法 |
| JPS6150375A (ja) * | 1984-08-20 | 1986-03-12 | Sanyo Electric Co Ltd | 半導体装置 |
-
1988
- 1988-02-16 JP JP3346588A patent/JPH01207932A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4866777A (ja) * | 1971-12-15 | 1973-09-12 | ||
| JPS5555538A (en) * | 1978-10-20 | 1980-04-23 | Hitachi Ltd | Semiconductor device |
| JPS60233829A (ja) * | 1984-01-19 | 1985-11-20 | Nec Corp | 絶縁層形成法 |
| JPS6150375A (ja) * | 1984-08-20 | 1986-03-12 | Sanyo Electric Co Ltd | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536672A (en) * | 1987-10-08 | 1996-07-16 | National Semiconductor Corporation | Fabrication of ferroelectric capacitor and memory cell |
| JPH0689893A (ja) * | 1991-11-11 | 1994-03-29 | Nec Corp | 半導体装置 |
| CN1053994C (zh) * | 1993-04-14 | 2000-06-28 | 松下电器产业株式会社 | 半导体器件 |
| US5780364A (en) * | 1994-12-12 | 1998-07-14 | Micron Technology, Inc. | Method to cure mobile ion contamination in semiconductor processing |
| US5943602A (en) * | 1994-12-12 | 1999-08-24 | Micron Technology, Inc. | Method to cure mobile ion contamination in semiconductor processing |
| US6114222A (en) * | 1994-12-12 | 2000-09-05 | Micron Technology, Inc. | Method to cure mobile ion contamination in semiconductor processing |
| WO1997002594A1 (en) * | 1995-07-03 | 1997-01-23 | Intel Corporation | Low damage source and drain doping technique |
| US5976939A (en) * | 1995-07-03 | 1999-11-02 | Intel Corporation | Low damage doping technique for self-aligned source and drain regions |
| US6664612B2 (en) | 1998-07-09 | 2003-12-16 | Infineon Technologies Ag | Semiconductor component having double passivating layers formed of two passivating layers of different dielectric materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541370B1 (en) | Composite microelectronic dielectric layer with inhibited crack susceptibility | |
| US7928016B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JPH01207932A (ja) | 半導体装置 | |
| JPH056890A (ja) | パツシベーシヨン多層膜を備えた半導体装置及びその製造方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| US5821174A (en) | Passivation layer of semiconductor device and method for forming the same | |
| JP2994881B2 (ja) | ダイアフラム構造用の熱絶縁膜およびその製造方法 | |
| JPS61279132A (ja) | 半導体装置 | |
| JPH07226547A (ja) | 磁気抵抗素子とその製造方法 | |
| JPS5745931A (en) | Semiconductor device with multilayer passivation film and manufacture thereof | |
| JPH0689893A (ja) | 半導体装置 | |
| JPH01293632A (ja) | 半導体装置 | |
| JPS62287645A (ja) | 半導体集積回路 | |
| JPH0258353A (ja) | 半導体装置 | |
| JPS61296726A (ja) | 半導体装置の製造方法 | |
| JPS63213934A (ja) | 半導体装置 | |
| JPS63120444A (ja) | 層間絶縁膜 | |
| JPH06267804A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| JPS6181631A (ja) | 半導体装置 | |
| JPS61222229A (ja) | 半導体装置 | |
| JPH0547744A (ja) | 半導体装置の製造方法 | |
| JPH0236534A (ja) | 半導体装置 | |
| JPS5951747B2 (ja) | 微小配線構造体 | |
| JPS59211236A (ja) | 半導体装置 |