JPH0689942A - Ｌｓｉパッケージ - Google Patents
ＬｓｉパッケージInfo
- Publication number
- JPH0689942A JPH0689942A JP23950792A JP23950792A JPH0689942A JP H0689942 A JPH0689942 A JP H0689942A JP 23950792 A JP23950792 A JP 23950792A JP 23950792 A JP23950792 A JP 23950792A JP H0689942 A JPH0689942 A JP H0689942A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lsi
- lsi package
- integrated circuit
- board substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩパッケージの表面上に直接金属配線を
し、その上に電子回路を設けることにより、ボード基板
を小型化しうるＬＳＩパッケージを提供する。 【構成】 ＬＳＩパッケージ３の上面に直接設けられた
混成集積回路５が有する貫通ピン９ａ、９ｂはＬＳＩパ
ッケージ３が有する貫通穴１３ａ、１３ｂ、１３ｃ、１
３ｄを通りボード基板に接続される。
し、その上に電子回路を設けることにより、ボード基板
を小型化しうるＬＳＩパッケージを提供する。 【構成】 ＬＳＩパッケージ３の上面に直接設けられた
混成集積回路５が有する貫通ピン９ａ、９ｂはＬＳＩパ
ッケージ３が有する貫通穴１３ａ、１３ｂ、１３ｃ、１
３ｄを通りボード基板に接続される。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩパッケージ、特
にＬＳＩパッケージを有するボード基板の小型化を図る
ためのＬＳＩパッケージに関する。
にＬＳＩパッケージを有するボード基板の小型化を図る
ためのＬＳＩパッケージに関する。
【０００２】
【従来の技術】ＬＳＩパッケージは、その形態から多種
にわたるパッケージが用意されており、それらの機能、
容量等から適切なパッケージが選択され使用される。通
常、ＬＳＩパッケージは、パッケージの基板上に配置さ
れたＬＳＩチップをボンディングし、その上からエキポ
シ樹脂、セラミック等で封止することにより形成され
る。そして、図４に示されているようにＬＳＩパッケー
ジの表面にはロゴマーク等が印刷されている。
にわたるパッケージが用意されており、それらの機能、
容量等から適切なパッケージが選択され使用される。通
常、ＬＳＩパッケージは、パッケージの基板上に配置さ
れたＬＳＩチップをボンディングし、その上からエキポ
シ樹脂、セラミック等で封止することにより形成され
る。そして、図４に示されているようにＬＳＩパッケー
ジの表面にはロゴマーク等が印刷されている。
【０００３】
【発明が解決しようとする課題】しかしながら、近来、
ＬＳＩの大規模化に伴い、ＬＳＩパッケージ自体がかな
り大きくなってきた。ＬＳＩパッケージの大きさは、た
いていＬＳＩの集積度が高くなるとＬＳＩパッケージの
持つピンの数も増え、したがって必然的に大きくなる。
それに伴い、ＬＳＩパッケージのボード基板を占める割
合が大きくなったきた。このため、ボード基板も大きく
ならざるを得なくなってきた。
ＬＳＩの大規模化に伴い、ＬＳＩパッケージ自体がかな
り大きくなってきた。ＬＳＩパッケージの大きさは、た
いていＬＳＩの集積度が高くなるとＬＳＩパッケージの
持つピンの数も増え、したがって必然的に大きくなる。
それに伴い、ＬＳＩパッケージのボード基板を占める割
合が大きくなったきた。このため、ボード基板も大きく
ならざるを得なくなってきた。
【０００４】本発明は、以上のような課題を解決するた
めになされたものであり、その目的は、ＬＳＩパッケー
ジの表面上に配線を直接設け、その上に電子回路を作り
込むことでボード基板を小型化しうるＬＳＩパッケージ
を提供することにある。
めになされたものであり、その目的は、ＬＳＩパッケー
ジの表面上に配線を直接設け、その上に電子回路を作り
込むことでボード基板を小型化しうるＬＳＩパッケージ
を提供することにある。
【０００５】
【課題を解決するための手段】以上の目的を達成するた
めに、本発明におけるＬＳＩパッケージは、ＬＳＩチッ
プを収納するＬＳＩパッケージであって、表面に配線を
有することを特徴とする。
めに、本発明におけるＬＳＩパッケージは、ＬＳＩチッ
プを収納するＬＳＩパッケージであって、表面に配線を
有することを特徴とする。
【０００６】また、ＬＳＩチップを収納するＬＳＩパッ
ケージであって、前記ＬＳＩチップを載置するダイパッ
ドを有する基板を複数枚備え、前記複数枚の基板は、前
記ダイパッドに垂直な方向に重畳しており、前記ＬＳＩ
チップが複数個収納されることを特徴とする。
ケージであって、前記ＬＳＩチップを載置するダイパッ
ドを有する基板を複数枚備え、前記複数枚の基板は、前
記ダイパッドに垂直な方向に重畳しており、前記ＬＳＩ
チップが複数個収納されることを特徴とする。
【０００７】
【作用】以上のような構成を有する本発明におけるＬＳ
Ｉパッケージによれば、ＬＳＩパッケージの表面上に配
線を設け、その上に電子回路を作り込む、すなわち、Ｌ
ＳＩパッケージの表面の空きスペースを有効利用するこ
とにより、ＬＳＩパッケージを有するボード基板を小型
化することができる。
Ｉパッケージによれば、ＬＳＩパッケージの表面上に配
線を設け、その上に電子回路を作り込む、すなわち、Ｌ
ＳＩパッケージの表面の空きスペースを有効利用するこ
とにより、ＬＳＩパッケージを有するボード基板を小型
化することができる。
【０００８】
【実施例】以下、図面に基づいて、本発明の好適な実施
例を示す。なお、この実施例において示される各構成要
素の大きさ、厚さ等及びそれらの寸法比は本実施例を説
明するのに都合のよいサイズで図示するものとする。ま
た、各図において、同様な構成要素には同一の符号を付
ける。
例を示す。なお、この実施例において示される各構成要
素の大きさ、厚さ等及びそれらの寸法比は本実施例を説
明するのに都合のよいサイズで図示するものとする。ま
た、各図において、同様な構成要素には同一の符号を付
ける。
【０００９】図１には、以下に述べる２つの実施例に共
通な概念図が示されている。本発明において特徴的なこ
とは、通常ロゴマークなどをプリントしてあり、電子回
路が作り込まれていないＬＳＩパッケージ１の上面に金
属配線を設けたことである。そして、電子部品をこの金
属配線上に配置し接続することにより電子回路を作り込
む。このようにＬＳＩパッケージ１の表面の空きスペー
スを有効利用することにより、ＬＳＩパッケージ１を有
するボード基板（図示せず）を小型化することができ
る。
通な概念図が示されている。本発明において特徴的なこ
とは、通常ロゴマークなどをプリントしてあり、電子回
路が作り込まれていないＬＳＩパッケージ１の上面に金
属配線を設けたことである。そして、電子部品をこの金
属配線上に配置し接続することにより電子回路を作り込
む。このようにＬＳＩパッケージ１の表面の空きスペー
スを有効利用することにより、ＬＳＩパッケージ１を有
するボード基板（図示せず）を小型化することができ
る。
【００１０】図２には、本発明の第一の実施例が示され
ている。本実施例の特徴的なことは、ＬＳＩパッケージ
３の空きスペースである表面を有効利用して、その部分
に金属配線をし、その配線を利用して表面上に混成集積
回路５を設け、その混成集積回路５をＬＳＩパッケージ
３内のＬＳＩチップ７と接続させずに独立の集積回路と
したことである。
ている。本実施例の特徴的なことは、ＬＳＩパッケージ
３の空きスペースである表面を有効利用して、その部分
に金属配線をし、その配線を利用して表面上に混成集積
回路５を設け、その混成集積回路５をＬＳＩパッケージ
３内のＬＳＩチップ７と接続させずに独立の集積回路と
したことである。
【００１１】図２に示されているように、本実施例にお
けるＬＳＩパッケージ１は、従来とほぼ同一構造のＬＳ
Ｉパッケージ３と、その上面に設けられた混成集積回路
５とから構成されている。本実施例における従来のＬＳ
Ｉパッケージ３はＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａ
ｙ）のタイプとする。混成集積回路５は、従来のＬＳＩ
パッケージ３の上面に直接マスキングを行い、パターニ
ングをし、銅を蒸着させることで金属配線を行い、所望
の素子を取り付けることにより形成される。ここで、銅
を蒸着させるときの加熱処理でパッケージキャップ１１
及びその内部のＬＳＩチップ７に熱的ダメージを与えな
いために、ＬＳＩパッケージ３はセラミックパッケージ
であることが望ましい。ＬＳＩパッケージ３の上面及び
下面にはそれぞれ適当な位置に貫通穴１３ａ、１３ｂ、
１３ｃ、１３ｄが穿孔されており、混成集積回路５が有
する貫通ピン９ａ、９ｂはそれぞれ貫通穴１３ａ、１３
ｃ及び１３ｂ、１３ｄを通り、ボード基板上の回路に接
続される。
けるＬＳＩパッケージ１は、従来とほぼ同一構造のＬＳ
Ｉパッケージ３と、その上面に設けられた混成集積回路
５とから構成されている。本実施例における従来のＬＳ
Ｉパッケージ３はＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａ
ｙ）のタイプとする。混成集積回路５は、従来のＬＳＩ
パッケージ３の上面に直接マスキングを行い、パターニ
ングをし、銅を蒸着させることで金属配線を行い、所望
の素子を取り付けることにより形成される。ここで、銅
を蒸着させるときの加熱処理でパッケージキャップ１１
及びその内部のＬＳＩチップ７に熱的ダメージを与えな
いために、ＬＳＩパッケージ３はセラミックパッケージ
であることが望ましい。ＬＳＩパッケージ３の上面及び
下面にはそれぞれ適当な位置に貫通穴１３ａ、１３ｂ、
１３ｃ、１３ｄが穿孔されており、混成集積回路５が有
する貫通ピン９ａ、９ｂはそれぞれ貫通穴１３ａ、１３
ｃ及び１３ｂ、１３ｄを通り、ボード基板上の回路に接
続される。
【００１２】このように本実施例によると、ボード基板
上に作り込まれるべき電子回路をＬＳＩパッケージ３の
上面に形成する。すなわち、ＬＳＩパッケージ３の上面
を有効利用することにより、ボード基板を小型化するこ
とができる。
上に作り込まれるべき電子回路をＬＳＩパッケージ３の
上面に形成する。すなわち、ＬＳＩパッケージ３の上面
を有効利用することにより、ボード基板を小型化するこ
とができる。
【００１３】更に、本実施例によれば、貫通穴１３ａ、
１３ｂ、１３ｃ、１３ｄが設けられていることで、貫通
ピン９ａ、９ｂはＬＳＩパッケージ３を貫通し、ボード
基板に達し、ボード基板上の回路と接続することができ
る。これにより、ＬＳＩチップ７とは別の回路として混
成集積回路５を動作させることが可能となる。
１３ｂ、１３ｃ、１３ｄが設けられていることで、貫通
ピン９ａ、９ｂはＬＳＩパッケージ３を貫通し、ボード
基板に達し、ボード基板上の回路と接続することができ
る。これにより、ＬＳＩチップ７とは別の回路として混
成集積回路５を動作させることが可能となる。
【００１４】次に、図３には本発明の第二の実施例が示
されている。本実施例において特徴的なことは、１つの
ＬＳＩチップ７を内部に収納するセラミックカバー１８
の上面に別のＬＳＩチップ８を内部に収納するセラミッ
クカバー２０を設けたことである。言い換えれば、１つ
のＬＳＩパッケージ１の中に複数のダイパッドを備えた
基板が重畳するように配置され、ＬＳＩチップ７を有す
る集積回路部２１とＬＳＩチップ８を有する集積回路部
２３とが収納されることである。更に、本実施例では、
各ＬＳＩチップ７、８は接続され、１つの電子回路とし
て形成されている。
されている。本実施例において特徴的なことは、１つの
ＬＳＩチップ７を内部に収納するセラミックカバー１８
の上面に別のＬＳＩチップ８を内部に収納するセラミッ
クカバー２０を設けたことである。言い換えれば、１つ
のＬＳＩパッケージ１の中に複数のダイパッドを備えた
基板が重畳するように配置され、ＬＳＩチップ７を有す
る集積回路部２１とＬＳＩチップ８を有する集積回路部
２３とが収納されることである。更に、本実施例では、
各ＬＳＩチップ７、８は接続され、１つの電子回路とし
て形成されている。
【００１５】図３に示されているように、本実施例にお
けるＬＳＩパッケージ１は、集積回路部２１とその上面
に設けられた集積回路部２３とから構成されている。集
積回路部２３は基板２５上に直接金属配線をし、その上
に作り込まれる。集積回路部２３の基板２５には結合穴
２７ａ、２７ｂが穿孔されており、集積回路部２３が有
するピンあるいは信号線はこの結合穴２７ａ、２７ｂを
通り、集積回路部２３に接続される。
けるＬＳＩパッケージ１は、集積回路部２１とその上面
に設けられた集積回路部２３とから構成されている。集
積回路部２３は基板２５上に直接金属配線をし、その上
に作り込まれる。集積回路部２３の基板２５には結合穴
２７ａ、２７ｂが穿孔されており、集積回路部２３が有
するピンあるいは信号線はこの結合穴２７ａ、２７ｂを
通り、集積回路部２３に接続される。
【００１６】このように本実施例によると、複数のセラ
ミックカバー１８、２０を重畳させる、言い換えれば、
１つのＬＳＩパッケージ１に集積回路部２１、２３を重
畳させるように配置することにより、ボード基板に占め
るＬＳＩパッケージ１の割合を低減することができる。
あるいは、ボード基板を小型化することができる。
ミックカバー１８、２０を重畳させる、言い換えれば、
１つのＬＳＩパッケージ１に集積回路部２１、２３を重
畳させるように配置することにより、ボード基板に占め
るＬＳＩパッケージ１の割合を低減することができる。
あるいは、ボード基板を小型化することができる。
【００１７】以上、２つの実施例を用いて本発明に係る
ＬＳＩパッケージを説明したわけであるが、上記２つの
実施例において、ＬＳＩパッケージ３、あるいはセラミ
ックカバー１８の空きスペースに直接金属配線をするこ
とが特徴的なことであり、上面に直接金属配線をするこ
とができれば任意の手段を適用することができる。
ＬＳＩパッケージを説明したわけであるが、上記２つの
実施例において、ＬＳＩパッケージ３、あるいはセラミ
ックカバー１８の空きスペースに直接金属配線をするこ
とが特徴的なことであり、上面に直接金属配線をするこ
とができれば任意の手段を適用することができる。
【００１８】また、上記２つの実施例では、ＰＧＡのタ
イプのパッケージで説明したが、例えば、ＤＩＰ（Ｄｕ
ａｌ−Ｉｎ−Ｌｉｎｅ Ｐｌｕｇ Ｐａｃｋａｇｅ）
等、パッケージの底面を使用していないタイプのパッケ
ージであれば、パッケージの底面にも上記実施例の同様
に金属配線を設けることが可能である。
イプのパッケージで説明したが、例えば、ＤＩＰ（Ｄｕ
ａｌ−Ｉｎ−Ｌｉｎｅ Ｐｌｕｇ Ｐａｃｋａｇｅ）
等、パッケージの底面を使用していないタイプのパッケ
ージであれば、パッケージの底面にも上記実施例の同様
に金属配線を設けることが可能である。
【００１９】
【発明の効果】以上のように、本発明によると、ＬＳＩ
パッケージの表面の空きスペースである上面あるいは底
面に金属配線をし、その上に電子部品を設置することに
より電子回路を形成することが可能となる。したがっ
て、ボード基板には、ボード基板上に配設されているＬ
ＳＩパッケージの面積同等もしくは底面を利用すればそ
れ以上の電子回路を設けることが可能となり、ボード基
板を小型化することが可能となる。
パッケージの表面の空きスペースである上面あるいは底
面に金属配線をし、その上に電子部品を設置することに
より電子回路を形成することが可能となる。したがっ
て、ボード基板には、ボード基板上に配設されているＬ
ＳＩパッケージの面積同等もしくは底面を利用すればそ
れ以上の電子回路を設けることが可能となり、ボード基
板を小型化することが可能となる。
【００２０】また、ＬＳＩパッケージの表面の空きスペ
ースに更にＬＳＩパッケージを設けることにより、言い
換えれば、１つのＬＳＩパッケージに複数のダイパッド
を有する基板を重畳させて配設することにより、ＬＳＩ
パッケージ自身の小型化を図ることができ、ボード基板
上におけるＬＳＩパッケージの占有率を低減することが
可能となる。
ースに更にＬＳＩパッケージを設けることにより、言い
換えれば、１つのＬＳＩパッケージに複数のダイパッド
を有する基板を重畳させて配設することにより、ＬＳＩ
パッケージ自身の小型化を図ることができ、ボード基板
上におけるＬＳＩパッケージの占有率を低減することが
可能となる。
【図１】本発明に係るＬＳＩパッケージの概念図であ
る。
る。
【図２】本発明に係るＬＳＩパッケージの好適な第一の
実施例の側面断面図である。
実施例の側面断面図である。
【図３】本発明に係るＬＳＩパッケージの好適な第二の
実施例の側面断面図である。
実施例の側面断面図である。
【図４】従来のＬＳＩパッケージの概観図である。
１、３ ＬＳＩパッケージ ５ 混成集積回路 ９ａ，９ｂ 貫通ピン １１ パッケージキャップ １３ａ、１３ｂ、１３ｃ、１３ｄ 貫通穴 １８、２０ セラミックカバー ２１、２３ 集積回路部 ２７ａ、２７ｂ 結合穴
Claims (2)
- 【請求項１】 ＬＳＩチップを収納するＬＳＩパッケー
ジであって、 表面に配線を有することを特徴とするＬＳＩパッケー
ジ。 - 【請求項２】 ＬＳＩチップを収納するＬＳＩパッケー
ジであって、 前記ＬＳＩチップを載置するダイパッドを有する基板を
複数枚備え、 前記複数枚の基板は、前記ダイパッドに垂直な方向に重
畳しており、前記ＬＳＩチップが複数個収納されること
を特徴とするＬＳＩパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23950792A JPH0689942A (ja) | 1992-09-08 | 1992-09-08 | Ｌｓｉパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23950792A JPH0689942A (ja) | 1992-09-08 | 1992-09-08 | Ｌｓｉパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689942A true JPH0689942A (ja) | 1994-03-29 |
Family
ID=17045821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23950792A Pending JPH0689942A (ja) | 1992-09-08 | 1992-09-08 | Ｌｓｉパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689942A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020017752A (ja) * | 2015-09-15 | 2020-01-30 | サフラン エレクトロニクス アンド ディフェンス | 小型電子システム及び該システムを備えるデバイス |
-
1992
- 1992-09-08 JP JP23950792A patent/JPH0689942A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020017752A (ja) * | 2015-09-15 | 2020-01-30 | サフラン エレクトロニクス アンド ディフェンス | 小型電子システム及び該システムを備えるデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4972253A (en) | Programmable ceramic high performance custom package | |
| CA1143862A (en) | High performance semiconductor package assembly | |
| US20020074636A1 (en) | Semiconductor package | |
| JPH09260568A (ja) | 半導体装置及びその製造方法 | |
| JP2003168758A (ja) | 半導体装置 | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| JPS62131553A (ja) | 多チツプチツプキヤリア及び製造方法 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| US7057116B2 (en) | Selective reference plane bridge(s) on folded package | |
| US6225690B1 (en) | Plastic ball grid array package with strip line configuration | |
| JP3549714B2 (ja) | 半導体装置 | |
| JPH11289029A (ja) | 半導体装置のプラスチックパッケージ | |
| US6127728A (en) | Single reference plane plastic ball grid array package | |
| JPH0689942A (ja) | Ｌｓｉパッケージ | |
| JPS59127856A (ja) | 多層半導体チツプを有する半導体集積回路装置 | |
| JP2001077298A (ja) | マルチチップパッケージ | |
| US20010000156A1 (en) | Package board structure and manufacturing method thereof | |
| JPH07130900A (ja) | 半導体装置 | |
| US20240304534A1 (en) | Thermally improved substrate structure and package assembly with the same | |
| JPH0719165Y2 (ja) | マルチチップ構造 | |
| JP5069387B2 (ja) | 集積回路パッケージ | |
| US6380613B1 (en) | Semiconductor device | |
| JPH09232505A (ja) | マルチチップモジュールの製造方法及びマルチチップモジュール | |
| JPH04252057A (ja) | 混成集積回路 | |
| JPH02280359A (ja) | 半導体装置 |