JPH0689964A - 集積回路を相互に接続するための多層ポリマー−金属装置を製造する方法およびハイブリッド構造 - Google Patents

集積回路を相互に接続するための多層ポリマー−金属装置を製造する方法およびハイブリッド構造

Info

Publication number
JPH0689964A
JPH0689964A JP3228696A JP22869691A JPH0689964A JP H0689964 A JPH0689964 A JP H0689964A JP 3228696 A JP3228696 A JP 3228696A JP 22869691 A JP22869691 A JP 22869691A JP H0689964 A JPH0689964 A JP H0689964A
Authority
JP
Japan
Prior art keywords
dimensional
layer
frame
hybrid structure
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3228696A
Other languages
English (en)
Inventor
Jean-Marc Bureau
ジャン‐マルク、ビュロ
Bernard Francois
フランソワ、ベルナール
Dominique Broussoux
ドミニク、ブルスー
Claude Vergnolle
クロード、ベルニョール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPH0689964A publication Critical patent/JPH0689964A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/743—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/98—Utilizing process equivalents or options

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 従来の２Ｄおよび３Ｄ装置における諸欠点を
解消することである。 【構成】 第１のポリマー層（１７）を強固な基板
（１）から分離できるようにそのポリマー層を基板に付
着し、次に工業的な方法を用いて第１の層の上に多層相
互接続装置（９９）を形成し、集積回路（２）の装着お
よび接続後に強固な基板を除去する、部品の間の２次元
電気的接続と２次元光接続の少なくとも一方を行えるよ
うにする、集積回路を接続するための多層ポリマー金属
装置の製造方法。それらの２次元構造を重ね合わせるこ
とにより３次元構造を用意に製造できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は回路を組み立ておよび相
互接続する装置と、この装置を製造する方法に関するも
のである。本発明は、回路を電気的に相互接続する２次
元（２Ｄ）装置と、製造された２Ｄ装置を電気的に相互
接続して３次元（３Ｄ）構造を形成する装置とを提供す
る。本発明は集積回路を組み立て、かつ集積回路を電気
的に相互接続することと光学的に相互接続することの少
なくとも一方を行うための２Ｄ装置または３Ｄ装置に関
するものである。本発明は又、集積回路相互接続装置を
製造する方法に関するものである。本発明の装置は、そ
の上で回路が接続される自己支持多層ポリマー金属シー
トである。
【０００２】
【従来の技術】従来の技術においては、集積回路（「チ
ップ」）は強固な基板（「ボード」としても知られてい
るハイブリッドモジュールまたはプリント回路）の上に
２Ｄ相互接続回路で組み立てられる。モジュールすなわ
ちボードの周囲に設けられ、モジュールすなわちボード
を収容し、これらを一緒に、かつ外部へ電気的に接続す
るために構成されている強固な構造体に接続されている
電気コネクタにより、または附近のモジュールすなわち
ボードの間で電気的に相互接続してそれらのモジュール
すなわちボードのいくつかを３Ｄ構造により組立てるこ
ともできる。最近の機器に組込まれる電子部品数が常に
増大し、かつ超小形装置が増加しているから、複雑な回
路中の部品の間に要求される接続の数が、技術の進歩を
制約する要因になってきている。これと平行に、回路が
ますます複雑になり、電子信号の入力と出力（Ｉ／Ｏ）
の数が増し、回路内および回路の間で送られる信号の数
が増加し、信号の物理的な大きさ（電流、電圧）が低下
するにつれて、相互接続の信頼度の問題が増大する。
【０００３】超大規模集積回路（ＶＬＳＩ）用相互接続
装置における最近の傾向は、ハイブリッド装置へ向けら
れている。このハイブリッド装置内では、回路の機械的
支えを形成し、回路の間の相互接続と、外部への接続を
含み、かつある部品により消費される熱のための放熱器
として機能する共通基板により裸のチップが直接に相互
接続される。いくつかの裸のチップが付加され、かつい
くつかの金属相互接続層を分離するいくつかの誘導体層
を有する基板が密封されたハウジング内に封入される
（この技術は「マルチチップパッケージング」として知
られている）。したがって、用途に応じてそれの重要性
が変化するような相互接続装置の設計に用いられる基準
は、密度、効率、性能、信頼度、熱消費などのようなパ
ラメータである。相互接続装置の選択においては、それ
らのパラメータの間で折合うことがしばしば必要であ
る。
【０００４】種々の導電層を分離するために使用される
多くの誘電体のうちポリイミド、または、ポリフェミニ
ルキノクサリン（polyphenylquinoxalines) のような他
の耐熱性ポリマーが、使用が容易である（付着、導電層
の間の接続のためのバイアス（vias）の開放、プレーナ
化等）こと、及び（無機質誘導体と比較して）誘電率が
低く、より高い周波数で使用できることがわかる。種々
の基板に多層ポリイミド−金属（ＡｌまたはＣｕ）相互
接続を用いることは周知である。たとえば、高密度多層
相互接続装置を得るためには、シリコンを、モノリシッ
クリソグラフ技術と組み合わせて、基板として使用でき
ることが知られている。シリコンに対して適用される通
常のマイクロエレクトロニクス的プロセスのために用い
られる機器とノウハウを直接用いて、高分解能、したが
って高密度の相互接続装置を高い歩留りで製造できる。
【０００５】それから、集積回路（「チップ」）が相互
接続装置の上に組立てられ、周知の技術により接続され
る。その接続技術のうちで最も一般的なものはＴＡＢ
（tapeautomated bonding) 、フリップチップまたはワ
イヤボンディングである。従来技術で知られているそれ
らの相互接続装置の全てにおいて、接続密度、性能およ
び信頼度における制約がチップの電気的接続に大きく依
存する。したがって、それらのチップを接続するため
に、シリコンマイクロエレクトロニクスにおいて既に広
く用いられている技術が提供する高密度、高性能、高信
頼度および高い製造歩留りを達成するために、モノリシ
ック基板へ適用される。既知の集積回路プロセス（リソ
グラフィ、薄膜形成など）から得られる技術を用いるこ
とが提案されている。
【０００６】それらのプロセスは基本的にはプレーナで
あるから、集積回路の表面を基板の表面と同じレベルに
置くことが必要になる。従来技術においては、これは、
シリコン基板にくぼみを設け、チップを位置決めして取
付け、それから「プレーナ化」する。このプレーナ化に
は、表面を平らにするために表面を有機樹脂で覆うこと
が含まれる（図１参照）。この技術で遭遇する３つの問
題は基板上で相互接続パッドに対してチップを正しく位
置させることが困難であること、不良チップの交換が極
めて困難であること、物質の熱膨張率の違いによって引
き起こされる機械的応力とである。 提案されている別
の技術は、基板上に既に配置されているチップ上にカプ
トン（Kapton）（商標）膜を接合し、それから、マイク
ロプロセッサにより制御されているレーザを用いて相互
接続を直接行うことである。この方法は、従来の方法に
おける処理問題（不良チップを交換するものとすると相
互接続装置を再び製造せねばならない）と同じ問題を示
すばかりでなく、比較的低い相互接続密度でしか使用で
きない。
【０００７】基板上のそれらの２次元（２Ｄ）相互接続
構造は、上記諸欠点に加えて、３Ｄ構造においては必須
である、基板を貫通する電気的接続を行うのに全て困難
を呈する。２Ｄ構造（図２）を積重ねることにより、３
次元（３Ｄ）相互接続構造を製造することも提案されて
いる。それらの方法を用いる３Ｄ相互接続装置において
は、基板の厚さ、約５００ミクロン、が全体積の大きな
部分を表す。また、基板を貫通する電気的接続を行うこ
とは技術的に極めて困難である。
【０００８】
【発明が解決しようとする課題】本発明の目的は、２次
元相互接続装置と３次元相互接続装置における従来技術
のそれらの欠点を克服することである。
【０００９】
【課題を解決するための手段】本発明は、相互接続装置
において基板を用いることの全ての欠点を克服する、す
なわち、くぼみを機械加工で形成すること、チップの位
置決めを行うこと、プレーナ化等のような、基板を処理
するために必要な全ての工程をなくす。３Ｄ相互接続装
置においては、本発明は基板の使用を避け、与えられた
体積内に設けることができる能動部品の数と相互接続の
数を改善して、基盤を貫通して接続を行う問題をなくす
ものである。
【００１０】本発明は、製造のある工程においてのみ強
固な基板を用い、後でその基板を除去する。本発明の装
置は、オプトエレクトロニック発光器および検出器を含
む回路の２Ｄ光相互接続および３Ｄ光相互接続のために
容易に適用できる。したがって、本発明の１つの面は、
多層相互接続装置を強固な基板の上に製造するが、その
後でその多層相互接続装置を基板から除去でき、多層の
上に集積回路を置き、集積回路の装着と接続の後で強固
な基板を除去する、電子的接続と光学的接続の少なくと
も一方を２次元で行うために、多層ポリマー−金属集積
回路相互接続装置を用いてハイブリッド構造を製造する
方法である。
【００１１】一緒に接続されているチップを支持する相
互接続装置は自己支持型である。本発明の別の面は、自
己支持多層２Ｄ相互接続装置を上記のようにして製造
し、前記強固な基板が除去された後で、基板が除去され
た時に接近可能なまま残されている多層相互接続装置の
面の上に接続点を形成し、それら２つの２次元多層相互
接続装置を積重ねて、前記接続点により一緒に接続す
る、３次元光学的相互接続又は３次元電気的相互接続の
少なくとも１つを有するハイブリッド構造を製造する方
法である。
【００１２】本発明の一実施例は、前記方法を用いて製
造されたプレーン上に２次元で配置される集積回路の間
に、電気的接続と光学的接続の少なくとも一方を行える
ようにする、集積回路を相互接続するために多層ポリマ
ー−金属装置を用いるハイブリッド構造にある。本発明
の別の実施例は、前記方法により製造されたいくつかの
自己支持２次元多層装置を積重ねて一緒に接続し、基板
の除去により接近可能にされた多層装置の面上でそれら
の接続をとくに行う、集積回路を相互接続するための３
次元装置にある。
【００１３】
【実施例】図１は従来技術を示すものであって、たとえ
ばシリコン製の基板１を示す。この基板１の上に第１の
金属製相互接続層５が形成される。基板１には集積回路
２を挿入するためのくぼみ９が機械加工により形成され
ている。集積回路２には接続パッドが設けられている。
たとえばポリマー性の第１の絶縁層７を第１の金属製相
互接続層５の上に積層できるように、集積回路２をくぼ
み９の中においた後で、集積回路２の周囲の隙間にプレ
ーナ化樹脂４を詰める。この絶縁層（誘導体層）を貫通
して電気的接続を行えるようにするために、「バイア
ス」８として知られている穴が絶縁層の求められている
位置に設けられる。次に、フォトリソグラフィ法または
この技術分野において用いられているその他の任意の方
法を用いて、第２の金属化層６を積層できる。用途に応
じた複雑度を達成できるまで、他の絶縁層と金属化層
（図示せず）を同様にして積層できる。
【００１４】図２は、２次元装置を積重ねることにより
製造される従来の３次元（３Ｄ）装置の例を示す。たと
えば、金属／誘導体相互接続層（図示せず）を有するシ
リコン基板１の両面に金属バンプ１６と、「フリップチ
ップ」として知られている方法とを用いて、集積回路２
が取りつけれる。チップにより発生される熱はヒートパ
イプ２０により放散される。ヒートパイプは、熱を運び
去る単なる「放熱器」または冷却流体を流すことができ
る構造のものとすることができる。２Ｄ構造の間の電気
的相互接続は、構造部品２１を貫通して、金属バンプ１
６と、基板１を貫通して形成されたバイアス（図示せ
ず）とにより端部で接続されるバイアス２８によって行
われる。この略図は基板１により占められる体積の大き
な部分を示す。
【００１５】図３〜６は、本発明の電気的相互接続装置
を製造する方法による製造工程を示す。図３は、厚さが
数ミクロンの第１のポリマー層１７を基板１に付着する
第１の工程を示す。このポリマー層１７を後で基板から
容易に分離できるように、基板１はマイクロエレクトロ
ニクスで用いられるシリコンまたはシリカで形成すると
有利である。これは、たとえば、基板上にポリアミック
酸溶液または可溶性ポリイミドを、スピン被覆または吹
き付けのような知られている技術により堆積されたポリ
イミド層１７とすることができる。この種の堆積は、た
とえば水のような極性液体中に効果を強めるために恐ら
く超音波を用いて、浸すことによってはぎ取ることがで
きる。また、熱硬化性プラスチックまたは可溶性接着剤
を用いて、基板上にポリマーの層１７を接合またはロー
リングすることにより堆積する層とすることができる。
接合され多層はその後で熱または溶剤により基板から分
離できる。
【００１６】図４は、知られている多層ポリマー／金属
電気的相互接続を製造する第２の工程を示す。その電気
的相互接続のいくつかの例が前の図に与えられていた。
ウェハー内の層の分離を避けるために接着を改善する製
品を使用でき、または装置を付着後に硬化できる。図４
は基板１と、第１のポリマー層１７と、それからポリマ
ー層７により分離されるいくつかの金属製相互接続層
５、６等とを示す。前の場合におけるように、種々の相
互接続層を接続するために、導電性バイアス８がポリマ
ー層を貫通する。最後の金属層の上に接続パッド３３が
形成される。それらの接続パッドは、後で装着されるチ
ップ上の対応するパッドへ次に接続される。次にそれら
のチップは、設計者により選択された組立法（ワイヤボ
ンディング、ＴＡＢ、フリップチップ）を用いて装着さ
れる。
【００１７】フリップチップ法は本発明で用いられると
きにはとくに有利である。このフリップチップ法につい
ては図４〜７を参照して詳しく説明する。チップ２のた
めに各接続パッド３の上に金属バンプ１６が予め形成さ
れている。それからそれらの金属バンプは再融着によっ
て多層相互接続装置パッド３３へ接続される。チップ２
は液状金属の小滴の表面張力のために自身で中心に位置
する傾向があるから、この技術はチップのよりよい位置
ぎめを保証する。接続パッド３の位置はチップの周辺部
に限定する必要はなく、したがって接続数をかなり多く
できるから、この技術により製作できる接続の密度も高
くできる。最後に、バンプを再び融かすことにより障害
のある回路を容易に除去できるが、装置の修理は容易で
ある。
【００１８】フリップチップ技術を変更したものも使用
できる。この変更技術は、金属または合金の代りに導電
性充てん剤を有する熱可塑性樹脂のバンプを形成するこ
とを含む。この種の材料を使用することにより修理が一
層容易になり、それの機械的柔軟性のために、チップと
装置の熱膨張率の違いにより引き起こされるストレスが
減少させられる。
【００１９】多層相互接続装置を参照番号９９で示すこ
とにする。図５に示す次の工程においては、フレーム３
１のような補強要素が固定され、多層相互接続装置９９
へ接続される。その接続は、上記フリップチップ法にお
いてチップ２を多層相互接続装置９９へ取り付けるため
に用いられるバンプ１６と同一のバンプにより行うこと
が好ましいが、それのみに限定されるものではない。フ
レーム３１にはチップ２の位置に対応する穴が含まれ
る。また、フレーム３１の１つの表面から他の表面ま
で、チップ２が取り付けられている多層相互接続装置９
９の表面に対して垂直に貫通する導体系を含むことが好
ましい。フレーム３１は任意の導電性材料（金属）また
は誘導体（セラミック、絶縁シリコン、ガラス、ポリマ
ー、等）を用いて成型、中実物体からの機械加工または
部品の組み立てにより製作できる。フレームの材料と寸
法は用途に応じて、熱を取り出すため、電気的接地を行
うため、またはパッケージ用ある意は外部への電気的接
続のための機械的支えのために選択できる。
【００２０】フレームはたとえば高温熱可塑製ポリマー
または高温熱硬化性ポリマー（たとえば、エポキシを添
加した縮合ポリイミドまたはポリイミド、ポリエーテリ
ミド、ポリエーテルズルホン、ポリエーテルエーテルケ
トン、フェニル・ポリズルファイド、液晶ポリマー等）
で製作できる。フレーム中の導体系２８は、成型中に導
体を挿入することにより、または穴を開けて導体を充て
んすることにより、あるいは他の任意の方法により製作
できる。導電性フレームが用いられる場合には、この導
体系は導電性フレームの内部で絶縁され、それからフレ
ーム自体でシールドされた導電線として使用できる。こ
れは伝送される信号をどのような電磁妨害からも保護で
きるから有利である。図６に示す最後の工程は、基板１
を除去し、フレーム３１と、バンプ１６により多層相互
接続装置９９へ取り付けられているチップ２とを残す。
フレームは組立体を強固に保持する。
【００２１】ひとたび基板が除かれると、多層相互接続
装置９９の他の面上にバンプを形成できる。それらのバ
イアスをフレーム３１のネットワーク内の導体系２８へ
接続できる。そうすると、それらのバンプは２Ｄ装置を
図７に示すような３Ｄ装置に積重ねることができる。積
重ねられた２Ｄ装置の間の接続は強固なフレーム３１内
の導体系２８を通じて行われる。
【００２２】フレームの寸法は、２Ｄ装置内の回路と、
３Ｄ装置内の２Ｄ装置とを、冷却を行えるように電子部
品の密度を最適にするために、隔てることができるよう
に選択される。図２に示すように放熱器（チップの自由
側に接触し、フレーム３１を通って外部へ延長する熱伝
導棒）を付加することにより、またはフレームが囲んで
いるチップを冷却するためにフレーム３１内を流れる冷
却液（フレオン（商標）またはFluorinert（商標）等）
により冷却は行われる。図８及び図９は、オプトエレク
トロニック装置の間の光接続を含む本発明の変形例の断
面図及び上面図を各々示す。前の場合と同様に、フリッ
プチップ技術は、チップへの電気的相互接続を示す目的
だけのために用いられる。前の場合におけるように、オ
プトエレクトロニック装置２２であるチップが、フレー
ム３１より強固に支持されて、３Ｄ組み立て体を形成す
るために２Ｄ装置を積み重ねるものとすると、バイアス
２８を含む、自己支持金属ポリイミド電気的多層相互接
続装置９９の上に組み立てられる。それらのオプトエレ
クトロニック装置は、オプトエレクトロニック集積回路
と通常の電子的集積回路（光学的相互接続を必要としな
い）、または簡単な光検出器あるいは光信号発生器を含
むことができる。
【００２３】前の図に示す相互接続装置と比較して、多
層相互接続装置９９と集積回路２２およびフレーム３１
の間に最後の誘電体層７７が付加される。この誘電体層
は、接続パッド３３を有する多層相互接続装置９９の面
に付着される。しかし、誘電体層はそれらの接続パッド
を覆うことはない。誘電体層７７は、光学的相互接続を
必要とする装置の間で光信号を送るために用いられる光
ガイド７１を含む。
【００２４】それらの光ガイドは、フォトリソグラフ技
術により、またはマスクを介して、紫外線に感光ポリマ
ーを露光させることにより、あるいは予め設けられてい
るアルミニウム製マスクを介して反応性イオンエッチン
グにより製造して、誘電体層中にトラックを形成でき
る。それらのトラックの屈折率は層の残りの部分の屈折
率とは異なるから、それらのトラックは光ガイドとして
機能する。それらは図８及び図９においては直線として
示されているが、求められている相互接続を得るために
各種の異なる形とすることができる。この例において
は、回折ネットワーク（光ガイドの表面上にフォトリソ
グラフィにより製作できる）によって光ガイドととオプ
トエレクトロニック部品の間の光結合を行う。
【図面の簡単な説明】
【図１】従来技術で知られている基板上の電気的相互接
続装置の例を示す斜視図．
【図２】従来技術で知られている基板上に相互接続装置
を積み重ねることにより製造された３次元相互接続装置
の例。
【図３】本発明にしたがって２次元（２Ｄ）の集積回路
を相互接続するために多層ポリマー−金属装置の製造工
程図。
【図４】本発明にしたがって２次元（２Ｄ）の集積回路
を相互接続するために多層ポリマー−金属装置の製造工
程図。
【図５】本発明にしたがって２次元（２Ｄ）の集積回路
を相互接続するために多層ポリマー−金属装置の製造工
程図。
【図６】本発明にしたがって２次元（２Ｄ）の集積回路
を相互接続するために多層ポリマー−金属装置の製造工
程図。
【図７】２Ｄ装置を本発明に従って積み重ねることによ
り製造された３次元相互接続装置の例。
【図８】２次元光相互接続装置および２次元の電気装置
の断面図。
【図９】２次元光相互接続装置および２次元の電気装置
の上面図。
【符号の説明】 １ 基板 ５ 相互接続層 ６ 金属化層 ７ 絶縁層 ９ くぼみ １ 金属バンプ １ ポリマー層 ２ 導体系 ３１ フレーム ３３ 接続パッド ９９ 多層相互接続装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドミニク、ブルスー フランス国マルクーシ、リュ、デ、ビュ ー、ガニヨン、10 (72)発明者 クロード、ベルニョール フランス国リムール、レ、パビヨン（番地 なし)

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】２次元電気的接続と２次元光学的接続の少
    なくとも一方に対して互換できる、集積回路を相互に接
    続するための多層ポリマー−金属装置を製造する方法に
    おいて、強固な基板（１）の中に多層相互接続装置（９
    ９）を製造し、次にその相互接続装置の上に集積回路
    （２）を装着し、この装着および前記集積回路の接続の
    後で、強固な基板を除去して自己支持多層相互接続装置
    を残すことを特徴とする集積回路を相互に接続するため
    の多層ポリマー−金属装置を製造する方法。
  2. 【請求項２】請求項１記載の方法において、強固なフレ
    ーム（３１）を多層相互接続装置の上に固定して、強固
    な基板を除去する前にチップを囲むことを特徴とする方
    法。
  3. 【請求項３】請求項２記載の方法において、強固な基板
    を除去する前に、合金バンプ（１６）を融かすことによ
    り、言い換えると「フリップチップ」システムを用いる
    ことにより、前記集積回路と前記強固なフレームを多層
    相互接続装置へ取り付けることを特徴とする方法。
  4. 【請求項４】請求項２または３記載のようにして２次元
    自己支持多層相互接続装置を製造し、強固な基板を除去
    する、３次元電気的相互接続装置と３次元光学的相互接
    続装置の少なくとも一方を製造する方法において、前記
    基板の除去により露出させられた前記多層相互接続装置
    の面である、前記多層相互接続装置の第１の層の上に接
    続パッドを形成し、次に２次元多層相互接続装置を積み
    重ねて、前記接続パッドおよび前記強固なフレームによ
    り一緒に接続することを特徴とする３次元電気的相互接
    続装置と３次元光学的相互接続装置の少なくとも一方を
    製造する方法。
  5. 【請求項５】集積回路と、それらの集積回路の間で電気
    的接続と光学的接続の少なくとも一方を行えるように前
    記集積回路を相互に接続するために、請求項１〜３のい
    ずれかに記載されているようにして製造される多層ポリ
    マー−金属装置とで形成され、２次元プレーン上に配置
    されることを特徴とするハイブリッド構造。
  6. 【請求項６】請求項５記載のハイブリッド構造におい
    て、 それの主面の少なくとも１つ上に１つまたはいくつかの
    接続パッド（３３）を有する多層相互接続装置（９）
    と、 多層相互接続装置上の接続パッド（３３）へ電気的に接
    続される１つまたはいくつかの接続パッド（３）有する
    少なくとも１つの集積回路と、 前記主面へ機械的に取り付けられる少なくとも１つの補
    強要素と、 を含むことを特徴とするハイブリッド構造。
  7. 【請求項７】請求項６記載のハイブリッド構造におい
    て、補強要素は集積回路を囲むフレームであることを特
    徴とするハイブリッド構造。
  8. 【請求項８】請求項７記載のハイブリッド構造におい
    て、導体が前記フレームを通っていることを特徴とする
    ハイブリッド構造。
  9. 【請求項９】請求項７記載のハイブリッド構造におい
    て、前記フレームは導電材料製であり、フレームを通る
    前記導体は、前記フレームがそれらの導体のためのシー
    ルドを形成するように前記フレームから絶縁されること
    を特徴とするハイブリッド構造。
  10. 【請求項１０】請求項５乃至９のいずれかに記載のハイ
    ブリッド構造において、３次元集積回路相互接続装置を
    形成するためのスタック構造を含むことを特徴とするハ
    イブリッド構造。
  11. 【請求項１１】請求項５乃至１０のいずれかに記載のハ
    イブリッド構造において、多層相互接続装置は光信号を
    送るための光ガイドを有することを特徴とするハイブリ
    ッド構造。
JP3228696A 1990-08-21 1991-08-14 集積回路を相互に接続するための多層ポリマー−金属装置を製造する方法およびハイブリッド構造 Pending JPH0689964A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9010514A FR2666173A1 (fr) 1990-08-21 1990-08-21 Structure hybride d'interconnexion de circuits integres et procede de fabrication.
FR9010514 1990-08-21

Publications (1)

Publication Number Publication Date
JPH0689964A true JPH0689964A (ja) 1994-03-29

Family

ID=9399761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3228696A Pending JPH0689964A (ja) 1990-08-21 1991-08-14 集積回路を相互に接続するための多層ポリマー−金属装置を製造する方法およびハイブリッド構造

Country Status (4)

Country Link
US (1) US5262351A (ja)
EP (1) EP0472451A1 (ja)
JP (1) JPH0689964A (ja)
FR (1) FR2666173A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669792B (zh) * 2017-03-03 2019-08-21 日商 Tdk 股份有限公司 半導體晶片之製造方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5985693A (en) * 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
US6714625B1 (en) 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
US5583747A (en) * 1993-11-01 1996-12-10 Baird; John H. Thermoplastic interconnect for electronic device and method for making
US5523619A (en) * 1993-11-03 1996-06-04 International Business Machines Corporation High density memory structure
JP3288840B2 (ja) * 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
EP0683517B1 (en) * 1994-05-09 2002-07-24 Nec Corporation Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US5534465A (en) * 1995-01-10 1996-07-09 At&T Corp. Method for making multichip circuits using active semiconductor substrates
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
KR100307776B1 (ko) 1995-06-06 2001-11-22 엔도 마사루 프린트배선판
US5696666A (en) * 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
EP0772195B1 (en) * 1995-11-02 2003-03-12 Fujitsu Limited Carriage structure for a disk drive
DE69738994D1 (de) * 1996-04-08 2008-10-30 Raytheon Co Herstellungsmethode einer HDMI-Abziehstruktur und einer flexiblen Feinlinien-Verbindung
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US6125039A (en) * 1996-07-31 2000-09-26 Taiyo Yuden Co., Ltd. Hybrid module
US5691245A (en) * 1996-10-28 1997-11-25 He Holdings, Inc. Methods of forming two-sided HDMI interconnect structures
KR100251859B1 (ko) * 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
US5817541A (en) * 1997-03-20 1998-10-06 Raytheon Company Methods of fabricating an HDMI decal chip scale package
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5998291A (en) * 1997-04-07 1999-12-07 Raytheon Company Attachment method for assembly of high density multiple interconnect structures
FR2770932B1 (fr) 1997-11-07 2001-11-16 Thomson Csf Procede de fabrication d'une sonde acoustique
US5843806A (en) * 1997-11-24 1998-12-01 Compeq Manufacturing Company Limited Methods for packaging tab-BGA integrated circuits
US6235551B1 (en) * 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
FR2779575B1 (fr) 1998-06-05 2003-05-30 Thomson Csf Sonde acoustique multielements comprenant un film composite conducteur et procede de fabrication
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
FR2789822B1 (fr) 1999-02-12 2001-06-08 Thomson Csf Dispositif a ondes de surface connecte a une embase avec un adhesif conducteur
FR2799883B1 (fr) 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
JP2001274528A (ja) 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
FR2819143B1 (fr) * 2000-12-28 2003-03-07 Thomson Csf Procede de realisation de plots de connexion sur un circuit imprime
US6479321B2 (en) * 2001-03-23 2002-11-12 Industrial Technology Research Institute One-step semiconductor stack packaging method
US6748994B2 (en) 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US6765152B2 (en) * 2002-09-27 2004-07-20 International Business Machines Corporation Multichip module having chips on two sides
JP2004172965A (ja) * 2002-11-20 2004-06-17 Seiko Epson Corp チップ間光インターコネクション回路、電気光学装置および電子機器
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
US8001088B2 (en) * 2003-04-04 2011-08-16 Avid Technology, Inc. Indexing media files in a distributed, multi-user system for managing and editing digital media
US20060134831A1 (en) * 2003-12-31 2006-06-22 Microfabrica Inc. Integrated circuit packaging using electrochemically fabricated structures
US20080142369A1 (en) * 2003-12-31 2008-06-19 Microfabrica Inc. Integrated Circuit Packaging Using Electrochemically Fabricated Structures
US7763973B1 (en) 2007-04-05 2010-07-27 Hewlett-Packard Development Company, L.P. Integrated heat sink for a microchip
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8617927B1 (en) 2011-11-29 2013-12-31 Hrl Laboratories, Llc Method of mounting electronic chips
US10079160B1 (en) * 2013-06-21 2018-09-18 Hrl Laboratories, Llc Surface mount package for semiconductor devices with embedded heat spreaders
US9385083B1 (en) 2015-05-22 2016-07-05 Hrl Laboratories, Llc Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
US10026672B1 (en) 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
US10950562B1 (en) 2018-11-30 2021-03-16 Hrl Laboratories, Llc Impedance-matched through-wafer transition using integrated heat-spreader technology

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918148A (en) * 1974-04-15 1975-11-11 Ibm Integrated circuit chip carrier and method for forming the same
FR2312172A1 (fr) * 1975-05-22 1976-12-17 Ibm Procede de fabrication d'ensembles de circuits integres
JPS5923109B2 (ja) * 1976-07-26 1984-05-30 株式会社日立製作所 Ｓｉチップと配線基板との接続方法
US5049523A (en) * 1977-12-05 1991-09-17 Plasma Physics Corp. Method of forming semiconducting materials and barriers
EP0029334B1 (en) * 1979-11-15 1984-04-04 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Series-connected combination of two-terminal semiconductor devices and their fabrication
FR2524707B1 (fr) * 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
DE3234744C2 (de) * 1982-09-20 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
US4561011A (en) * 1982-10-05 1985-12-24 Mitsubishi Denki Kabushiki Kaisha Dimensionally stable semiconductor device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
GB2202673B (en) * 1987-03-26 1990-11-14 Haroon Ahmed The semi-conductor fabrication
FR2634322A1 (fr) * 1988-07-13 1990-01-19 Thomson Csf Module semi-conducteur actif hybride obtenu par reconfiguration physique de pastilles, interconnectees par films minces, et procede de fabrication correspondant
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669792B (zh) * 2017-03-03 2019-08-21 日商 Tdk 股份有限公司 半導體晶片之製造方法

Also Published As

Publication number Publication date
US5262351A (en) 1993-11-16
EP0472451A1 (fr) 1992-02-26
FR2666173A1 (fr) 1992-02-28

Similar Documents

Publication Publication Date Title
JPH0689964A (ja) 集積回路を相互に接続するための多層ポリマー−金属装置を製造する方法およびハイブリッド構造
US5373627A (en) Method of forming multi-chip module with high density interconnections
CN101276809B (zh) 半导体器件及其制造方法
US6861284B2 (en) Semiconductor device and production method thereof
US7397117B2 (en) Chip package with die and substrate
US5506383A (en) Wafer scale multi-chip module
US6819001B2 (en) Interposer, interposer package and device assembly employing the same
KR20210018760A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8450825B2 (en) Semiconductor package
US20030199121A1 (en) Wafer scale thin film package
CN112492741A (zh) 电子装置和制造电子装置的方法
GB2500380A (en) Arrangement and method of making electrical connections
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
KR100625064B1 (ko) 고배선 능력 마이크로비어 기판
CN116564923A (zh) 包括基于半导体的部件的模块及其制造方法
WO2005114728A1 (ja) 半導体装置並びに配線基板及びその製造方法
JP2006521686A (ja) 基板における電気的な構成素子から成る装置および該装置を製造する方法
CN116033645A (zh) 无芯部件承载件及用于制造无芯部件承载件的方法
WO2014130959A1 (en) Carrier-less silicon interposer
JP3158073B2 (ja) 電子素子のパッケージ方法および電子素子パッケージ
EP0475223A2 (en) Method of fabricating integrated circuit chip package
JP2755143B2 (ja) 半導体装置の製造方法
JP4356196B2 (ja) 半導体装置組立体
EP0607656A1 (en) Device having thin film overlay for interconnecting bond pads of a semiconductor device to a lead frame or flex circuit and method of making same