JPH068997U - 電子楽器 - Google Patents

Abstract

(57)【要約】 【目的】 構成が簡単であり、かつ、音色の異なった複
数の楽音を同時に発生することができ、多彩な演奏が可
能な電子楽器を提供する。 【構成】 複数の楽音形成チャンネルを有するリズム音
源回路６と、各チャンネル毎に４種類の波形データを記
憶した波形メモリ１０と、波形メモリ１０から波形デー
タの読み出しを行うための読出アドレスを各チャンネル
単位で時分割制御により生成するメモリ選択信号発生器
７とを有する。リズムパターンメモリ１からは上記各チ
ャンネルによる発音を指示するデータＲＤおよびその波
形の種類を指定するデータＣＤが読み出される。メモリ
選択信号発生器７は、各チャンネル毎にデータＣＤに対
応した波形アドレスをリズム音源回路６へ出力し、リズ
ム音源回路６はデータＲＤにより発音指示された各チャ
ンネル毎に当該波形アドレスに基づいて波形データを波
形メモリ１０から読み出し楽音を形成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、音色の異なった複数種類の楽音を発音することが可能な電子楽器 に関する。

【０００２】

【従来の技術】

音色の異なった複数の楽音信号を同時に発生可能な自動リズム演奏装置が知ら れている。この種の自動リズム演奏装置に該当するものとして、例えば実開昭５ ４−１６４２４号公報は、必要な音色数だけ音源回路を備え、この音源回路を適 宜切り換えることにより音色の異なった複数の楽音を発生し得るようにした装置 を開示している。

【０００３】

【考案を解決するための課題】

しかしながら、上述した従来の自動リズム演奏装置は、各々異なった音色に対 応した音源回路を複数設ける必要があり、回路構成が複雑になるのを避けられな かった。

【０００４】 そこで、回路構成を複雑化しないで複数の音色を発音し得るようにするため、 例えば特公昭５２−４２０５９号公報に開示されているように、フィルタを有す る音源回路を複数設け、このフィルタ特性を切り換えることによって音色の異な った複数の楽音を発生する構成を採ることが考えられる。

【０００５】 しかしながら、このようなフィルタ特性を切り換える程度のものでは、発生す る楽音の音色を多彩に変化させることはできなかった。

【０００６】 本考案は、上述した事情に鑑みてなされたものであり、音色の異なった複数の 楽音信号を簡単な構成で発生することができ、かつ、発生される楽音信号を多彩 に制御することができる電子楽器を提供することを目的とする。

【０００７】

【課題を解決するための手段】

この考案は、複数種類の波形に対応した複数の波形データを記憶する波形メモ リを有し、各々前記波形メモリに記憶された複数の波形データのうち任意の波形 データに基づき楽音信号を発生可能な複数の楽音発生用チャンネルからなる楽音 発生手段と、楽音の発生および発生すべき楽音の波形を指示する制御データを発 生するデータ発生手段と、前記制御データを前記複数の楽音発生用チャンネルの いずれかの楽音発生用チャンネルに供給するデータ供給手段とを備え、前記楽音 発生手段の各楽音発生用チャンネルでは、制御データが供給されたとき該制御デ ータが指示する波形の楽音信号を前記データ発生手段による楽音の発生指示に応 じて発生するようにしたことを特徴としている。

【０００８】

【作用】

上記考案によれば、各楽音発生用チャンネルにより、前記複数の波形データの うち前記データ供給手段から供給された制御データに対応するものに基づいて楽 音信号が生成される。

【０００９】

【実施例】

以下、図面を参照し本考案の実施例を詳細に説明する。 図１は、この考案を自動リズム演奏装置に適用した実施例の概略構成を示すブ ロック図である。この図においてリズムパターンメモリ１は選択し得る各リズム （例えば、ワルツ、スイング、ルンバ、ジャズ、ロック等）における各リズム楽 器（例えば、シンバル、バスドラム、ハイコンガ、マラカス等）の楽器別駆動デ ータ（音源別駆動データ）、およびこれら各楽器別駆動データに基づいて再生さ れる楽器音を各楽器毎に複数の楽器音の中から選択するための制御データが記憶 されたリードオンリメモリ（ＲＯＭ）である。

【００１０】 すなわち、このリズムパターンメモリ１には、前記リズム楽器の種類を１６種 類とし、かつ再生すべき楽器音を楽器毎に４種類ずつある楽器音の中から選択す るものとした場合、１６ビットを１語としかつこれら各ビットが前記各リズム楽 器に１対１に対応した楽器別駆動データＲＤがリズム毎にリズムの進行順に記憶 されると共に、これら各１６ビットの楽器別駆動データＲＤに対応して各楽器毎 に２ビットずつ都合３２ビットの制御データＣＤが付加的に各々記憶されている 。これら楽器別駆動データＲＤと制御データＣＤとの組データのフォーマットは 図２のようになる。すなわちこの場合、楽器別駆動データＲＤの各ビットは、例 えばビットａ₁はシンバル、ビットａ₂はバスドラム、ビットａ₃はハイコンガ、 …、ビットａ₁₆はマラカスのように対応し、また制御データＣＤの各ビットは、 例えばビットｂ₁、ｂ₂はシンバル、ビットｂ₃、ｂ₄はバスドラム、ビットｂ₅、 ｂ₆はハイコンガ、……、ビットｂ₃₁、ｂ₃₂はマラカスのように対応している。 またこの場合、楽器別駆動データＲＤの各ビット”１”状態の時のみ対応するリ ズム楽器の楽器音を再生することを意味し、また制御データＣＤの各２ビットは コード信号として扱かわれ、４種類の楽器音の中から１つの楽器音を選択するよ うになっている。

【００１１】 次に、リズム選択スイッチ２は前記各リズムから演奏者の希望するリズムを選 択するためのスイッチであり、この電子楽器の操作パネル部に設けられている。 このリズム選択スイッチ２からは、選択されたリズムを示す信号ＲＳ（コード信 号）が出力される。また符号３は前記操作パネル部に設けられたリズムテンポ調 整用のスライド型の操作子であり、テンポ制御データ発生器４はこの操作子３に 連動する可変抵抗器（図示略）の抵抗値に応じて前記操作子３のスライド位置に 対応したリズムテンポを示すリズム制御データＴＭＰを出力する。

【００１２】 リズムパターン読出回路５は、前記信号ＲＳおよび前記データＴＭＰに基づい て生成したアドレス信号Ａ１を、前記リズムパターンメモリ１のアドレス端子Ａ Ｄへ供給し、同メモリ１から前記リズム選択スイッチ２によって選択されたリズ ムに対応する楽器別駆動データＲＤと制御データＣＤとの組データを順次読み出 す。すなわちこのリズムパターン読出回路５は、信号ＲＳに基づいて前記アドレ ス信号Ａ１をリズムパターンメモリ１における選択されたリズムに対応する楽器 別駆動データＲＤおよび制御データＣＤの記憶領域を指定するように設定すると 共に、このアドレス信号Ａ１をデータＴＭＰが示すリズムテンポで順次変化させ 、これによって前記領域の各楽器別駆動データＲＤおよび各制御データＣＤを順 次読み出す。このリズムパターンメモリ１から読み出された楽器別駆動データＲ Ｄはリズム音源回路６に供給され、また制御データＣＤはメモリ選択信号発生器 ７に供給される。

【００１３】 リズム音源回路６は前記各リズム楽器の楽器音信号を各々４種類ずつ記憶した 波形メモリを有してなるもので、この波形メモリから前記楽器別駆動データＲＤ の”１”のビットが示す楽器に対応する楽器音信号を時分割的に読み出すように なっている。そしてこの場合、メモリ選択信号発生器７は、前記制御データＣＤ またはこのメモリ選択信号発生器７自体が発生するランダム信号に基づいてメモ リ選択信号ＭＳを出力して前記リズム音源回路６へ供給し、これによってリズム 音源回路６が前記波形メモリから読み出すべき楽器音信号を楽器毎に４種類ある ものの中から択一的に選択するようになっている。このリズム音源回路６の波形 メモリから時分割的に読み出された楽器音信号は合成された後、増幅器８へ供給 され、ここで増幅されてスピーカ９へ供給されリズム音として発音される。

【００１４】 次に図１におけるリズム音源回路６およびメモリ選択信号発生器７の詳細な構 成を図３のブロック図を参照して説明する。 まず波形メモリ（楽音信号メモリ）１０から説明する。この波形メモリ１０に は、図４に示すようにシンバル、バスドラム、ハイコンガ、……、マラカスの１ ６種類のリズム楽器の楽器音が、各楽器毎に互いに４種類ずつＰＣＭコードを用 いて各々記憶されている。この場合、シンバルの楽器音を例にすると、シンバル ＃１、シンバル＃２、シンバル＃３、シンバル＃４は互いに若干波形の異なる楽 器音となっている。また、バスドラム、ハイコンガ、……、マラカスについても 同様である。

【００１５】 次にメモリ選択信号発生器７は、前記制御データＣＤに基づいて、前記波形メ モリ１０の各楽器の４種類の楽器音の中から所定の１楽器音を選択するためのメ モリ選択信号ＭＳを発生するものである。このメモリ選択信号発生器７が出力す るメモリ選択信号ＭＳは、２ビットのコード信号であり、アドレスメモリ１２（ アドレス発生器）のアドレス入力端子ＡＤへのアドレス信号の下位側ビットとし て供給される。なお、このメモリ選択信号発生器７の詳細な構成については後述 する。

【００１６】 チャンネルカウンタ１１は前記波形メモリ１０の１６種類のリズム楽器の各楽 器音を（すなわち１６チャンネル分の情報を）時分割的に読み出すための読み出 し順序および読み出しタイミングを決める４ビットの２進カウンタである。この チャンネルカウンタ１１はクロックφを常時計数し、その計数値を４ビットの信 号ＣＣとして出力する。なお、前記クロックφの周期は、この電子楽器における 最小リズム単位時間より充分短かい時間となっている。このチャンネルカウンタ １１が出力する信号ＣＣは、アドレスメモリ１２のアドレス入力端子ＡＤへアド レス信号の上位側ビットとして供給される。

【００１７】 アドレスメモリ１２は、前記波形メモリ１０から楽器音信号を読み出す場合の 読み出し開始番地（スタートアドレス）と、読み出し語数（レンジ）とが各々記 憶されたリードオンメモリ（ＲＯＭ）である。この場合、前記波形メモリ１０に おける各楽器音信号の記憶領域（シンバル＃１、シンバル＃２、……、マラカス ＃４）の各先頭番地Ｌ１、Ｌ２、Ｌ３、……、Ｌ６４は、このアドレスメモリ１ ２におけるスタートアドレスメモリ１２ａにＬ１、Ｌ２、Ｌ３、……Ｌ６４の順 に記憶され、また各記憶領域の語数Ｎ１、Ｎ２、Ｎ３、……、Ｎ６４は、このア ドレスメモリ１２におけるレンジメモリ１２ｂにＮ１、Ｎ２、Ｎ３、……Ｎ６４ の順に記憶されている。そしてこのアドレスメモリ１２は、前記信号ＣＣおよび 信号ＭＳが供給されると、これらスタートアドレスメモリ１２ａとレンジメモリ １２ｂとから並列にデータを読み出すようになっている。すなわち、例えば今、 信号ＣＣとして”００００”が供給され、かつ信号ＭＳとして”００”が供給さ れた場合は、スタートアドレスメモリ１２ａから「Ｌ１」なるデータが読み出さ れると共に、レンジメモリ１２ｂから「Ｎ１」なるデータが読み出され、また例 えば、信号ＣＣとして”０００１”が供給され、かつ信号ＭＳとして”１１”が 供給された場合は、スタートアドレスメモリ１２ａから「Ｌ８」となるデータが 読み出されると共に、レンジメモリ１２ｂから「Ｎ８」なるデータが読み出され る。そしてスタートアドレスメモリ１２ａから読み出されたデータＳＡは加算回 路１３の一方の入力端子Ａに供給され、またレンジメモリ１２ｂから読み出され たデータＲＧは比較器１４の一方の入力端子Ａに供給される。

【００１８】 一方、図１のリズムパターンメモリ１から読み出された楽器別駆動データＲＤ （この場合は１６ビットのデータ）は並列直列変換回路（以下、Ｐ／Ｓ変換回路 と略称する。）１５に供給される。このＰ／Ｓ変換回路１５はこのデータＲＤを 並列に取り込むと、同データＲＤをクロックφに従って順次１ビットずつ直列に 出力する。このＰ／Ｓ変換回路１５から出力された直列データはオアゲート１６ を介して１ビット１６ステージのシフトレジスタ１７へ供給され、同じくクロッ クφによって同シフトレジスタ１７に取り込まれる。このシフトレジスタ１７の 直列出力は前記波形メモリ１０の読み出し指令端子ＲＣに供給されると共に、イ ンバータ１８の出力信号が”１”信号の場合は、更にアンドゲート１９とオアゲ ート１６とを順次介して同シフトレジスタ１７の入力端子Ｉに供給されるように なっている。したがってこのシフトレジスタ１７から出力された”１”のビット は、その時点でインバータ１８の出力信号が”１”信号であれば次のクロックφ によって再びこのシフトレジスタ１７に取り込まれて失なわれることはない。こ のシフトレジスタ１７の出力端子Ｏに得られる信号はゲート２０のエネーブル端 子ＥＮにも供給されている。

【００１９】 次にゲート２０とシフトレジスタ２１と加算回路２２とからなる部分は、波形 メモリ１０から各楽器音信号を読み出す場合、各楽器音信号の記憶領域のデータ 読み出し番地を時分割的に進めるためのものである。この部分において、シフト レジスタ２１は各ステージが前記語数Ｎ１〜Ｎ６４のうちの最大語数を計数する に充分なだけのビットを持つ１６ステージのシフトレジスタであり、クロックφ に従ってシフトが行なわれるようになっている。このシフトレジスタ２１の出力 データＤ１は前記加算回路１３の他方の入力端子Ｂへ供給されると共に、加算回 路２２の一方の入力端子Ａへ供給される。この加算回路２２の他方の入力端子Ｂ にはＬＳＢだけが”１”のデータが供給されており、したがってこの加算回路２ ２の出力データＤ２は前記データＤ１に値「１」を加算した値となる。このデー タＤ２は前記比較器１４の他方の入力端子Ｂへ供給されると共に、ゲート２０へ 供給される。このゲート２０は、そのエネーブル端子ＥＮに”１”信号が供給さ れると開状態となって前記データＤ２をシフトレジスタ２１の入力端子Ｉへ供給 する。したがってこのゲート２０、シフトレジスタ２１および加算回路２２から なる部分においては、ゲート２０のエネーブル端子ＥＮに”１”信号が供給され ている時にシフトレジスタ２１から出力されたデータＤ１は、値「１」が加算さ れて（すなわちインクリメントされて）再びシフトレジスタ２１に取り込まれ、 一方ゲート２０のエネーブル端子ＥＮに”０”信号が供給されている時にシフト レジスタ２１から出力されたデータＤ１は失なわれて値「０」となる。

【００２０】 次にメモリ選択信号発生器７において、図１のリズムパターンメモリ１から読 み出された制御データＣＤ（この場合は３２ビットのデータ）はＰ／Ｓ変換回路 ２３に供給される。このＰ／Ｓ変換回路２３は制御データＣＤを並列に取り込む と、同データＣＤをクロックφに従って順次２ビットずつ直列に出力する。すな わちこのＰ／Ｓ変換回路２３は、図２に示した制御データＣＤをビットｂ₁、ｂ₂ 、ビットｂ₃、ｂ₄、ビットｂ₅、ｂ₆、……、ビットｂ₃₁、ｂ₃₂の順に２ビットの 信号に変換して出力する。このＰ／Ｓ変換回路２３の出力信号は、セレクタ２４ の一方の入力端子Ａに供給される。またランダム信号発生器２５はランダムな２ ビットの信号をクロックφに従って順次出力するもので、このランダム信号発生 器２５の出力信号はセレクタ２４の他方の入力端子Ｂに供給される。このセレク タ２４は、その制御入力端子ＳＡに”１”信号が供給されると入力端子Ａに供給 されている信号を出力端子０から出力し、一方この制御入力端子ＳＡに”０”信 号が供給されると入力端子Ｂに供給されている信号を出力端子０から出力する。 このセレクタ２４の制御入力端子ＳＡに選択スイッチ２６を介して”１”信号が 供給されるようになっている。そしてこのセレクタ２４の出力信号はセレクタ２ ７の一方の入力端子Ａに供給される。このセレクタ２７は、前記セレクタ２４と 同様のセレクタであり、その制御入力端子ＳＡには前記Ｐ／Ｓ変換回路１５の出 力信号が供給されるようになっている。このセレクタ２７の出力信号は、シフト レジスタ２８の入力端子Ｉへ供給される。シフトレジスタ２８は２ビット、１６ ステージのシフトレジスタで、前記セレクタ２７の出力信号（２ビットの信号） をクロックφに従って２ビットずつ順次取り込みシフトする。このシフトレジス タ２８の出力端子０からは前記信号ＭＳが順次出力され、この信号ＭＳは前述し たようにアドレスメモリ１２のアドレス入力端子ＡＤへ供給されると共に、前記 セレクタ２７の他方の入力端子Ｂへ供給される。したがって、このシフトレジス タ２８とセレクタ２７とからなる部分によれば、セレクタ２７の制御入力端子Ｓ Ａに”１”信号が供給されている場合は、前記セレクタ２４の出力信号がシフト レジスタ２８に順次取り込まれ、一方セレクタ２７の制御入力端子ＳＡに”０” 信号が供給されている場合は、シフトレジスタ２８の出力信号ＭＳが同シフトレ ジスタ２８の入力側に取り込まれる結果同シフトレジスタ２８の内容がローテイ トされることになる。

【００２１】 次に、以上の構成になるこのリズム音源回路６およびメモリ選択信号発生器７ の動作を説明する。 まず演奏者が選択スイッチ２６を閉状態に設定していたとする。そして今、前 記リズムパターンメモリ１から楽器別駆動データＲＤとしてシンバルとバスドラ ムの各楽器音だけを再生させるようなデータ、すなわちビットａ₁₆からビットａ 1までの１６ビットが”０、……、０、１、１”のように配列されたデータが読 み出され、また制御データＣＤとしては、シンバルの楽器音としてシンバル＃２ をまたバスドラムの楽器音としてバスドラム＃４を各々選択するようなデータ、 すなわちビットｂ₂、ｂ₁が”０１”、ビットｂ₄、ｂ₃が”１１”、その他のビッ トｂ₃₂〜ｂ₅が例えば全て”０”であるようなデータを読み出されたとする。ま た説明を簡単にするために、この時点においてシフトレジスタ２８の各ステージ の内容全ては”００”であったとする。

【００２２】 この場合、前記データＲＤはＰ／Ｓ変換回路１５を介してシフトレジスタ１７ に１ビットずつ順次取り込まれ、このシフトレジスタ１７においては全てのビッ ト（１６ビット）が取り込まれた時点で、出力端子０側から入力端子Ｉ側に向っ て”１”、”１”、”０”、……、”０”の順に配列された状態となる。またこ の間に、前記データＣＤはＰ／Ｓ変換回路２３とセレクタ２４とを順次介してセ レクタ２７の入力端子Ａに２ビットずつ順次供給されるが、このセレクタ２７の 制御入力端子ＳＡにはＰ／Ｓ変換回路１５の出力信号が供給されているから、前 記データＣＤのうちビットｂ₂、ｂ₁およびビットｂ₄、ｂ₃だけがシフトレジスタ ２８に取り込まれる。この結果シフトレジスタ２８の各ステージの内容は、前記 シフトレジスタ１７にデータＲＤの全ビットが取り込まれた時点と同時点におい て、出力端子０側から入力端子Ｉ側に向って”０１”、”１１”、その他の各ス テージの内容は１６ステージ分ローテイトされる前の内容すなわち”００”とな る。またこの時点において、チャンネルカウンタ１１の計数出力信号ＣＣは”０ ０００”となる（このように同期がとられている。）。したがってこの時点にお いては、アドレスメモリ１２のアドレス入力端子ＡＤに供給されるアドレス信号 が”０００００１”となり、スタートアドレスメモリ１２ａからデータＳＡとし て「Ｌ２」が読み出され、またレンジメモリ１２ｂからデータＲＧとして「Ｎ２ 」が読み出される。また、この時点においては、現在の楽器別駆動データＲＤの 一つ前の楽器別駆動データＲＤに対する処理動作は全て完了しているから、シフ トレジスタ２１の各ステージのデータは全て「０」であり、これによってデータ Ｄ１は「０」となっている。したがって、この時点においては、加算回路１３の 出力データＤ３、すなわちデータＳＡとデータＤ１との和は値「Ｌ２」となり、 このデータＤ３は波形メモリ１０のアドレス入力端子ＡＤにアドレス信号として 供給される。またこの時、この波形メモリ１０の読出指令端子ＲＣにはシフトレ ジスタ１７の出力端子０から”１”信号が供給されているから、同メモリ１０の Ｌ２番地のデータ、すなわちシンバル＃２の１語目のＰＣＭデータが読み出され る。このＰＣＭデータはアキュームレータ２９に供給される。またこの時点にお いては、加算回路２２の出力データＤ２は値「１」であるから、比較器１４は値 「Ｎ２」と値「１」との比較結果である”０”信号を出力端子ＥＱから出力して インバータ１８へ供給しており、したがってこのインバータ１８の出力信号は” １”信号となっている。このため、この時点においては、シフトレジスタ１７か ら出力される”１”信号は、アンドゲート１９とオアゲート１６とを順次介して 同シフトレジスタ１７の入力端子Ｉに供給されている。またこのシフトレジスタ １７が出力する”１”信号はゲート２０を開状態にしているから、前記データＤ ２、すなわち値「１」がシフトレジスタ２１に供給されている。またこの時点に おいては、Ｐ／Ｓ変換回路１５の出力信号は”０”となっているから（データＲ Ｄの送出を完了しているから）、シフトレジスタ２８の入力端子Ｉには前記信号 ＭＳが供給されている。

【００２３】 ここで、次のクロックφが発生したとする。この場合、チャンネルカウンタ１ １の出力信号ＣＣは”０００１”となり、またシフトレジスタ２８は１ステージ 分シフトされて信号ＭＳが”１１”となるからアドレスメモリ１２のアドレス信 号は”０００１１１”となる。この結果、スタートアドレスメモリ１２ａからデ ータＳＡとして「Ｌ８」が読み出され、またレンジメモリ１２ｂからデータＲＧ として「Ｎ８」が読み出される。またこの場合、シフトレジスタ１７、２１も各 々１ステージ分シフトされるから、シフトレジスタ１７の内容は出力側から入力 側に向って”１”、”０”、……、”０”、”１”となり、またシフトレジスタ ２１の各ステージの内容は出力側から入力側に向って「０」、……「０」、「１ 」となる。すなわちこの場合、データＤ１は「０」、データＤ３は「Ｌ８」、波 形メモリ１０の読出指令端子ＲＣの信号は”１”信号となり、この結果、波形メ モリ１０のＬ８番地のデータすなわちバスドラム＃４の１語目のＰＣＭデータが 読み出されアキュームレータ２９へ供給される。またこの場合、データＤ２は「 １」、比較器１４の出力端子ＥＱの信号はデータＲＧとデータＤ１とが等しくな いから”０”信号、シフトレジスタ１７の出力信号は”１”信号、シフトレジス タ２１の入力データは「１」となり、またシフトレジスタ２８の各ステージの内 容は出力側から入力側に向って”１１”、”００”、……”００””０１”、同 シフトレジスタ２８の入力信号は”１１”となっている。

【００２４】 そして、次のクロックφが発生したとする。この場合、信号ＣＣは”００１０ ”となり、また信号ＭＳは”００”となるから、スタートアドレスメモリ１２ａ からデータＳＡとして「Ｌ９」、レンジメモリ１２ｂからデータＲＧとして「Ｎ ９」が各々読み出される。またこの場合、シフトレジスタ１７、２１、２８は各 々１ステージ分シフトされるから、シフトレジスタ１７の内容は出力側から入力 側に向って”０”、……、”０”、”１”、”１”となり、シフトレジスタ２１ の内容は出力側から入力側に向って「０」、……、「０」、「１」、「１」とな り、またシフトレジスタ２８の内容は出力側から入力側に向って”００”、…… 、”００”、”０１”、”１１”となる。すなわちこの場合、データＤ１は「０ 」、データＤ３は「Ｌ９」となるが、シフトレジスタ１７の出力信号は”０”で あるから、波形メモリ１０のデータの読み出しは行なわれない。なおこの場合、 データＤ２は「１」、比較器１４の比較出力信号は”０”、シフトレジスタ１７ の入力信号は”０”、シフトレジスタ２１の入力データは「０」、シフトレジス タ２８の入力信号は”００”となる。

【００２５】 以下、クロックφが順次発生された場合、上述した原理に基づいて動作が行な われるが、チャンネルカウンタ１１の出力信号ＣＣが”１１１１”になった時点 までは、シフトレジスタ１７の出力信号がいずれの場合も”０”であるため、波 形メモリ１０のデータの読み出しは行われない。

【００２６】 以上が、現在の楽器別駆動データＲＤおよび制御データＣＤに対する楽器音の 時分割読み出し過程における１スキャン目の動作である。この１スキャン目にお いてアキュームレータ２９によりデジタル的に合成された各楽器音のＰＣＭデー タは、Ｄ／Ａ変換器３０によってアナログ信号に変換された後、図１の増幅器８ に供給される。

【００２７】 次に、この時点に続いて次のクロックφが発生したとする。この場合、信号Ｃ Ｃは再び”００００”となり、また信号ＭＳも再び”０１”となるから、スター トアドレスメモリ１２ａから「Ｌ２」が読み出され、またレンジメモリ１２ｂか ら「Ｌ２」が読み出される。またこの場合、シフトレジスタ１７の内容は出力側 から入力側に向って”１”、”１”、”０”……、”０”となり、またシフトレ ジスタ２１の内容は出力側から入力側に向って「１」、「１」、「０」、……、 「０」となる。したがってデータＤ１は「１」、データＤ３は「Ｌ２＋１」とな り、波形メモリ１０の（Ｌ２＋１）番地のデータ、すなわちシンバル＃２の２語 目のＰＣＭデータが読み出される。なおこの場合、データＤ２は「２」、比較器 １４の比較出力信号は”０”、シフトレジスタ１７の入力信号は”１”、シフト レジスタ２１の入力データは「２」、シフトレジスタ２８の入力データは”０１ ”となる。

【００２８】 そして、次のクロックφが発生すると、上述した動作と同様にして波形メモリ １０の（Ｌ８＋１）番地のデータ、すなわちバスドラム＃４の２語目のＰＣＭデ ータが読み出され、また以下順次クロックφが発生され信号ＣＣが”００１０” から”１１１１”まで変化する間においては、波形メモリ１０のデータの読み出 しは行なわれない。

【００２９】 以上が前記データＲＤおよびデータＣＤに対する各楽器音の時分割読み出し過 程における２スキャン目の動作である。

【００３０】 以下、同様にしてシフトレジスタ２１の各ステージにおける「０」以外のデー タが１６ステージ分シフト（ローテイト）される毎に、すなわち１スキャン毎に インクリメントされ、これによってシンバル＃２とバスドラム＃４の３語目以降 のＰＣＭデータが順次読み出されてゆく。

【００３１】 そして今、Ｎ２スキャン目の動作が開始されたとする（ただし、Ｎ２＜Ｎ８と 仮定する。）。この場合、信号ＣＣが”００００”となると、スタートアドレス メモリ１２ａから「Ｌ２」が読み出され、またレンジメモリ１２ｂから「Ｎ２」 が読み出される。またこの場合、シフトレジスタ１７の内容は出力側から入力側 に向って”１”、”１”、”０”、……”０”となり、またシフトレジスタ２１ の内容は出力側から入力側に向って「Ｎ２−１」、「Ｎ２−１」、「０」、…… 、「０」となる。したがって波形メモリ１０の（Ｌ２＋Ｎ２−１）番地のデータ 、すなわちシンバル＃２のＮ２語目のＰＣＭデータ（最終データ）が読み出され る。 そして、次のクロックφが発生すると、シフトレジスタ１７の内容は出力 側から入力側に向って”１”、”０”、……、”０”となり、シンバルに対応す る”１”のビットが”０”に変化して、以後シンバル＃２のＰＣＭデータの読み 出しは行なわれなくなる。

【００３２】 またＮ８スキャン目の動作が行なわれた場合には、上述したＮ２スキャン目の 動作と同様にして、シフトレジスタ１７におけるバスドラムに対応する”１”の ビットが”０”に変化し、以後バスドラム＃４のＰＣＭデータの読み出しは行な われなくなる。

【００３３】 以上のようにして、前述した現在の楽器別駆動データＲＤおよび制御データＣ Ｄに対する楽器音の時分割読み出しが行なわれる。なお、以上に述べた読み出し 動作は、次の楽器別駆動データＲＤおよび制御データＣＤが供給されるまでに全 て完了する。また上述した例において制御データＣＤが、ビットｂ₂、ｂ₁が”０ ０”、ビットｂ₄、ｂ₃が”１０”であるようなデータであった場合は、シンバル ＃１とバスドラム＃３の各ＰＣＭデータが読み出されることになる。 しかしてこの実施例によれば、発音させる各リズム楽器の楽器音を制御データ ＣＤによって波形が異なる４種類の楽器音の中から任意に選択することができ、 これによりリズム音を実際のリズム演奏により近い極めて自然感に富んだ音にす ることができる。

【００３４】 次に、この実施例において、発音させる各リズム楽器の楽器音を４種類の楽器 音の中からランダムに選択する場合を説明する。 この場合は、選択スイッチ２６を開状態にしておけばよい。すなわちこの場合 は、楽器別駆動データＲＤがシフトレジスタ１７に取り込まれる動作と並行して 、ランダム信号発生器２５が発生する２ビットのランダム信号がセレクタ２４と セレクタ２７を順次介してシフトレジスタ２８に取り込まれる。したがって、こ の場合、信号ＭＳは読み出すべき各リズム楽器の楽器音に対してランダムとなる 。

【００３５】 しかして、この実施例によれば、発音させる各リズム楽器の楽器音信号を波形 が異なる４種類の楽器音の中からランダムに選択することもでき、これによりリ ズム音を実際のリズム演奏により近い極めて自然感に富んだ音にすることができ る。

【００３６】 なお、以上に説明した実施例においては、各リズム楽器の楽器音を４種類の中 から選択するようにしたが、これにより多くの種類の中から選択するようにして も勿論かまわない。

【００３７】

【考案の効果】

以上の説明から明らかなように、この考案による電子楽器によれば、チャンネ ル別に発音指示および波形を指示するデータを供給するようにしたので、簡単な 構成であり、かつ、音色の異なった複数の楽音信号を同時に発生することができ るという効果が得られる。また、本考案によれば、複数種類の波形に応じた複数 の波形データを記憶する波形メモリを有し、それぞれ前記波形メモリに記憶され た複数の波形データのうち任意の波形データに基づき楽音信号を発生可能な複数 の楽音発生用チャンネルからなる楽音発生手段を設けたので、波形指示データに 応じて波形が選択され、楽音信号を多彩に制御することができるという効果があ る。

【図面の簡単な説明】

【図１】 この考案の一実施例による自動リズム演奏装
置の構成を示すブロック図である。

【図２】 同実施例における楽器別駆動データＲＤおよ
び制御データＣＤのフォーマット を示す図である。

【図３】 同実施例におけるリズム音源回路６とメモリ
選択信号発生器７の詳細な構成を 示すブロック図であ
る。

【図４】 同実施例における波形メモリ１０の記憶内容
を示す図である。

【符号の説明】

１ リズムパターンメモリ ２ リズム選択スイッチ ６ リズム音源回路 ７ メモリ選択信号発生器 １０ 波形メモリ １１ チャンネルカウンタ １２ アドレス発生器（アドレスメモリ）

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 複数種類の波形に対応した複数の波形デ
   ータを記憶する波形メモリを有し、各々前記波形メモリ
   に記憶された複数の波形データのうち任意の波形データ
   に基づき楽音信号を発生可能な複数の楽音発生用チャン
   ネルからなる楽音発生手段と、 楽音の発生および発生すべき楽音の波形を指示する制御
   データを発生するデータ発生手段と、 前記制御データを前記複数の楽音発生用チャンネルのい
   ずれかの楽音発生用チャンネルに供給するデータ供給手
   段とを備え、 前記楽音発生手段の各楽音発生用チャンネルでは、制御
   データが供給されたとき該制御データが指示する波形の
   楽音信号を前記データ発生手段による楽音の発生指示に
   応じて発生するようにしたことを特徴とする電子楽器。