JPH0690171A - アナログ−デジタル変換器 - Google Patents

Abstract

(57)【要約】 【目的】本発明は分解能を向上させ得るアナログ−デジ
タル変換器を提供することを目的とする。 【構成】アナログ入力信号Ａinの最大振幅レベルを複数
のレベルに分割して複数のリファレンス電圧を設定する
とともに設定された各リファレンス電圧をデジタル信号
に対応させ、複数のリファレンス電圧の中からアナログ
入力信号Ａinに適合したリファレンス電圧を検出し、か
つ当該リファレンス電圧に対応するデジタル出力信号Ｄ
u を出力するリファレンス電圧検出回路６と、リファレ
ンス電圧検出回路６の検出信号に基づいてアナログ入力
信号Ａinのレベルに適合したリファレンス電圧を発生さ
せてＡＤ変換回路１に出力するリファレンス電圧発生回
路７と、アナログ入力信号Ａinを前記リファレンス電圧
に基づいてデジタル出力信号Ｄout に変換するＡＤ変換
回路１とからアナログ−デジタル変換器が構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はアナログ−デジタル変
換器に関するものである。近年、種々の電子機器におい
てアナログ−デジタル変換器が広く使用されるようにな
り、高分解能及び高精度な変換動作を行う大規模なもの
から、それほど精度を要求しない簡易な構成のものまで
多種類のアナログ−デジタル変換器が実用化されてい
る。そして、簡易な構成のアナログ−デジタル変換器で
は構成を複雑化してコストを上昇させることなく分解能
をさらに向上させることが要請されている。

【０００２】

【従来の技術】従来、アナログ−デジタル変換器はフラ
ッシュ型、逐次比較型あるいは直並列型等の種々の形式
が存在するが、いずれの形式においてもあらかじめ設定
されているリファレンス電圧とアナログ入力電圧とを比
較することにより、同アナログ入力電圧が複数ビットの
デジタル信号に変換される。

【０００３】そして、あらかじめ複数のリファレンス電
圧を設定し、各リファレンス電圧に対しアナログ入力電
圧を順次比較することにより、アナログ−デジタル変換
動作の分解能を向上させる構成としたアナログ−デジタ
ル変換器も実用化されている。

【０００４】

【発明が解決しようとする課題】上記のようにあらかじ
め複数のリファレンス電圧を設定したアナログ−デジタ
ル変換器では、リファレンス電圧は外部回路として付加
されたリファレンス電圧設定回路で生成されている。

【０００５】そして、複数のリファレンス電圧は固定さ
れた電圧であって、アナログ入力電圧に応じてリファレ
ンス電圧を自動的に選択することはできない。従って、
固定されたリファレンス電圧に対しアナログ入力電圧を
順次比較する構成であるため、アナログ−デジタル変換
の分解能を充分向上させることができないという問題点
があった。

【０００６】この発明の目的は、アナログ入力電圧に応
じて複数のリファレンス電圧の中から最適なリファレン
ス電圧を選択してアナログ−デジタル変換を行うことに
より、実質的にアナログ−デジタル変換の出力ビット数
を増大させて、分解能を向上させ得るアナログ−デジタ
ル変換器を提供することにある。

【０００７】

【課題を解決するための手段】図１は本発明の原理説明
図である。すなわち、アナログ入力信号Ａinの最大振幅
レベルを複数のレベルに分割して複数のリファレンス電
圧を設定するとともに設定された各リファレンス電圧を
デジタル信号に対応させ、前記複数のリファレンス電圧
の中から前記アナログ入力信号Ａinのレベルに適合した
リファレンス電圧を検出するとともに当該リファレンス
電圧に対応するデジタル出力信号Ｄu を出力するリファ
レンス電圧検出回路６と、前記リファレンス電圧検出回
路６の検出信号に基づいて前記アナログ入力信号Ａinの
レベルに適合したリファレンス電圧を発生させてＡＤ変
換回路１に出力するリファレンス電圧発生回路７と、前
記アナログ入力信号Ａinを前記リファレンス電圧に基づ
いて複数ビットのデジタル出力信号Ｄout に変換するＡ
Ｄ変換回路１とからアナログ−デジタル変換器が構成さ
れる。

【０００８】また、図２に示すように前記リファレンス
電圧検出回路６は高電位側電源Ｖccと低電位側電源ＧＮ
Ｄとの電位差を複数のレベルに分割する抵抗ストリング
Ｒ１〜Ｒ４と、前記抵抗ストリングＲ１〜Ｒ４を構成す
る各抵抗の両端の電位のいずれか一つを出力するスイッ
チ回路Ｓ11〜Ｓ15と、前記スイッチ回路Ｓ11〜Ｓ15の出
力信号と前記アナログ入力信号Ａinとを比較するコンパ
レータ２と、前記コンパレータ２の出力信号に基づいて
前記スイッチ回路Ｓ11〜Ｓ15を制御して前記アナログ入
力信号Ａinが前記分割された複数のレベルのいずれに属
するかを検出するとともに、検出したレベルに対応する
デジタル出力信号Ｄu を出力する制御回路５とから構成
される。

【０００９】また、前記リファレンス電圧発生回路７は
高電位側電源Ｖccと低電位側電源ＧＮＤとの電位差を複
数のレベルに分割する抵抗ストリングＲ１〜Ｒ４と、前
記抵抗ストリングＲ１〜Ｒ４を構成する各抵抗の中から
いずれか一つの抵抗の両端の電位を出力するスイッチ回
路Ｓ21〜Ｓ25と、前記スイッチ回路Ｓ21〜Ｓ25の出力信
号をプラス側及びマイナス側リファレンス電圧Ｖref+，
Ｖref-として前記ＡＤ変換回路１に出力するプラス側及
びマイナス側リファレンス電源アンプ３，４と、前記リ
ファレンス電圧検出回路６の出力信号に基づいて前記ス
イッチ回路Ｓ21〜Ｓ25を制御する制御回路５とから構成
される。

【００１０】

【作用】リファレンス電圧検出回路６は設定されている
複数のリファレンス電圧の中から、アナログ入力信号Ａ
inに対応するリファレンス電圧を検出してリファレンス
電圧発生回路７に出力する。

【００１１】また、リファレンス電圧検出回路６は前記
検出したリファレンス電圧に対応するデジタル出力信号
Ｄu をＡＤ変換回路１のデジタル出力信号Ｄout より上
位ビットの信号として出力する。

【００１２】リファレンス電圧発生回路７はリファレン
ス電圧検出回路６の検出信号に基づいて当該リファレン
ス電圧を発生させてＡＤ変換回路１に出力し、ＡＤ変換
回路１はそのリファレンス電圧に基づいて、前記アナロ
グ入力信号Ａinを所定ビット数で前記デジタル出力信号
Ｄu より下位ビットのデジタル出力信号Ｄout に変換す
る。

【００１３】

【実施例】以下、この発明を具体化した一実施例を図２
に従って説明する。サンプリングされたアナログ入力信
号Ａinは例えば８ビットのアナログ−デジタル変換回路
（以下ＡＤ変換回路とする）１に入力されるとともに、
コンパレータ２のマイナス側入力端子に入力される。

【００１４】電源ＶccとグランドＧＮＤとの間には同一
抵抗値の抵抗Ｒ１〜Ｒ４が直列に接続されて、抵抗スト
リングが構成されている。また、電源Ｖcc、各抵抗Ｒ１
〜Ｒ４間のノードＮ１〜Ｎ３及びグランドＧＮＤは並列
に接続されたスイッチ回路Ｓ11〜Ｓ15を介して前記コン
パレータ２のプラス側入力端子に接続されている。

【００１５】従って、前記スイッチ回路Ｓ11〜Ｓ15のい
ずれかを選択して閉路することにより、電源Ｖcc及びグ
ランドＧＮＤの電位、若しくは電源ＶccとグランドＧＮ
Ｄとの電位差を４等分したノードＮ１〜Ｎ４の電位のい
ずれかが前記コンパレータ２のプラス側入力端子に入力
されるようになっている。

【００１６】前記電源Ｖccはスイッチ回路Ｓ21を介して
プラス側リファレンス電源アンプ３のプラス側入力端子
に接続され、前記ノードＮ１〜Ｎ３はスイッチ回路Ｓ22
〜Ｓ24に接続されている。

【００１７】そして、スイッチ回路Ｓ22〜Ｓ24は前記ノ
ードＮ１〜Ｎ３を前記プラス側リファレンス電源アンプ
３のプラス側入力端子に接続する状態若しくはマイナス
側リファレンス電源アンプ４のプラス側入力端子に接続
する状態、あるいはそのいずれにも接続しない中立状態
のいずれかを選択可能となっている。

【００１８】前記グランドＧＮＤはスイッチ回路Ｓ25を
介して前記マイナス側リファレンス電源アンプ４のプラ
ス側入力端子に接続されている。前記プラス側リファレ
ンス電源アンプ３及びマイナス側リファレンス電源アン
プ４のマイナス側入力端子はそれぞれその出力端子に接
続されている。

【００１９】前記プラス側リファレンス電源アンプ３は
そのプラス側入力端子に入力される入力電圧をプラス側
リファレンス電圧Ｖref+として前記ＡＤ変換回路１に出
力する。

【００２０】また、前記マイナス側リファレンス電源ア
ンプ４はそのプラス側入力端子に入力される入力電圧を
マイナス側リファレンス電圧Ｖref-として前記ＡＤ変換
回路１に出力する。

【００２１】前記ＡＤ変換回路１は高電位側電源として
電源Ｖccが接続されるとともに、低電位側電源としてグ
ランドＧＮＤが接続されている。そして、前記アナログ
入力信号Ａinが前記リファレンス電圧Ｖref+，Ｖref-に
基づいて比較されて８ビットのデジタル出力信号Ｄout
に変換される。

【００２２】前記コンパレータ２の出力信号は制御回路
５に出力される。その制御回路５は前記アナログ入力信
号Ａinがコンパレータ２に入力されると前記スイッチ回
路Ｓ11〜Ｓ15を順次閉路する。

【００２３】そして、前記アナログ入力信号Ａinのレベ
ルが電源ＶccとノードＮ１、ノードＮ１とノードＮ２、
ノードＮ２とノードＮ３、ノードＮ３とグランドＧＮＤ
のいずれの範囲に属するかを判別するようになってい
る。

【００２４】前記制御回路５は、前記コンパレータ２の
出力信号に基づいてアナログ入力信号Ａinのレベルを判
別すると、そのアナログ入力信号Ａinに最適なリファレ
ンス電圧を前記リファレンス電源アンプ３，４を介して
前記ＡＤ変換回路１に供給する。

【００２５】すなわち、例えばアナログ入力信号Ａinが
電源Ｖccより低く、ノードＮ１より高いレベルであると
判別されると、制御回路５はスイッチ回路Ｓ21を閉路し
てプラス側リファレンス電源アンプ３に電源Ｖccを供給
し、スイッチ回路Ｓ22をマイナス側リファレンス電源ア
ンプ４側に閉路してノードＮ１の電位を同アンプ４に供
給するようになっている。

【００２６】前記制御回路５は前記アナログ入力信号Ａ
inのレベルの判定に基づいて２ビットのデジタル信号を
前記ＡＤ変換回路１の８ビットのデジタル出力信号Ｄou
t より上位ビットのデジタル出力信号Ｄu として出力す
る。

【００２７】従って、前記抵抗Ｒ１〜Ｒ４、スイッチ回
路Ｓ11〜Ｓ15、コンパレータ２及び制御回路５によりリ
ファレンス電圧検出回路が構成される。また、前記抵抗
Ｒ１〜Ｒ４、スイッチ回路Ｓ21〜Ｓ25、プラス側及びマ
イナス側リファレンス電源アンプ３，４及び制御回路５
によりリファレンス電圧発生回路が構成される。

【００２８】そして、前記抵抗Ｒ１〜Ｒ４、スイッチ回
路Ｓ11〜Ｓ15、コンパレータ２、スイッチ回路Ｓ21〜Ｓ
25、プラス側及びマイナス側リファレンス電源アンプ
３，４及び制御回路５はＡＤ変換回路１と同一チップ上
に形成されてＡＤ変換器を構成している。

【００２９】次に、上記のように構成されたＡＤ変換器
の動作を図３に従って説明する。さて、サンプリングさ
れたアナログ入力信号Ａinがコンパレータ２に入力され
た状態で、まず制御回路５はスイッチ回路Ｓ13を閉路す
る（ステップ１）。

【００３０】すると、コンパレータ２でアナログ入力信
号ＡinとノードＮ２との電位が比較され、例えばアナロ
グ入力信号ＡinのレベルがノードＮ２のレベルより低い
と、コンパレータ２はＨレベルの出力信号を制御回路５
に出力する。

【００３１】制御回路５はコンパレータ２のＨレベルの
出力信号に基づいてアナログ入力信号Ａinのレベルがノ
ードＮ２のレベルより低いことを認識し（ステップ
２）、次いでスイッチ回路Ｓ13を開路するとともにスイ
ッチ回路Ｓ14を閉路する（ステップ３）。

【００３２】すると、コンパレータ２でアナログ入力信
号ＡinとノードＮ３との電位が比較され、例えばアナロ
グ入力信号ＡinのレベルがノードＮ３のレベルより低い
と、コンパレータ２はＨレベルの出力信号を制御回路５
に出力する。

【００３３】制御回路５はコンパレータ２のＨレベルの
出力信号に基づいてアナログ入力信号Ａinのレベルがノ
ードＮ３のレベルより低いことを認識し（ステップ
４）、デジタル出力信号Ｄu として「００」を出力して
（ステップ５）、リファレンス電圧検出動作を終了す
る。

【００３４】一方、前記ステップ４でアナログ入力信号
ＡinのレベルがノードＮ３のレベルより高いと、コンパ
レータ２はＬレベルの出力信号を制御回路５に出力す
る。制御回路５はコンパレータ２のＬレベルの出力信号
に基づいてアナログ入力信号ＡinのレベルがノードＮ３
のレベルより高く、ノードＮ２のレベルより低いことを
認識し（ステップ４）、デジタル出力信号Ｄu として
「０１」を出力して（ステップ６）、リファレンス電圧
検出動作を終了する。

【００３５】また、前記ステップ２においてコンパレー
タ２の出力信号がＬレベルとなると、制御回路５はアナ
ログ入力信号ＡinのレベルがノードＮ２のレベルより高
いことを認識し、次いでスイッチ回路Ｓ13を開路すると
ともにスイッチ回路Ｓ12を閉路する（ステップ７）。

【００３６】すると、コンパレータ２でアナログ入力信
号ＡinとノードＮ１との電位が比較され、例えばアナロ
グ入力信号ＡinのレベルがノードＮ１のレベルより低い
と、コンパレータ２はＨレベルの出力信号を制御回路５
に出力する。

【００３７】制御回路５はコンパレータ２のＨレベルの
出力信号に基づいてアナログ入力信号Ａinのレベルがノ
ードＮ１のレベルより低く、かつノードＮ２より高いこ
とを認識し（ステップ８）、デジタル出力信号Ｄu とし
て「１０」を出力して（ステップ９）、リファレンス電
圧検出動作を終了する。

【００３８】一方、前記ステップ７でアナログ入力信号
ＡinのレベルがノードＮ１のレベルより高いと、コンパ
レータ２はＬレベルの出力信号を制御回路５に出力す
る。制御回路５はコンパレータ２のＬレベルの出力信号
に基づいてアナログ入力信号ＡinのレベルがノードＮ１
のレベルより高いことを認識し（ステップ８）、デジタ
ル出力信号Ｄu として「１１」を出力して（ステップ１
０）、リファレンス電圧検出動作を終了する。

【００３９】そして、制御回路５は「００」〜「１１」
のうち、いずれか一つのデジタル出力信号Ｄu を出力し
てリファレンス電圧検出動作を終了する。次いで、制御
回路５はリファレンス電圧生成動作を行う。すなわち、
例えば前記デジタル出力信号Ｄu を「１０」として出力
すると、制御回路５はスイッチ回路Ｓ22をプラス側リフ
ァレンス電源アンプ３側に接続し、スイッチ回路Ｓ23を
マイナス側リファレンス電源アンプ４側に接続する。

【００４０】すると、前記ＡＤ変換回路１にはプラス側
リファレンス電源アンプ３を介してノードＮ１の電位が
プラス側リファレンス電圧Ｖref+として供給され、マイ
ナス側リファレンス電源アンプ４を介してノードＮ２の
電位がマイナス側リファレンス電圧Ｖref-として供給さ
れる。

【００４１】そして、ノードＮ１とノードＮ２間のレベ
ルであるアナログ入力信号ＡinがＡＤ変換回路１により
上記プラス側リファレンス電圧Ｖref+とマイナス側リフ
ァレンス電圧Ｖref-とに基づいて８ビットのデジタル信
号Ｄout に変換される。

【００４２】また、サンプリングされたアナログ入力信
号ＡinがノードＮ２とノードＮ３の間のレベルであるこ
とが検出された場合には、制御回路５はデジタル出力信
号Ｄu として「０１」を出力する。

【００４３】そして、ＡＤ変換回路１にはプラス側リフ
ァレンス電源アンプ３を介してノードＮ２の電位がプラ
ス側リファレンス電圧Ｖref+として供給され、マイナス
側リファレンス電源アンプ４を介してノードＮ３の電位
がマイナス側リファレンス電圧Ｖref-として供給され
る。

【００４４】以上のようにこのＡＤ変換器では、まず入
力されたアナログ入力信号Ａinが電源ＶccとグランドＧ
ＮＤとの電位差を４等分したレベルのいずれに属するか
が検出される。そして、その検出結果に基づいて制御回
路５から２ビットのデジタル出力信号Ｄu が出力され
る。

【００４５】また、前記検出結果に基づいてＡＤ変換回
路１にはリファレンス電圧Ｖref+，Ｖref-として電源Ｖ
ccとノードＮ１、ノードＮ１とノードＮ２、ノードＮ２
とノードＮ３、ノードＮ３とグランドＧＮＤのいずれか
の組合せが供給され、各リファレンス電圧Ｖref+，Ｖre
f-に基づいて８ビットのアナログ−デジタル変換が行わ
れる。

【００４６】従って、制御回路５のデジタル出力信号Ｄ
u と８ビットのＡＤ変換回路１のデジタル出力信号Ｄou
t とでアナログ入力信号Ａinを実質的に１０ビットのデ
ジタル信号に変換したことになる。

【００４７】そして、ＡＤ変換回路１にはアナログ入力
信号Ａinに基づいて４種類のリファレンス電圧の中から
最適なリファレンス電圧が選択されて供給されるので、
デジタル出力信号Ｄout の分解能を向上させることがで
きる。

【００４８】また、リファレンス電圧検出回路及びリフ
ァレンス電圧発生回路をＡＤ変換回路１と同一チップ上
に内蔵することにより、外付け回路の部品点数を削減す
ることができる。

【００４９】なお、前記実施例ではストリング抵抗Ｒ１
〜Ｒ４を同一抵抗値で構成して各ノードＮ１〜Ｎ３の電
位は電源ＶccとグランドＧＮＤとの電位差を等分する電
位としたが、抵抗Ｒ１〜Ｒ４の抵抗値を同一値とする必
要はない。

【００５０】そして、図２において例えば抵抗Ｒ１〜Ｒ
４の抵抗値の比を１：１：２：４とすれば、ノードＮ１
が４．５Ｖ、ノードＮ２が４Ｖ、ノードＮ３が３Ｖとな
って、電源Ｖccに近い高電位側のレベルのアナログ入力
信号Ａinに対し、アナログ−デジタル変換動作の分解能
をより向上させるような構成とすることもできる。ま
た、抵抗の数は４個以外でもよい。

【００５１】

【発明の効果】以上詳述したように、この発明はアナロ
グ入力電圧に応じて複数のリファレンス電圧の中から最
適なリファレンス電圧を選択してアナログ−デジタル変
換を行うことにより、実質的にアナログ−デジタル変換
の出力ビット数を増大させて、分解能を向上させ得るア
ナログ−デジタル変換器を提供することができる優れた
効果を発揮する。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例を示す回路図である。

【図３】本発明の一実施例の動作を示すフローチャート
図である。

【符号の説明】

１ ＡＤ変換回路 ６ リファレンス電圧検出回路 ７ リファレンス電圧発生回路 Ａin アナログ入力信号 Ｄu デジタル出力信号 Ｄout デジタル出力信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 アナログ入力信号（Ａin）の最大振幅レ
   ベルを複数のレベルに分割して複数のリファレンス電圧
   を設定するとともに設定された各リファレンス電圧をデ
   ジタル信号に対応させ、前記複数のリファレンス電圧の
   中から前記アナログ入力信号（Ａin）のレベルに適合し
   たリファレンス電圧を検出するとともに当該リファレン
   ス電圧に対応するデジタル出力信号（Ｄu ）を出力する
   リファレンス電圧検出回路（６）と、 前記リファレンス電圧検出回路（６）の検出信号に基づ
   いて前記アナログ入力信号（Ａin）のレベルに適合した
   リファレンス電圧を発生させてＡＤ変換回路（１）に出
   力するリファレンス電圧発生回路（７）と、 前記アナログ入力信号（Ａin）を前記リファレンス電圧
   に基づいて複数ビットのデジタル出力信号（Ｄout ）に
   変換するＡＤ変換回路（１）と、 を備えたことを特徴とするアナログ−デジタル変換器。
2. 【請求項２】 前記リファレンス電圧検出回路（６）は
   高電位側電源（Ｖcc）と低電位側電源（ＧＮＤ）との電
   位差を複数のレベルに分割する抵抗ストリング（Ｒ１〜
   Ｒ４）と、前記抵抗ストリング（Ｒ１〜Ｒ４）を構成す
   る各抵抗の両端の電位のいずれか一つを出力するスイッ
   チ回路（Ｓ11〜Ｓ15）と、前記スイッチ回路（Ｓ11〜Ｓ
   15）の出力信号と前記アナログ入力信号（Ａin）とを比
   較するコンパレータ（２）と、前記コンパレータ（２）
   の出力信号に基づいて前記スイッチ回路（Ｓ11〜Ｓ15）
   を制御して前記アナログ入力信号（Ａin）が前記分割さ
   れた複数のレベルのいずれに属するかを検出するととも
   に、検出したレベルに対応するデジタル出力信号（Ｄu
   ）を出力する制御回路（５）とから構成されることを
   特徴とする請求項１記載のアナログ−デジタル変換器。
3. 【請求項３】 前記リファレンス電圧発生回路（７）は
   高電位側電源（Ｖcc）と低電位側電源（ＧＮＤ）との電
   位差を複数のレベルに分割する抵抗ストリング（Ｒ１〜
   Ｒ４）と、前記抵抗ストリング（Ｒ１〜Ｒ４）を構成す
   る各抵抗の中からいずれか一つの抵抗の両端の電位を出
   力するスイッチ回路（Ｓ21〜Ｓ25）と、前記スイッチ回
   路（Ｓ21〜Ｓ25）の出力信号をプラス側及びマイナス側
   リファレンス電圧（Ｖref+，Ｖref-）として前記ＡＤ変
   換回路（１）に出力するプラス側及びマイナス側リファ
   レンス電源アンプ（３，４）と、前記リファレンス電圧
   検出回路（６）の出力信号に基づいて前記スイッチ回路
   （Ｓ21〜Ｓ25）を制御する制御回路（５）とから構成さ
   れることを特徴とする請求項１記載のアナログ−デジタ
   ル変換器。