JPH0690233A - アクセス調停方式 - Google Patents
アクセス調停方式Info
- Publication number
- JPH0690233A JPH0690233A JP23863192A JP23863192A JPH0690233A JP H0690233 A JPH0690233 A JP H0690233A JP 23863192 A JP23863192 A JP 23863192A JP 23863192 A JP23863192 A JP 23863192A JP H0690233 A JPH0690233 A JP H0690233A
- Authority
- JP
- Japan
- Prior art keywords
- request
- access
- resource
- arbitration
- request generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 複数のリソースを共有するシステムにおい
て、アクセスの要求発生源とリソースとのアクセスのス
ループットを向上させる。 【構成】 ある範囲までのアクセス要求を競合調停手段
にまとめて転送し、その範囲内で組合せ可能なアクセス
をすべて成立させる。
て、アクセスの要求発生源とリソースとのアクセスのス
ループットを向上させる。 【構成】 ある範囲までのアクセス要求を競合調停手段
にまとめて転送し、その範囲内で組合せ可能なアクセス
をすべて成立させる。
Description
【0001】
【産業上の利用分野】本発明は、情報処理装置、通信用
交換機、特にATM交換機、その他バスにより共通に接
続された複数のリソースを有するシステムに利用する。
ここでリソースとは、メモリ装置、出力装置、表示装
置、入力装置、印字装置、機能ユニット、その他システ
ムを運用するためのハードウエアを伴う設備を言う。
交換機、特にATM交換機、その他バスにより共通に接
続された複数のリソースを有するシステムに利用する。
ここでリソースとは、メモリ装置、出力装置、表示装
置、入力装置、印字装置、機能ユニット、その他システ
ムを運用するためのハードウエアを伴う設備を言う。
【0002】本発明は、一つのシステムに配置された複
数の共有リソースに対して、そのシステム内から発生す
る複数のアクセス要求の調停に関する。
数の共有リソースに対して、そのシステム内から発生す
る複数のアクセス要求の調停に関する。
【0003】
【従来の技術】図5に示すモデルにより従来技術による
アクセス要求の調停を説明すると、これはリングアービ
タの制御手法によるものである。このモデルには8個の
アクセス要求発生源R(1) 〜R(8) と、このアクセス要
求を受け付ける8個のリソースS(1) 〜S(8) がある。
これらはそれぞれマトリクススイッチ手段の入力端子群
と出力端子群に接続されている。このマトリクススイッ
チ手段は図示するようなマトリクス構成のハードウエア
を備えていてもよく、またアクセス要求を伝達できる図
示するマトリクス機能を有する論理回路により構成され
る仮想的なものでもよい。アクセス要求発生源の数とリ
ソースの数は必ずしも等しくなくともよい。
アクセス要求の調停を説明すると、これはリングアービ
タの制御手法によるものである。このモデルには8個の
アクセス要求発生源R(1) 〜R(8) と、このアクセス要
求を受け付ける8個のリソースS(1) 〜S(8) がある。
これらはそれぞれマトリクススイッチ手段の入力端子群
と出力端子群に接続されている。このマトリクススイッ
チ手段は図示するようなマトリクス構成のハードウエア
を備えていてもよく、またアクセス要求を伝達できる図
示するマトリクス機能を有する論理回路により構成され
る仮想的なものでもよい。アクセス要求発生源の数とリ
ソースの数は必ずしも等しくなくともよい。
【0004】アクセス要求発生源R(1) 〜R(8) は次々
にアクセス要求を発生する。アクセス要求は発生源側の
都合にしたがって発生するから、一つのリソースに対し
て同時に複数のアクセス要求が競合することがある。マ
トリクススイッチ手段によりその競合を調停して、一つ
のアクセス要求発生源を要求先の一つのリソースにその
アクセス要求を伝達する。このときリングアービタRA
(1) 〜RA(8) が、それぞれ図5に矢印で示すようにア
クセス要求を掃引して、該当するアクセス要求に行き当
たるとその交点C(n,m) を介してそのアクセス要求を一
つだけリソース側に伝達しリソースはそのアクセス要求
を受け付ける。
にアクセス要求を発生する。アクセス要求は発生源側の
都合にしたがって発生するから、一つのリソースに対し
て同時に複数のアクセス要求が競合することがある。マ
トリクススイッチ手段によりその競合を調停して、一つ
のアクセス要求発生源を要求先の一つのリソースにその
アクセス要求を伝達する。このときリングアービタRA
(1) 〜RA(8) が、それぞれ図5に矢印で示すようにア
クセス要求を掃引して、該当するアクセス要求に行き当
たるとその交点C(n,m) を介してそのアクセス要求を一
つだけリソース側に伝達しリソースはそのアクセス要求
を受け付ける。
【0005】一つのアクセス要求が受け付けられると、
当該アクセス要求を送出していた要求源に対して要求が
受け付けられた旨の情報が送出される。また一つのアク
セス要求を受け付けることにより、そのリングアービタ
に送出されていた別のアクセス要求は待たされ、その別
のアクセス要求は次のタイミングで、あるいはその次の
タイミングで検出されることになる。アクセス要求が受
け付けられてからは、このマトリクススイッチ手段を介
して、あるいは別のバス信号線を介して必要なデータが
転送されるなど処理が実行される。
当該アクセス要求を送出していた要求源に対して要求が
受け付けられた旨の情報が送出される。また一つのアク
セス要求を受け付けることにより、そのリングアービタ
に送出されていた別のアクセス要求は待たされ、その別
のアクセス要求は次のタイミングで、あるいはその次の
タイミングで検出されることになる。アクセス要求が受
け付けられてからは、このマトリクススイッチ手段を介
して、あるいは別のバス信号線を介して必要なデータが
転送されるなど処理が実行される。
【0006】図6はこのリングアービタの動作を説明す
る概念図である。各要求発生源R(1) 〜R(8) からそれ
ぞれ一つづつその要求先のリソースの番号がアクセス要
求として表示されている。調停制御はリソースS(1) 〜
S(8) 毎に実行される。いま図6でm番目のリソースS
(m) について調停制御が実行されている。各要求発生源
R(1) 〜R(8) からのアクセス要求を検索してその中に
当該リソースS(m) に対してアクセス要求を発している
ものがあるかを検索する。いまこの例では2番目の要求
発生源R(2) がm番目のリソースにアクセス要求を出し
ている。調停制御ではこれを発見するとこの要求発生源
R(2) を当該リソースS(m) に接続することになる。一
つが接続されると他の要求発生源R(1) 、R(3) 〜R
(8) については非接続となる。
る概念図である。各要求発生源R(1) 〜R(8) からそれ
ぞれ一つづつその要求先のリソースの番号がアクセス要
求として表示されている。調停制御はリソースS(1) 〜
S(8) 毎に実行される。いま図6でm番目のリソースS
(m) について調停制御が実行されている。各要求発生源
R(1) 〜R(8) からのアクセス要求を検索してその中に
当該リソースS(m) に対してアクセス要求を発している
ものがあるかを検索する。いまこの例では2番目の要求
発生源R(2) がm番目のリソースにアクセス要求を出し
ている。調停制御ではこれを発見するとこの要求発生源
R(2) を当該リソースS(m) に接続することになる。一
つが接続されると他の要求発生源R(1) 、R(3) 〜R
(8) については非接続となる。
【0007】いまm番目のリソースS(m) に対してアク
セス要求を出している要求発生源R(1) 〜R(8) が一つ
であればただちにその要求を受け付けるが、それが複数
であればその間の競合について調停を実行して一つを選
択してその要求を受け付ける。この調停の論理はさまざ
まに設定することができる。ここではかりに要求発生源
R(1) 、R(2) 、・・・、R(n) のように循環して実行
されるものとする。この論理は、各要求発生源について
平等に行う、要求発生源に優先順位を付ける、その他任
意の論理を設定することができる。
セス要求を出している要求発生源R(1) 〜R(8) が一つ
であればただちにその要求を受け付けるが、それが複数
であればその間の競合について調停を実行して一つを選
択してその要求を受け付ける。この調停の論理はさまざ
まに設定することができる。ここではかりに要求発生源
R(1) 、R(2) 、・・・、R(n) のように循環して実行
されるものとする。この論理は、各要求発生源について
平等に行う、要求発生源に優先順位を付ける、その他任
意の論理を設定することができる。
【0008】
【発明が解決しようとする課題】このようなアクセス要
求の調停制御では、競合する場合の調停を行うためのリ
ングアービタRA(1) 〜RA(8) はそれぞれ、1回のタ
イムスロットで各要求発生源から出されているアクセス
要求を一つだけ受け付けることができる。各要求発生源
にかりに複数のアクセス要求が既に発生していて、これ
が図6左端に示すように待ち行列を作って待っていたと
しても、その先頭の斜線で示すアクセス要求だけが競合
調停の対象になるのであって、待ち行列二番目以降のア
クセス要求は少なくとも次のタイムスロットを待たなけ
ればならない。
求の調停制御では、競合する場合の調停を行うためのリ
ングアービタRA(1) 〜RA(8) はそれぞれ、1回のタ
イムスロットで各要求発生源から出されているアクセス
要求を一つだけ受け付けることができる。各要求発生源
にかりに複数のアクセス要求が既に発生していて、これ
が図6左端に示すように待ち行列を作って待っていたと
しても、その先頭の斜線で示すアクセス要求だけが競合
調停の対象になるのであって、待ち行列二番目以降のア
クセス要求は少なくとも次のタイムスロットを待たなけ
ればならない。
【0009】かりに、一つの要求発生源ではその待ち行
列の先頭のアクセス要求が二番目のリソースS(2) であ
り、待ち行列二番目のアクセス要求がリソースS(3) で
あったとすると、このタイムスロットでリソースS(2)
が他の要求発生源との間で競合状態であり受け付けられ
ず、リソースS(3) には他の要求発生源からのアクセス
要求がなかったとすると、リソースS(3) に対するアク
セス要求は受け付けられてもよかったはずである。つま
り、マトリクススイッチ手段のこの要求発生源とリソー
スS(3) との交点はこのタイムスロットで使用されなか
ったことになる。これは、マトリクススイッチ手段にま
だ余裕があるにもかかわらず調停制御の都合で使用され
ず、実質的にアクセス要求のスループットが抑制されて
いることを意味する。
列の先頭のアクセス要求が二番目のリソースS(2) であ
り、待ち行列二番目のアクセス要求がリソースS(3) で
あったとすると、このタイムスロットでリソースS(2)
が他の要求発生源との間で競合状態であり受け付けられ
ず、リソースS(3) には他の要求発生源からのアクセス
要求がなかったとすると、リソースS(3) に対するアク
セス要求は受け付けられてもよかったはずである。つま
り、マトリクススイッチ手段のこの要求発生源とリソー
スS(3) との交点はこのタイムスロットで使用されなか
ったことになる。これは、マトリクススイッチ手段にま
だ余裕があるにもかかわらず調停制御の都合で使用され
ず、実質的にアクセス要求のスループットが抑制されて
いることを意味する。
【0010】本発明はこれを改良するもので、アクセス
要求のスループットを向上するアクセス調停方式を提供
することを目的とする。
要求のスループットを向上するアクセス調停方式を提供
することを目的とする。
【0011】
【課題を解決するための手段】本発明は、アクセス要求
を発生するN個(Nは2以上の整数)の要求発生源と、
このアクセス要求源に共有されたM個(Mは2以上の整
数)のリソースと、前記N個の要求発生源が入力端子に
接続され、前記M個のリソースが出力端子に接続された
N×Mの容量を有するマトリクススイッチ手段と、この
マトリクススイッチ手段の交点の接断を制御する制御回
路とを備えた装置に実施される。この制御回路は、前記
N個の要求発生源から発生するアクセス要求について、
タイムスロット毎に1回の調停制御を行い、その調停制
御の結果にしたがってそのタイムスロット毎に前記マト
リクススイッチ手段の多数(厳密には1以上)の交点の
接断を同時に制御する構成である。
を発生するN個(Nは2以上の整数)の要求発生源と、
このアクセス要求源に共有されたM個(Mは2以上の整
数)のリソースと、前記N個の要求発生源が入力端子に
接続され、前記M個のリソースが出力端子に接続された
N×Mの容量を有するマトリクススイッチ手段と、この
マトリクススイッチ手段の交点の接断を制御する制御回
路とを備えた装置に実施される。この制御回路は、前記
N個の要求発生源から発生するアクセス要求について、
タイムスロット毎に1回の調停制御を行い、その調停制
御の結果にしたがってそのタイムスロット毎に前記マト
リクススイッチ手段の多数(厳密には1以上)の交点の
接断を同時に制御する構成である。
【0012】前記アクセス要求源は、それぞれ広い意味
でリソースであり、装置構成によっては前記M個のリソ
ースの一つであることもできる。前記マトリクススイッ
チ手段は、ハードウエアで構成されたスイッチがマトリ
クスの交点に配列されたマトリクススイッチでもよく、
また、実質的にアクセス要求を前記交点で接続または遮
断する回路をプログラム制御回路により実現する仮想的
なマトリクススイッチでもよい。
でリソースであり、装置構成によっては前記M個のリソ
ースの一つであることもできる。前記マトリクススイッ
チ手段は、ハードウエアで構成されたスイッチがマトリ
クスの交点に配列されたマトリクススイッチでもよく、
また、実質的にアクセス要求を前記交点で接続または遮
断する回路をプログラム制御回路により実現する仮想的
なマトリクススイッチでもよい。
【0013】ここで本発明の特徴とするところは、各要
求発生源に対応して発生するアクセス要求の要求先のリ
ソース番号をそれぞれ待ち行列として保持するレジスタ
を備えたところにある。そして、前記制御回路は、前記
リソース対応に前記待ちレジスタのそれぞれ設定された
深さまで当該リソースの番号があるかを検索する手段
と、この検索する手段により当該リソースの番号がある
ことが識別された要求発生源についてそのリソース番号
毎に調停制御を行うことを特徴とする。
求発生源に対応して発生するアクセス要求の要求先のリ
ソース番号をそれぞれ待ち行列として保持するレジスタ
を備えたところにある。そして、前記制御回路は、前記
リソース対応に前記待ちレジスタのそれぞれ設定された
深さまで当該リソースの番号があるかを検索する手段
と、この検索する手段により当該リソースの番号がある
ことが識別された要求発生源についてそのリソース番号
毎に調停制御を行うことを特徴とする。
【0014】この待ちレジスタの各段に対応して優先順
位を保持する優先順位レジスタを設け、前記検索する手
段により当該リソースの番号が複数あることが識別され
たときに、対応する優先順位レジスタに保持された優先
順位にしたがって調停制御を行うように構成することが
できる。
位を保持する優先順位レジスタを設け、前記検索する手
段により当該リソースの番号が複数あることが識別され
たときに、対応する優先順位レジスタに保持された優先
順位にしたがって調停制御を行うように構成することが
できる。
【0015】
【作用】本発明の方式では、マトリクススイッチ手段を
制御する制御回路は、時間の経過にしたがってタイムス
ロット毎に、複数の要求発生源からのアクセス要求につ
いて競合する場合に調停制御を実行して、その調停制御
に結果に基づいて1つのタイムスロットに1回だけマト
リクススイッチ手段の交点を接続状態にしてアクセス要
求を受け付ける。つまり、1回のタイムスロット期間内
では、はじめに調停制御を実行し、その後に一つの交点
について1回だけ接続状態を作る。したがって、一つの
要求発生源は1回のタイムスロットに1回だけアクセス
要求ができる。一つのリソースも1回のタイムスロット
に1回だけアクセス要求を受け付けることができる。
制御する制御回路は、時間の経過にしたがってタイムス
ロット毎に、複数の要求発生源からのアクセス要求につ
いて競合する場合に調停制御を実行して、その調停制御
に結果に基づいて1つのタイムスロットに1回だけマト
リクススイッチ手段の交点を接続状態にしてアクセス要
求を受け付ける。つまり、1回のタイムスロット期間内
では、はじめに調停制御を実行し、その後に一つの交点
について1回だけ接続状態を作る。したがって、一つの
要求発生源は1回のタイムスロットに1回だけアクセス
要求ができる。一つのリソースも1回のタイムスロット
に1回だけアクセス要求を受け付けることができる。
【0016】本発明の方式では、各要求発生源に対応し
て設けられたレジスタに、その要求発生源から発生する
アクセス要求の要求先のリソース番号をそれぞれ待ち行
列として保持する。そして、この待ち行列の先頭から順
にあらかじめ設定された深さまで、当該リソース番号に
対してアクセス要求があるかの検索を実行する。したが
って、従来例方式で各要求発生源毎に1つだけアクセス
要求を表示できたものに比べると、待ちレジスタに保持
された複数のアクセス要求について1回のタイムスロッ
ト内に検索を実行できるから、アクセス要求が受け付け
られる可能性が高くなりスループットが向上する。
て設けられたレジスタに、その要求発生源から発生する
アクセス要求の要求先のリソース番号をそれぞれ待ち行
列として保持する。そして、この待ち行列の先頭から順
にあらかじめ設定された深さまで、当該リソース番号に
対してアクセス要求があるかの検索を実行する。したが
って、従来例方式で各要求発生源毎に1つだけアクセス
要求を表示できたものに比べると、待ちレジスタに保持
された複数のアクセス要求について1回のタイムスロッ
ト内に検索を実行できるから、アクセス要求が受け付け
られる可能性が高くなりスループットが向上する。
【0017】前記調停制御は、一つのマトリクススイッ
チ手段に接続されたn個のリソースS(1) 〜S(n) につ
いて、順次実行することもできるし、時間的に並行して
実行することもできる。
チ手段に接続されたn個のリソースS(1) 〜S(n) につ
いて、順次実行することもできるし、時間的に並行して
実行することもできる。
【0018】
【実施例】本発明第一実施例の構成を図1および図2を
参照して説明する。図1は本発明第一実施例の構成図で
ある。図2は本発明第一実施例の要求発生源のブロック
図である。
参照して説明する。図1は本発明第一実施例の構成図で
ある。図2は本発明第一実施例の要求発生源のブロック
図である。
【0019】本発明は、アクセス要求を発生する8個の
要求発生源R(1) 〜R(8) と、このアクセスの要求発生
源R(1) 〜R(8) に共有された8個のリソースS(1) 〜
S(8) と、8個の要求発生源R(1) 〜R(8) が入力端子
11 〜18 に接続され、8個のリソースS(1) 〜S(8)
が出力端子21 〜28 に接続された8×8の容量を有す
るマトリクススイッチ3と、8個の要求発生源R(1) 〜
R(8) から発生するアクセス要求について、タイムスロ
ット毎に1回の調停制御を行い、その調停制御の結果に
したがってそのタイムスロット毎にマトリクススイッチ
3の1以上の交点の接断を制御するマトリクススイッチ
接断部11を含む制御回路4とを備えたアクセス調停方
式である。
要求発生源R(1) 〜R(8) と、このアクセスの要求発生
源R(1) 〜R(8) に共有された8個のリソースS(1) 〜
S(8) と、8個の要求発生源R(1) 〜R(8) が入力端子
11 〜18 に接続され、8個のリソースS(1) 〜S(8)
が出力端子21 〜28 に接続された8×8の容量を有す
るマトリクススイッチ3と、8個の要求発生源R(1) 〜
R(8) から発生するアクセス要求について、タイムスロ
ット毎に1回の調停制御を行い、その調停制御の結果に
したがってそのタイムスロット毎にマトリクススイッチ
3の1以上の交点の接断を制御するマトリクススイッチ
接断部11を含む制御回路4とを備えたアクセス調停方
式である。
【0020】ここで、本発明の特徴とするところは、要
求発生源R(1) 〜R(8) 毎に発生するアクセス要求の要
求先のリソース番号をそれぞれ待ち行列として保持する
待ちレジスタであるシフトレジスタ6を備え、制御回路
4は、リソースS(1) 〜S(8) 対応にシフトレジスタ6
のそれぞれ設定された深さまで当該リソースS(1) 〜S
(8) の番号があるかを検索する手段と、この検索する手
段により当該リソースS(1) 〜S(8) の番号があること
が識別された要求発生源R(1) 〜R(8) についてそのリ
ソース番号毎に調停制御を行う手段とを含む調停部10
を備えたところにある。
求発生源R(1) 〜R(8) 毎に発生するアクセス要求の要
求先のリソース番号をそれぞれ待ち行列として保持する
待ちレジスタであるシフトレジスタ6を備え、制御回路
4は、リソースS(1) 〜S(8) 対応にシフトレジスタ6
のそれぞれ設定された深さまで当該リソースS(1) 〜S
(8) の番号があるかを検索する手段と、この検索する手
段により当該リソースS(1) 〜S(8) の番号があること
が識別された要求発生源R(1) 〜R(8) についてそのリ
ソース番号毎に調停制御を行う手段とを含む調停部10
を備えたところにある。
【0021】次に、本発明第一実施例の動作を説明す
る。図2において、SR(1) 〜SR(D) は、シフトレジ
スタ6の構成要素を表す。アクセス要求発生部7では、
アクセス要求するリソースS(1) 〜S(8) の位置番号を
出力し、これをシフトレジスタ6に転送する。ここで、
この位置番号はSR(1) 、…、SR(D) の順にシフトレ
ジスタ6に蓄えられる。
る。図2において、SR(1) 〜SR(D) は、シフトレジ
スタ6の構成要素を表す。アクセス要求発生部7では、
アクセス要求するリソースS(1) 〜S(8) の位置番号を
出力し、これをシフトレジスタ6に転送する。ここで、
この位置番号はSR(1) 、…、SR(D) の順にシフトレ
ジスタ6に蓄えられる。
【0022】制御回路4の調停部10が行うリソースS
(m) に対する要求発生源R(n) のアクセス要求の検索順
序は、SR(1) 、…、SR(8) の順である。このSR
(1) からSR(d) までを検索範囲とし、dを検索個数す
なわち検索深さと呼ぶ。
(m) に対する要求発生源R(n) のアクセス要求の検索順
序は、SR(1) 、…、SR(8) の順である。このSR
(1) からSR(d) までを検索範囲とし、dを検索個数す
なわち検索深さと呼ぶ。
【0023】図2では、要求発生源R(n−1)の検索深さ
はd′、要求発生源R(n) の検索深さはd、要求発生源
R(n+1)の検索深さはd″である。
はd′、要求発生源R(n) の検索深さはd、要求発生源
R(n+1)の検索深さはd″である。
【0024】まず、要求発生源R(n−1)のSR (1)(●
印)から検索を開始し、SR(d′)までこの順に検索す
る。要求発生源R(n−1)内のシフトレジスタ6にリソー
スS(m) へのアクセス要求がない場合は、次の要求発生
源R(n) にアクセス権を譲渡する。
印)から検索を開始し、SR(d′)までこの順に検索す
る。要求発生源R(n−1)内のシフトレジスタ6にリソー
スS(m) へのアクセス要求がない場合は、次の要求発生
源R(n) にアクセス権を譲渡する。
【0025】つづいて、要求発生源R(n) では、SR
(1) から検索を開始し、SR(d) までこの順に検索す
る。ここでは、SR(4) にリソースS(m) へのアクセス
要求が存在し、制御回路4の調停部10にSR(4) から
出力許可フラグFが出力される。要求発生源R(n) では
SR(4) のデータを削除し、SR(5) 以降のデータをつ
める。
(1) から検索を開始し、SR(d) までこの順に検索す
る。ここでは、SR(4) にリソースS(m) へのアクセス
要求が存在し、制御回路4の調停部10にSR(4) から
出力許可フラグFが出力される。要求発生源R(n) では
SR(4) のデータを削除し、SR(5) 以降のデータをつ
める。
【0026】SR(4) からの出力許可フラグFを受け取
った制御回路4の調停部10は、マトリクススイッチ接
断部11を制御してSR(4) に関するアクセスを実行す
る。
った制御回路4の調停部10は、マトリクススイッチ接
断部11を制御してSR(4) に関するアクセスを実行す
る。
【0027】つづいて、要求発生源R(n+1)のSR (1)
(○印)から検索を開始する。今回のアクセス許可は、
要求発生源R(n+1)のSR(3) に与えられる。
(○印)から検索を開始する。今回のアクセス許可は、
要求発生源R(n+1)のSR(3) に与えられる。
【0028】次に、図3を参照して本発明第二実施例を
説明する。図3は本発明第二実施例の構成図である。本
発明第二実施例の特徴は、本発明第一実施例においてS
R(d) に蓄えられたリソースS(1) 〜S(8) の位置番号
に優先順位番号NOを付与するところにある。
説明する。図3は本発明第二実施例の構成図である。本
発明第二実施例の特徴は、本発明第一実施例においてS
R(d) に蓄えられたリソースS(1) 〜S(8) の位置番号
に優先順位番号NOを付与するところにある。
【0029】シフトレジスタ6に並行して第二のシフト
レジスタ9を設け、アクセス要求発生部7からシフトレ
ジスタ6に転送されるアクセス要求に同期し、外部から
優先順位番号NOを第二のシフトレジスタ9に転送す
る。
レジスタ9を設け、アクセス要求発生部7からシフトレ
ジスタ6に転送されるアクセス要求に同期し、外部から
優先順位番号NOを第二のシフトレジスタ9に転送す
る。
【0030】NC(1) 〜NC(D) は第二のシフトレジス
タ9の構成要素であり、シフトレジスタ6の構成要素で
あるSR(1) 〜SR(D) に一対一で対応している。すな
わち、NC(d) の値k(k=1、…、d 、) は、この順でリ
ソースS(m) に対する要求発生源R(n) 内でのアクセス
要求の検索順序である。NC(d) =1、…、kに対応す
るSR(d) を検索する範囲、kを検索個数、すなわち検
索深さと呼ぶ。要求発生源R(n−1)の検索深さはk′、
要求発生源R(n) の検索深さはk、要求発生源R(n+1)
の検索深さはk″である。
タ9の構成要素であり、シフトレジスタ6の構成要素で
あるSR(1) 〜SR(D) に一対一で対応している。すな
わち、NC(d) の値k(k=1、…、d 、) は、この順でリ
ソースS(m) に対する要求発生源R(n) 内でのアクセス
要求の検索順序である。NC(d) =1、…、kに対応す
るSR(d) を検索する範囲、kを検索個数、すなわち検
索深さと呼ぶ。要求発生源R(n−1)の検索深さはk′、
要求発生源R(n) の検索深さはk、要求発生源R(n+1)
の検索深さはk″である。
【0031】まず、要求発生源R(n−1)では、優先順位
番号NOが「1」であるNC(2) に対応するSR(2) か
ら検索を開始し、優先順位番号NOが「k′」であるN
C(d′) に対応するSR(d′) まで優先順位番号NOの
小さい順に検索する。すなわち、要求発生源R(n−1)に
おいては、SR (2)(●印)、SR(1) 、SR(4) 、S
R(5) 、…、SR(d′) の順に検索する。要求発生源R
(n−1)内のシフトレジスタ6にリソースS(m) へのアク
セス要求がない場合は、次の要求発生源R(n)にアクセ
ス権を譲渡する。
番号NOが「1」であるNC(2) に対応するSR(2) か
ら検索を開始し、優先順位番号NOが「k′」であるN
C(d′) に対応するSR(d′) まで優先順位番号NOの
小さい順に検索する。すなわち、要求発生源R(n−1)に
おいては、SR (2)(●印)、SR(1) 、SR(4) 、S
R(5) 、…、SR(d′) の順に検索する。要求発生源R
(n−1)内のシフトレジスタ6にリソースS(m) へのアク
セス要求がない場合は、次の要求発生源R(n)にアクセ
ス権を譲渡する。
【0032】つづいて、要求発生源R(n) において、優
先順位番号NOが「1」であるSR(3) から検索を開始
し、NC(d) =k以下であるSR(d) までこの順に検索
する。優先順位NOが「2」であるSR(5) にリソース
S(m) に対するアクセス要求が存在し、SR(5) は制御
回路4に対して出力許可フラグFを出力する。要求発生
源R(n) ではSR(5) のデータを削除し、SR(6) 以降
のデータをつめる。さらに、優先順位番号NO「2」以
降のデータを持つNC(d) からそれぞれ「1」を減じ、
優先順位番号NOを繰り上げたうえでNC(6) 以降のデ
ータをつめる。
先順位番号NOが「1」であるSR(3) から検索を開始
し、NC(d) =k以下であるSR(d) までこの順に検索
する。優先順位NOが「2」であるSR(5) にリソース
S(m) に対するアクセス要求が存在し、SR(5) は制御
回路4に対して出力許可フラグFを出力する。要求発生
源R(n) ではSR(5) のデータを削除し、SR(6) 以降
のデータをつめる。さらに、優先順位番号NO「2」以
降のデータを持つNC(d) からそれぞれ「1」を減じ、
優先順位番号NOを繰り上げたうえでNC(6) 以降のデ
ータをつめる。
【0033】SR(5) からの出力許可フラグFを受け取
った制御回路4の調停部10は、マトリクススイッチ接
断部11を制御してSR(5) に関するアクセスを実行す
る。
った制御回路4の調停部10は、マトリクススイッチ接
断部11を制御してSR(5) に関するアクセスを実行す
る。
【0034】つづいて、要求発生源R(n+1)において、
優先順位NOが「1」であるSR(5) から検索を開始
し、NC(d″) =k″以下であるSR(d″) までこの順
に検索する。優先順位NOが「2」であるSR(3) にリ
ソースS(m) に対するアクセス要求が存在し、SR(3)
は制御回路4に対して出力許可フラグF′を出力する。
要求発生源R(n+1)ではSR(3) のデータを削除し、S
R(4) 以降のデータをつめる。さらに、優先順位番号N
O「2」以降のデータを持つNC(d″) からそれぞれ
「1」を減じ、優先順位番号NOを繰り上げたうえでN
C(4) 以降のデータをつめる。
優先順位NOが「1」であるSR(5) から検索を開始
し、NC(d″) =k″以下であるSR(d″) までこの順
に検索する。優先順位NOが「2」であるSR(3) にリ
ソースS(m) に対するアクセス要求が存在し、SR(3)
は制御回路4に対して出力許可フラグF′を出力する。
要求発生源R(n+1)ではSR(3) のデータを削除し、S
R(4) 以降のデータをつめる。さらに、優先順位番号N
O「2」以降のデータを持つNC(d″) からそれぞれ
「1」を減じ、優先順位番号NOを繰り上げたうえでN
C(4) 以降のデータをつめる。
【0035】SR(3) からの出力許可フラグF′を受け
取った制御回路4の調停部10は、マトリクススイッチ
接断部11を制御してSR(3) に関するアクセスを実行
する。
取った制御回路4の調停部10は、マトリクススイッチ
接断部11を制御してSR(3) に関するアクセスを実行
する。
【0036】次に、図4を参照して本発明第三実施例を
説明する。図4は本発明第三実施例の要部構成図であ
る。本発明第三実施例の特徴は、本発明第一および第二
実施例における制御回路4に優先順位設定部PR(1) 〜
PR(8) を設けたところにある。この優先順位設定部P
R(1) 〜PR(8) は、要求発生源R(1) 〜R(8) にそれ
ぞれ設けられたシフトレジスタ6であるSRT(1) 〜S
RT(8) に蓄えられたアクセス要求量を監視し、その量
の多い要求発生源R(1) 〜R(8) から検索を開始する優
先順位を付加するものである。
説明する。図4は本発明第三実施例の要部構成図であ
る。本発明第三実施例の特徴は、本発明第一および第二
実施例における制御回路4に優先順位設定部PR(1) 〜
PR(8) を設けたところにある。この優先順位設定部P
R(1) 〜PR(8) は、要求発生源R(1) 〜R(8) にそれ
ぞれ設けられたシフトレジスタ6であるSRT(1) 〜S
RT(8) に蓄えられたアクセス要求量を監視し、その量
の多い要求発生源R(1) 〜R(8) から検索を開始する優
先順位を付加するものである。
【0037】図4においては、要求発生源R(5) 、R
(8) 、R(2) 、R(6) 、R(3) 、R(7) 、R(1) 、R
(4) の順番で検索が行われる。それぞれの要求発生源R
(1) 〜R(8) での検索方法は本発明第一または第二実施
例と同様である。本発明第三実施例の利点は、アクセス
要求量の最も多い順に優先順位を設定するので、各要求
発生源R(1) 〜R(8) が保持しているアクセス要求量を
均等に保つことができるところにある。
(8) 、R(2) 、R(6) 、R(3) 、R(7) 、R(1) 、R
(4) の順番で検索が行われる。それぞれの要求発生源R
(1) 〜R(8) での検索方法は本発明第一または第二実施
例と同様である。本発明第三実施例の利点は、アクセス
要求量の最も多い順に優先順位を設定するので、各要求
発生源R(1) 〜R(8) が保持しているアクセス要求量を
均等に保つことができるところにある。
【0038】本発明第一ないし第三実施例において、要
求発生源R(1) 〜R(8) およびリソースS(1) 〜S(8)
の個数は8個で説明したが任意に構成することができ
る。また、要求発生源R(1) 〜R(8) およびリソースS
(1) 〜S(8) の個数は等しくなくてもよい。
求発生源R(1) 〜R(8) およびリソースS(1) 〜S(8)
の個数は8個で説明したが任意に構成することができ
る。また、要求発生源R(1) 〜R(8) およびリソースS
(1) 〜S(8) の個数は等しくなくてもよい。
【0039】本発明第一および第二実施例では、要求発
生源R(n) のSR(d) の一つに出力許可が与えられると
次の要求発生源R(n+1)にアクセス権を譲渡したが、要
求発生源R(n) の出力許可が与えられたSR(d) の次の
SR(d+1)から再び検索を開始する構成とすることもで
きる。また、一度に複数のアクセスを許可する構成とす
ることもできる。
生源R(n) のSR(d) の一つに出力許可が与えられると
次の要求発生源R(n+1)にアクセス権を譲渡したが、要
求発生源R(n) の出力許可が与えられたSR(d) の次の
SR(d+1)から再び検索を開始する構成とすることもで
きる。また、一度に複数のアクセスを許可する構成とす
ることもできる。
【0040】本発明第三実施例では、優先順位の設定基
準をアクセス要求の蓄積量としたが外部から任意に付与
する構成とすることもできる。
準をアクセス要求の蓄積量としたが外部から任意に付与
する構成とすることもできる。
【0041】
【発明の効果】以上説明したように、本発明によればア
クセス要求検索の個数が複数なのでアクセス許可を与え
られる確率が大幅に向上される。したがって、アクセス
要求のスループットを向上することができる。
クセス要求検索の個数が複数なのでアクセス許可を与え
られる確率が大幅に向上される。したがって、アクセス
要求のスループットを向上することができる。
【図1】本発明第一実施例の構成図。
【図2】本発明第一実施例の要求発生源の構成図。
【図3】本発明第二実施例の構成図。
【図4】本発明第三実施例の要部構成図。
【図5】従来例の構成図。
【図6】リングアービタによる競合調停を示す図。
11 〜18 入力端子 21 〜28 出力端子 3 マトリクススイッチ 4 制御回路 6 シフトレジスタ 7 アクセス要求発生部 9 第二のシフトレジスタ 10 調停部 11 マトリクススイッチ接断部 NO 優先順位番号 PR(1) 〜PR(8) 優先順位設定部 R(1) 〜R(8) 要求発生源 RA(1) 〜RA(8) リングアービタ S(1) 〜S(8) リソース
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04L 12/44 12/48 H04Q 3/52 A 9076−5K 8732−5K H04L 11/20 Z
Claims (2)
- 【請求項1】 アクセス要求を発生するN個(Nは2以
上の整数)の要求発生源と、 このアクセス要求源に共有されたM個(Mは2以上の整
数)のリソースと、 前記N個の要求発生源が入力端子に接続され、前記M個
のリソースが出力端子に接続されたN×Mの容量を有す
るマトリクススイッチ手段と、 前記N個の要求発生源から発生するアクセス要求につい
て、タイムスロット毎に1回の調停制御を行い、その調
停制御の結果にしたがってそのタイムスロット毎に前記
マトリクススイッチ手段の1以上の交点の接断を制御す
る制御回路とを備えたアクセス調停方式において、 前記要求発生源毎に発生するアクセス要求の要求先のリ
ソース番号をそれぞれ待ち行列として保持する待ちレジ
スタを備え、 前記制御回路は、前記リソース対応に前記待ちレジスタ
のそれぞれ設定された深さまで当該リソースの番号があ
るかを検索する手段と、この検索する手段により当該リ
ソースの番号があることが識別された要求発生源につい
てそのリソース番号毎に調停制御を行う手段とを含むこ
とを特徴とするアクセス調停方式。 - 【請求項2】 前記待ちレジスタの各段に対応して優先
順位を保持する優先順位レジスタが設けられ、 前記制御回路には、前記検索する手段により当該リソー
スの番号が複数あることが識別されたときに、対応する
優先順位レジスタに保持された優先順位にしたがって調
停制御を行う手段を備えた請求項1記載のアクセス調停
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23863192A JPH0690233A (ja) | 1992-09-07 | 1992-09-07 | アクセス調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23863192A JPH0690233A (ja) | 1992-09-07 | 1992-09-07 | アクセス調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690233A true JPH0690233A (ja) | 1994-03-29 |
Family
ID=17033017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23863192A Pending JPH0690233A (ja) | 1992-09-07 | 1992-09-07 | アクセス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690233A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5881065A (en) * | 1995-10-04 | 1999-03-09 | Ultra-High Speed Network And Computer Technology Laboratories | Data transfer switch for transferring data of an arbitrary length on the basis of transfer destination |
| JP2005352668A (ja) * | 2004-06-09 | 2005-12-22 | Mitsubishi Electric Corp | バス装置 |
-
1992
- 1992-09-07 JP JP23863192A patent/JPH0690233A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5881065A (en) * | 1995-10-04 | 1999-03-09 | Ultra-High Speed Network And Computer Technology Laboratories | Data transfer switch for transferring data of an arbitrary length on the basis of transfer destination |
| JP2005352668A (ja) * | 2004-06-09 | 2005-12-22 | Mitsubishi Electric Corp | バス装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5487170A (en) | Data processing system having dynamic priority task scheduling capabilities | |
| US5010477A (en) | Method and apparatus for transferring vector data between parallel processing system with registers & logic for inter-processor data communication independents of processing operations | |
| EP0383475A2 (en) | Shared resource arbitration | |
| JP2511590B2 (ja) | チャネル間接続装置 | |
| US4374414A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| EP0380857A2 (en) | Arbitrating communication requests in a multi-processor computer system | |
| US4467418A (en) | Data transmission system resolving access conflicts between transmitters-receivers to a common bus | |
| US4374413A (en) | Arbitration controller providing for access of a common resource by a plurality of central processing units | |
| US4395753A (en) | Allocation controller providing for access of multiple common resources by a plurality of central processing units | |
| CA1164575A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| WO2003085909A1 (en) | Packet scheduling mechanism | |
| JPH0690233A (ja) | アクセス調停方式 | |
| JP3149143B2 (ja) | アクセス調停方式 | |
| US6829647B1 (en) | Scaleable hardware arbiter | |
| JP3031591B2 (ja) | アクセス調停方式 | |
| JP3112206B2 (ja) | アクセス調停方式 | |
| JP3080340B2 (ja) | アクセス調停装置 | |
| JPH08278953A (ja) | 計算機システムにおける排他制御方式 | |
| JP3422501B2 (ja) | アクセス調停装置 | |
| JP3298172B2 (ja) | アクセス調停方式 | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| JP3112208B2 (ja) | マトリクス網回路 | |
| JP2829553B2 (ja) | 分散処理制御装置 | |
| JPH064401A (ja) | メモリアクセス回路 | |
| EP0602916A2 (en) | Cross-bar interconnect apparatus |