JPH0690324A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH0690324A JPH0690324A JP4265535A JP26553592A JPH0690324A JP H0690324 A JPH0690324 A JP H0690324A JP 4265535 A JP4265535 A JP 4265535A JP 26553592 A JP26553592 A JP 26553592A JP H0690324 A JPH0690324 A JP H0690324A
- Authority
- JP
- Japan
- Prior art keywords
- driving
- timing
- output
- image reading
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 abstract description 20
- 239000003990 capacitor Substances 0.000 abstract description 16
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 25
- 239000010409 thin film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012015 optical character recognition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 ゲートパルスの遅延を見込んでアナログマル
チプレクサの読み取りタイミングを調整し、正確な画像
情報を得ることができる画像読取装置を提供する。 【構成】 ２次元イメージセンサを有する画像読取装置
であって、各ＩＣに接続するクロックパルスライン及び
スタートパルスラインの各々にキャパシタＣG1'〜ＣG4'
と抵抗ＲG'を設けて各ＩＣの駆動タイミングを遅延さ
せた画像読取装置である。 【効果】 電荷転送タイミングとＩＣの駆動タイミング
を同一にできるため、正確な読み取り動作を行うことが
できる効果がある。
チプレクサの読み取りタイミングを調整し、正確な画像
情報を得ることができる画像読取装置を提供する。 【構成】 ２次元イメージセンサを有する画像読取装置
であって、各ＩＣに接続するクロックパルスライン及び
スタートパルスラインの各々にキャパシタＣG1'〜ＣG4'
と抵抗ＲG'を設けて各ＩＣの駆動タイミングを遅延さ
せた画像読取装置である。 【効果】 電荷転送タイミングとＩＣの駆動タイミング
を同一にできるため、正確な読み取り動作を行うことが
できる効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、２次元イメージセンサ
を用いたファクシミリ又はイメージスキャナの光学式文
字読取装置（オプティカルキャラクタリーダー）等の画
像読取装置に係り、特にゲート線を介して各画素に送出
されるゲートパルスの遅延に対処して正確な画像情報を
得ることができる画像読取装置に関するものである。
を用いたファクシミリ又はイメージスキャナの光学式文
字読取装置（オプティカルキャラクタリーダー）等の画
像読取装置に係り、特にゲート線を介して各画素に送出
されるゲートパルスの遅延に対処して正確な画像情報を
得ることができる画像読取装置に関するものである。
【０００２】
【従来の技術】従来の画像読取装置に用いられる２次元
イメージセンサとしては、図５の等価回路図に示すよう
な構成のものがあった。図５に示すように、イメージセ
ンサの構成単位であるセンサ部は、透明な基板上に形成
された光電変換部である受光素子（フォトダイオード）
２と、電荷転送を行うスイッチング素子である薄膜トラ
ンジスタ（ＴＦＴ）３及び採光部とから成り、このセン
サ部が行方向（主走査方向）と列方向（副走査方向）の
２次元のマトリックス状に配置されてセンサ部エリアを
形成している。
イメージセンサとしては、図５の等価回路図に示すよう
な構成のものがあった。図５に示すように、イメージセ
ンサの構成単位であるセンサ部は、透明な基板上に形成
された光電変換部である受光素子（フォトダイオード）
２と、電荷転送を行うスイッチング素子である薄膜トラ
ンジスタ（ＴＦＴ）３及び採光部とから成り、このセン
サ部が行方向（主走査方向）と列方向（副走査方向）の
２次元のマトリックス状に配置されてセンサ部エリアを
形成している。
【０００３】そして、各センサ部の受光素子２の透明電
極は薄膜トランジスタ３のドレイン電極に接続され、ま
た各薄膜トランジスタ３のゲ−ト電極は行毎に共通のゲ
−ト線１３に接続され、ゲ−ト線１３は行毎に薄膜トラ
ンジスタ３のＯＮ／ＯＦＦをゲートパルスφＧにより制
御するゲートパルス用シフトレジスタ７に接続されてい
る。そして、各薄膜トランジスタ３のソース電極は列毎
に共通のデータ線１４に接続され、データ線１４には電
荷が転送される負荷容量ＣL が設けられ、更にデータ線
１４は電荷を読み取るアナログプレクサ８に接続されて
いる。更に各受光素子２には縦方向のバイアス線１５に
よりバイアス電圧ＶB が印加されている。
極は薄膜トランジスタ３のドレイン電極に接続され、ま
た各薄膜トランジスタ３のゲ−ト電極は行毎に共通のゲ
−ト線１３に接続され、ゲ−ト線１３は行毎に薄膜トラ
ンジスタ３のＯＮ／ＯＦＦをゲートパルスφＧにより制
御するゲートパルス用シフトレジスタ７に接続されてい
る。そして、各薄膜トランジスタ３のソース電極は列毎
に共通のデータ線１４に接続され、データ線１４には電
荷が転送される負荷容量ＣL が設けられ、更にデータ線
１４は電荷を読み取るアナログプレクサ８に接続されて
いる。更に各受光素子２には縦方向のバイアス線１５に
よりバイアス電圧ＶB が印加されている。
【０００４】上記構成の２次元イメージセンサにおい
て、原稿面からの反射光の光量に応じて受光素子２で発
生した電荷が、薄膜トランジスタ３のＯＮ／ＯＦＦによ
り行毎に順次複数のアナログマルチプレクサ８に転送さ
れて読み出され、画像信号として出力されるようになっ
ていた（特開昭６４−６２９８０号公報参照）。
て、原稿面からの反射光の光量に応じて受光素子２で発
生した電荷が、薄膜トランジスタ３のＯＮ／ＯＦＦによ
り行毎に順次複数のアナログマルチプレクサ８に転送さ
れて読み出され、画像信号として出力されるようになっ
ていた（特開昭６４−６２９８０号公報参照）。
【０００５】尚、従来の２次元イメージセンサにおいて
は、複数のアナログマルチプレクサ８は全て同じタイミ
ングで駆動され、同時に電荷の読み取り動作を行うよう
になっていた。
は、複数のアナログマルチプレクサ８は全て同じタイミ
ングで駆動され、同時に電荷の読み取り動作を行うよう
になっていた。
【０００６】次に、センサ部の受光素子と薄膜トランジ
スタの具体的構成について、図６及び図７を使って説明
する。図６は、センサ部エリアの部分的な平面説明図で
あり、図７は、図６のＡ−Ａ′部分の断面説明図であ
る。
スタの具体的構成について、図６及び図７を使って説明
する。図６は、センサ部エリアの部分的な平面説明図で
あり、図７は、図６のＡ−Ａ′部分の断面説明図であ
る。
【０００７】図６に示すように、一画素内には、光電変
換部の受光素子２と、電荷転送用のスイッチング素子の
薄膜トランジスタ３と、基板の裏面から光を取り入れる
採光部１２とから構成されている。
換部の受光素子２と、電荷転送用のスイッチング素子の
薄膜トランジスタ３と、基板の裏面から光を取り入れる
採光部１２とから構成されている。
【０００８】受光素子２は、図７に示すように、ガラス
等の絶縁性の基板１上に窒化シリコン（ＳｉＮx ）、水
素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、ｎ+ 水素
化アモルファスシリコン（ｎ+ ａ−Ｓｉ：Ｈ）を順次積
層して、その上に形成された下部共通電極となるクロム
（Ｃｒ）等による金属電極２１と、各受光素子毎に分割
形成されたｐ−ｉ−ｎ型水素化アモルファスシリコンか
ら成る光導電層２２と、同様に分割形成された酸化イン
ジウム・スズ（ＩＴＯ）等から成る上部透明電極２３と
が順次積層するサンドイッチ型を構成している。
等の絶縁性の基板１上に窒化シリコン（ＳｉＮx ）、水
素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、ｎ+ 水素
化アモルファスシリコン（ｎ+ ａ−Ｓｉ：Ｈ）を順次積
層して、その上に形成された下部共通電極となるクロム
（Ｃｒ）等による金属電極２１と、各受光素子毎に分割
形成されたｐ−ｉ−ｎ型水素化アモルファスシリコンか
ら成る光導電層２２と、同様に分割形成された酸化イン
ジウム・スズ（ＩＴＯ）等から成る上部透明電極２３と
が順次積層するサンドイッチ型を構成している。
【０００９】尚、ここでは下部の金属電極２１は列方向
に連続的に形成され、金属電極２１の上に光導電層２２
が離散的に分割して形成され、上部透明電極２３も同様
に離散的に分割して個別電極となるよう形成されること
により、光導電層２２を金属電極２１と透明電極２３で
挟んだ部分が各受光素子を構成している。そして、金属
電極２１は列方向に引き出されてバイアス線１５とな
り、バイアス電圧ＶB が印加される。
に連続的に形成され、金属電極２１の上に光導電層２２
が離散的に分割して形成され、上部透明電極２３も同様
に離散的に分割して個別電極となるよう形成されること
により、光導電層２２を金属電極２１と透明電極２３で
挟んだ部分が各受光素子を構成している。そして、金属
電極２１は列方向に引き出されてバイアス線１５とな
り、バイアス電圧ＶB が印加される。
【００１０】また、薄膜トランジスタ３の構成は、図７
に示すように、前記基板１上にゲ−ト電極２４としての
Ｃｒ層、ゲ−ト絶縁層２５としてのＳｉＮx 、半導体活
性層２６としてのａ−Ｓｉ：Ｈ層、ゲ−ト電極２４に対
向するよう設けられたトップ絶縁層２７としてのＳｉＮ
x 、オ−ミックコンタクト層２８としてのｎ+ ａ−Ｓ
ｉ：Ｈ層、ドレイン電極３０及びソース電極３１として
のＣｒ層、その上に絶縁層としてのポリイミド層３２、
更にその上にアルミニウム（Ａｌ）の配線層３３又はト
ップ絶縁層２７の上部においてはａ−Ｓｉ：Ｈ層の遮光
用としてのＡｌの遮光層３３′とを順次積層し、更にそ
の上に保護層３４が積層された逆スタガ構造のトランジ
スタである。
に示すように、前記基板１上にゲ−ト電極２４としての
Ｃｒ層、ゲ−ト絶縁層２５としてのＳｉＮx 、半導体活
性層２６としてのａ−Ｓｉ：Ｈ層、ゲ−ト電極２４に対
向するよう設けられたトップ絶縁層２７としてのＳｉＮ
x 、オ−ミックコンタクト層２８としてのｎ+ ａ−Ｓ
ｉ：Ｈ層、ドレイン電極３０及びソース電極３１として
のＣｒ層、その上に絶縁層としてのポリイミド層３２、
更にその上にアルミニウム（Ａｌ）の配線層３３又はト
ップ絶縁層２７の上部においてはａ−Ｓｉ：Ｈ層の遮光
用としてのＡｌの遮光層３３′とを順次積層し、更にそ
の上に保護層３４が積層された逆スタガ構造のトランジ
スタである。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来の２次元イメージセンサを用いた画像読取装置では、
ゲート線１３が長くなるため、データ線１４との交点で
持つ容量及び薄膜トランジスタ３のゲ−ト部で持つ容量
から成る寄生容量ＣG とゲ−ト線１３の配線抵抗ＲG と
によるＣＲ時定数が大きく影響し、ゲート線１３に送出
したゲートパルスφＧがゲートパルス用シフトレジスタ
７から遠くなるに従って遅延し、アナログマルチプレク
サ８の読み取りタイミングとゲートパルスによる電荷転
送のタイミングがずれて、正確に画像情報を読み出すこ
とができないという問題点があった。
来の２次元イメージセンサを用いた画像読取装置では、
ゲート線１３が長くなるため、データ線１４との交点で
持つ容量及び薄膜トランジスタ３のゲ−ト部で持つ容量
から成る寄生容量ＣG とゲ−ト線１３の配線抵抗ＲG と
によるＣＲ時定数が大きく影響し、ゲート線１３に送出
したゲートパルスφＧがゲートパルス用シフトレジスタ
７から遠くなるに従って遅延し、アナログマルチプレク
サ８の読み取りタイミングとゲートパルスによる電荷転
送のタイミングがずれて、正確に画像情報を読み出すこ
とができないという問題点があった。
【００１２】具体的に図８の簡易回路図を使って説明す
ると、１本のゲート線１３には、例えば、配線抵抗Ｒ1
，Ｒ2 ，Ｒ3 ，Ｒ4 が直列に、寄生容量Ｃ1 ，Ｃ2 ，
Ｃ3 ，Ｃ4 が並列に形成され、点（１）のゲートパルス
の遅延時間はＣ1 ×Ｒ1 であり、点（２）の遅延時間は
Ｃ1 ×Ｒ1 ＋Ｃ2 ×（Ｒ1 ＋Ｒ2 ）であり、点（３）の
遅延時間はＣ1 ×Ｒ1 ＋Ｃ2 ×（Ｒ1 ＋Ｒ2 ）＋Ｃ3 ×
（Ｒ1 ＋Ｒ2 ＋Ｒ3 ）であり、点（４）の遅延時間はＣ
1 ×Ｒ1 ＋Ｃ2 ×（Ｒ1 ＋Ｒ2 ）＋Ｃ3 ×（Ｒ1＋Ｒ2
＋Ｒ3 ）＋Ｃ4 ×（Ｒ1 ＋Ｒ2 ＋Ｒ3 ＋Ｒ4 ）である。
このように、ゲート線１３のゲートパルスが与えられる
方向からゲートパルスが遅延するようになる。
ると、１本のゲート線１３には、例えば、配線抵抗Ｒ1
，Ｒ2 ，Ｒ3 ，Ｒ4 が直列に、寄生容量Ｃ1 ，Ｃ2 ，
Ｃ3 ，Ｃ4 が並列に形成され、点（１）のゲートパルス
の遅延時間はＣ1 ×Ｒ1 であり、点（２）の遅延時間は
Ｃ1 ×Ｒ1 ＋Ｃ2 ×（Ｒ1 ＋Ｒ2 ）であり、点（３）の
遅延時間はＣ1 ×Ｒ1 ＋Ｃ2 ×（Ｒ1 ＋Ｒ2 ）＋Ｃ3 ×
（Ｒ1 ＋Ｒ2 ＋Ｒ3 ）であり、点（４）の遅延時間はＣ
1 ×Ｒ1 ＋Ｃ2 ×（Ｒ1 ＋Ｒ2 ）＋Ｃ3 ×（Ｒ1＋Ｒ2
＋Ｒ3 ）＋Ｃ4 ×（Ｒ1 ＋Ｒ2 ＋Ｒ3 ＋Ｒ4 ）である。
このように、ゲート線１３のゲートパルスが与えられる
方向からゲートパルスが遅延するようになる。
【００１３】本発明は上記実情に鑑みて為されたもの
で、ゲートパルスの遅延を見込んで、アナログマルチプ
レクサの読み取りタイミングを調整し、正確な画像情報
を得ることができる画像読取装置を提供することを目的
にする。
で、ゲートパルスの遅延を見込んで、アナログマルチプ
レクサの読み取りタイミングを調整し、正確な画像情報
を得ることができる画像読取装置を提供することを目的
にする。
【００１４】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、主走査方向と副走
査方向に２次元のマトリックス状に配置された複数の画
素の受光素子と、前記受光素子に各々接続して前記受光
素子で発生した電荷を転送する電荷転送用スイッチング
素子と、前記電荷転送用スイッチング素子を前記主走査
方向毎に共通に動作させるゲートパルスを前記電荷転送
用スイッチング素子に供給するゲ−ト線と、前記ゲート
線にゲートパルスを発生させるゲートパルス用シフトレ
ジスタと、前記電荷転送用スイッチング素子の出力側に
接続して前記受光素子の電荷の転送が為される前記副走
査方向毎に共通のデータ線と、前記データ線を介して前
記転送された電荷を読み取って画像信号として出力する
複数の駆動用ＩＣとを具備する２次元イメージセンサを
有する画像読取装置において、前記各駆動用ＩＣの駆動
タイミングを前記ゲートパルス用シフトレジスタが配置
された側から配置されていない側へ前記主走査方向に順
に遅くする手段を設けたことを特徴としている。
決するための請求項１記載の発明は、主走査方向と副走
査方向に２次元のマトリックス状に配置された複数の画
素の受光素子と、前記受光素子に各々接続して前記受光
素子で発生した電荷を転送する電荷転送用スイッチング
素子と、前記電荷転送用スイッチング素子を前記主走査
方向毎に共通に動作させるゲートパルスを前記電荷転送
用スイッチング素子に供給するゲ−ト線と、前記ゲート
線にゲートパルスを発生させるゲートパルス用シフトレ
ジスタと、前記電荷転送用スイッチング素子の出力側に
接続して前記受光素子の電荷の転送が為される前記副走
査方向毎に共通のデータ線と、前記データ線を介して前
記転送された電荷を読み取って画像信号として出力する
複数の駆動用ＩＣとを具備する２次元イメージセンサを
有する画像読取装置において、前記各駆動用ＩＣの駆動
タイミングを前記ゲートパルス用シフトレジスタが配置
された側から配置されていない側へ前記主走査方向に順
に遅くする手段を設けたことを特徴としている。
【００１５】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載の画像読取装置におい
て、前記駆動用ＩＣに接続するクロックパルスラインと
スタートパルスラインにキャパシタンス及び抵抗を各々
設けて前記駆動用ＩＣの駆動タイミングを遅くする手段
としたことを特徴としている。
項２記載の発明は、請求項１記載の画像読取装置におい
て、前記駆動用ＩＣに接続するクロックパルスラインと
スタートパルスラインにキャパシタンス及び抵抗を各々
設けて前記駆動用ＩＣの駆動タイミングを遅くする手段
としたことを特徴としている。
【００１６】上記従来例の問題点を解決するための請求
項３記載の発明は、請求項１記載の画像読取装置におい
て、前記駆動用ＩＣに供給されるクロックパルス及びス
タートパルスのタイミングを前記複数の駆動用ＩＣに対
して前記ゲートパルス用シフトレジスタが配置された側
から配置されていない側へ前記主走査方向に順に遅くし
て前記駆動用ＩＣの駆動タイミングを遅くする手段とし
たことを特徴としている。
項３記載の発明は、請求項１記載の画像読取装置におい
て、前記駆動用ＩＣに供給されるクロックパルス及びス
タートパルスのタイミングを前記複数の駆動用ＩＣに対
して前記ゲートパルス用シフトレジスタが配置された側
から配置されていない側へ前記主走査方向に順に遅くし
て前記駆動用ＩＣの駆動タイミングを遅くする手段とし
たことを特徴としている。
【００１７】上記従来例の問題点を解決するための請求
項４記載の発明は、請求項１記載の画像読取装置の各駆
動用ＩＣからの出力を信号線を介して読み取り回路で読
み取る画像読取装置において、前記駆動用ＩＣの駆動タ
イミングのずれを補正するよう前記出力を読み取るタイ
ミングを制御する手段を設けたことを特徴としている。
項４記載の発明は、請求項１記載の画像読取装置の各駆
動用ＩＣからの出力を信号線を介して読み取り回路で読
み取る画像読取装置において、前記駆動用ＩＣの駆動タ
イミングのずれを補正するよう前記出力を読み取るタイ
ミングを制御する手段を設けたことを特徴としている。
【００１８】上記従来例の問題点を解決するための請求
項５記載の発明は、請求項４記載の画像読取装置におい
て、前記信号線にキャパシタンス及び抵抗を設けて前記
出力を読み取るタイミングを制御する手段としたことを
特徴としている。
項５記載の発明は、請求項４記載の画像読取装置におい
て、前記信号線にキャパシタンス及び抵抗を設けて前記
出力を読み取るタイミングを制御する手段としたことを
特徴としている。
【００１９】上記従来例の問題点を解決するための請求
項６記載の発明は、請求項４記載の画像読取装置におい
て、前記駆動用ＩＣからの出力を一旦格納するメモリを
前記読み取り回路内に各信号線に対応して設けて前記出
力を読み取るタイミングを制御する手段としたことを特
徴としている。
項６記載の発明は、請求項４記載の画像読取装置におい
て、前記駆動用ＩＣからの出力を一旦格納するメモリを
前記読み取り回路内に各信号線に対応して設けて前記出
力を読み取るタイミングを制御する手段としたことを特
徴としている。
【００２０】
【作用】請求項１記載の発明によれば、２次元イメージ
センサにおける複数の駆動用ＩＣについてゲートパルス
用シフトレジスタが配置された側から配置されていない
側へ主走査方向に各駆動用ＩＣの駆動タイミングを順に
遅くする手段を設けた画像読取装置としているので、ゲ
ート線を介して供給されるゲートパルスが遅延するのに
対応させて各駆動用ＩＣの駆動タイミングを遅延させる
ことができ、電荷転送タイミングと駆動用ＩＣの読み取
りタイミングを同一にできるため、正確な読み取り動作
を行うことができる。
センサにおける複数の駆動用ＩＣについてゲートパルス
用シフトレジスタが配置された側から配置されていない
側へ主走査方向に各駆動用ＩＣの駆動タイミングを順に
遅くする手段を設けた画像読取装置としているので、ゲ
ート線を介して供給されるゲートパルスが遅延するのに
対応させて各駆動用ＩＣの駆動タイミングを遅延させる
ことができ、電荷転送タイミングと駆動用ＩＣの読み取
りタイミングを同一にできるため、正確な読み取り動作
を行うことができる。
【００２１】請求項２記載の発明によれば、駆動用ＩＣ
に接続するクロックパルスラインとスタートパルスライ
ンにキャパシタンス及び抵抗を各々設けて駆動用ＩＣの
駆動タイミングを遅くする手段とした請求項１記載の画
像読取装置としているので、ゲート線を介して供給され
るゲートパルスが遅延するのに対応させて各駆動用ＩＣ
の駆動タイミングを遅延させることができ、電荷転送タ
イミングと駆動用ＩＣの読み取りタイミングを同一にで
きるため、正確な読み取り動作を行うことができる。
に接続するクロックパルスラインとスタートパルスライ
ンにキャパシタンス及び抵抗を各々設けて駆動用ＩＣの
駆動タイミングを遅くする手段とした請求項１記載の画
像読取装置としているので、ゲート線を介して供給され
るゲートパルスが遅延するのに対応させて各駆動用ＩＣ
の駆動タイミングを遅延させることができ、電荷転送タ
イミングと駆動用ＩＣの読み取りタイミングを同一にで
きるため、正確な読み取り動作を行うことができる。
【００２２】請求項３記載の発明によれば、駆動用ＩＣ
に供給されるクロックパルス及びスタートパルスのタイ
ミングを複数の駆動用ＩＣに対してゲートパルス用シフ
トレジスタが配置された側から配置されていない側へ主
走査方向に順に遅くして駆動用ＩＣの駆動タイミングを
遅くする手段とした請求項１記載の画像読取装置として
いるので、ゲート線を介して供給されるゲートパルスが
遅延するのに対応させて各駆動用ＩＣの駆動タイミング
を遅延させることができ、電荷転送タイミングと駆動用
ＩＣの読み取りタイミングを同一にできるため、正確な
読み取り動作を行うことができる。
に供給されるクロックパルス及びスタートパルスのタイ
ミングを複数の駆動用ＩＣに対してゲートパルス用シフ
トレジスタが配置された側から配置されていない側へ主
走査方向に順に遅くして駆動用ＩＣの駆動タイミングを
遅くする手段とした請求項１記載の画像読取装置として
いるので、ゲート線を介して供給されるゲートパルスが
遅延するのに対応させて各駆動用ＩＣの駆動タイミング
を遅延させることができ、電荷転送タイミングと駆動用
ＩＣの読み取りタイミングを同一にできるため、正確な
読み取り動作を行うことができる。
【００２３】請求項４記載の発明によれば、請求項１記
載の画像読取装置の各駆動用ＩＣからの出力を信号線を
介して読み取り回路で読み取る画像読取装置であって、
駆動用ＩＣの駆動タイミングのずれを補正するよう出力
を読み取るタイミングを制御する手段を設けた画像読取
装置としているので、各駆動用ＩＣから信号線への出力
のずれを出力読み取り回路で読み取るタイミングを制御
して調整することで各出力を同一タイミングで読み取る
ことができ、適性な読み取り動作を行うことができる。
載の画像読取装置の各駆動用ＩＣからの出力を信号線を
介して読み取り回路で読み取る画像読取装置であって、
駆動用ＩＣの駆動タイミングのずれを補正するよう出力
を読み取るタイミングを制御する手段を設けた画像読取
装置としているので、各駆動用ＩＣから信号線への出力
のずれを出力読み取り回路で読み取るタイミングを制御
して調整することで各出力を同一タイミングで読み取る
ことができ、適性な読み取り動作を行うことができる。
【００２４】請求項５記載の発明によれば、信号線にキ
ャパシタンス及び抵抗を設けて出力を読み取るタイミン
グを制御する手段とした請求項４記載の画像読取装置と
しているので、各駆動用ＩＣから信号線への出力のずれ
を信号線に設けたキャパシタンス及び抵抗により補正で
き、各出力を同一タイミングで読み取ることができるた
め、適性な読み取り動作を行うことができる。
ャパシタンス及び抵抗を設けて出力を読み取るタイミン
グを制御する手段とした請求項４記載の画像読取装置と
しているので、各駆動用ＩＣから信号線への出力のずれ
を信号線に設けたキャパシタンス及び抵抗により補正で
き、各出力を同一タイミングで読み取ることができるた
め、適性な読み取り動作を行うことができる。
【００２５】請求項６記載の発明によれば、駆動用ＩＣ
からの出力を一旦格納するメモリを読み取り回路内に各
信号線に対応して設けて出力を読み取るタイミングを制
御する手段とした請求項４記載の画像読取装置としてい
るので、各駆動用ＩＣから信号線への出力のずれをメモ
リに出力を一旦格納することにより補正でき、各出力を
同一タイミングで読み取ることができるため、適性な読
み取り動作を行うことができる。
からの出力を一旦格納するメモリを読み取り回路内に各
信号線に対応して設けて出力を読み取るタイミングを制
御する手段とした請求項４記載の画像読取装置としてい
るので、各駆動用ＩＣから信号線への出力のずれをメモ
リに出力を一旦格納することにより補正でき、各出力を
同一タイミングで読み取ることができるため、適性な読
み取り動作を行うことができる。
【００２６】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係る２次元イ
メージセンサを用いた画像読取装置の概略回路図であ
る。本実施例の画像読取装置は、２次元イメージセンサ
としては図５に示した構成を用い、更に説明を分かり易
くするために、例えば、５個のアナログマルチプレクサ
８（ＩＣ１〜ＩＣ５）を使用して、１個のアナログマル
チプレクサ８に１２８本のデータ線１４（図示せず）が
接続された例について説明する。
ら説明する。図１は、本発明の一実施例に係る２次元イ
メージセンサを用いた画像読取装置の概略回路図であ
る。本実施例の画像読取装置は、２次元イメージセンサ
としては図５に示した構成を用い、更に説明を分かり易
くするために、例えば、５個のアナログマルチプレクサ
８（ＩＣ１〜ＩＣ５）を使用して、１個のアナログマル
チプレクサ８に１２８本のデータ線１４（図示せず）が
接続された例について説明する。
【００２７】ここで、一画素分の寄生容量をＣG 、配線
抵抗をＲG とするとＣＲ時定数によるｎ画素分の遅延時
間ｔn は以下の近似式で示すことができる。 ｔn ＝ＣG ・ＲG ・ｎ（ｎ＋１）／２
抵抗をＲG とするとＣＲ時定数によるｎ画素分の遅延時
間ｔn は以下の近似式で示すことができる。 ｔn ＝ＣG ・ＲG ・ｎ（ｎ＋１）／２
【００２８】このＣＲ時定数により、ゲートパルス用シ
フトレジスタ７を配置した側から順に、ＩＣ２に電荷が
転送されるのはＩＣ１と比べると、ｎ＝１２８であるか
ら、ＣG ・ＲG ・１２８×１２９／２の時間遅延し、Ｉ
Ｃ３に電荷が転送されるのはＩＣ１に比べてｎ＝２５６
（＝１２８×２）であるから、更にＣG ・ＲG ・２５６
×２５７／２の時間遅延し、というように電荷の転送が
遅延することになる。
フトレジスタ７を配置した側から順に、ＩＣ２に電荷が
転送されるのはＩＣ１と比べると、ｎ＝１２８であるか
ら、ＣG ・ＲG ・１２８×１２９／２の時間遅延し、Ｉ
Ｃ３に電荷が転送されるのはＩＣ１に比べてｎ＝２５６
（＝１２８×２）であるから、更にＣG ・ＲG ・２５６
×２５７／２の時間遅延し、というように電荷の転送が
遅延することになる。
【００２９】従って、本実施例の画像読取装置では、電
荷転送の遅延時間を考慮してアナログマルチプレクサ
（ＩＣ）での読み取りタイミングをＩＣ単位に遅らせる
ようにするための構成となっており、つまり、遅れる電
荷の転送に同期させてＩＣの読み取りタイミングを遅ら
せるために、ゲートパルス同様にＩＣに供給されるクロ
ックパルス及びスタートパルスのタイミングを遅らせる
手段を設けた構成となっている。
荷転送の遅延時間を考慮してアナログマルチプレクサ
（ＩＣ）での読み取りタイミングをＩＣ単位に遅らせる
ようにするための構成となっており、つまり、遅れる電
荷の転送に同期させてＩＣの読み取りタイミングを遅ら
せるために、ゲートパルス同様にＩＣに供給されるクロ
ックパルス及びスタートパルスのタイミングを遅らせる
手段を設けた構成となっている。
【００３０】図１に示す構成では、キャパシタＣG'及び
抵抗ＲG'をクロックパルスライン及びスタートパルスラ
インそれぞれに挿入している。ここで、各ＩＣ間の抵抗
ＲG'はゲート線の配線抵抗に対応させるために、ＲG'＝
１２８ＲG （ＲG の１２８倍）の値となるように設定さ
れ、クロックパルスライン及びスタートパルスラインそ
れぞれの各ＩＣ間に配置されるようにする。
抵抗ＲG'をクロックパルスライン及びスタートパルスラ
インそれぞれに挿入している。ここで、各ＩＣ間の抵抗
ＲG'はゲート線の配線抵抗に対応させるために、ＲG'＝
１２８ＲG （ＲG の１２８倍）の値となるように設定さ
れ、クロックパルスライン及びスタートパルスラインそ
れぞれの各ＩＣ間に配置されるようにする。
【００３１】また、各ＩＣ間において並列に形成される
キャパシタＣG'は、各ＩＣ間で異なった値となってお
り、例えば、ＩＣ１とＩＣ２との間でのキャパシタＣG
1' は、ＣG1' ＝１２９ＣG ／２（ＣG の１２９／２
倍）となっており、ＩＣ２とＩＣ３との間でのキャパシ
タＣG2' は、ＣG2' ＝３８５ＣG ／４（ＣG の３８５／
４倍）となっており、ＩＣ３とＩＣ４との間でのキャパ
シタＣG3' は、ＣG3' ＝６４１ＣG ／６（ＣG の６４１
／６倍）となっており、ＩＣ４とＩＣ５との間でのキャ
パシタＣG4' は、ＣG4' ＝８９７ＣG ／８（ＣG の８９
７／８倍）となるように設定する。
キャパシタＣG'は、各ＩＣ間で異なった値となってお
り、例えば、ＩＣ１とＩＣ２との間でのキャパシタＣG
1' は、ＣG1' ＝１２９ＣG ／２（ＣG の１２９／２
倍）となっており、ＩＣ２とＩＣ３との間でのキャパシ
タＣG2' は、ＣG2' ＝３８５ＣG ／４（ＣG の３８５／
４倍）となっており、ＩＣ３とＩＣ４との間でのキャパ
シタＣG3' は、ＣG3' ＝６４１ＣG ／６（ＣG の６４１
／６倍）となっており、ＩＣ４とＩＣ５との間でのキャ
パシタＣG4' は、ＣG4' ＝８９７ＣG ／８（ＣG の８９
７／８倍）となるように設定する。
【００３２】上記の構成とすることで、ＩＣ２の駆動タ
イミングはＩＣ１に比べてＣG1' ×ＲG'時間遅延するこ
とになり、つまり、ＣG1' ×ＲG'＝１２８ＲG ×１２９
ＣG／２＝ＣG ・ＲG ・１２８・１２９／２時間遅れ
る。また、ＩＣ３の駆動タイミングはＩＣ１に比べてＣ
G1' ×ＲG'＋ＣG2' ×（ＲG'＋ＲG'）＝１２８ＲG ×１
２９ＣG ／２＋３８５ＣG ／４×（２×１２８ＲG）＝
ＣG ・ＲG ・２５６・２５７／２時間遅れる。このよう
にして、ＩＣ４の駆動タイミングはＩＣ１に比べてＣG
1' ×ＲG'＋ＣG2' ×２ＲG'＋ＣG3' ×３ＲG'＝ＣG ・
ＲG ・３８４・３８５／２時間遅れ、ＩＣ５の駆動タイ
ミングはＩＣ１に比べてＣG1' ×ＲG'＋ＣG2' ×２ＲG'
＋ＣG3'×３ＲG'＋ＣG4' ×４ＲG'＝ＣG ・ＲG ・５１
２・５１３／２時間遅れることになる。
イミングはＩＣ１に比べてＣG1' ×ＲG'時間遅延するこ
とになり、つまり、ＣG1' ×ＲG'＝１２８ＲG ×１２９
ＣG／２＝ＣG ・ＲG ・１２８・１２９／２時間遅れ
る。また、ＩＣ３の駆動タイミングはＩＣ１に比べてＣ
G1' ×ＲG'＋ＣG2' ×（ＲG'＋ＲG'）＝１２８ＲG ×１
２９ＣG ／２＋３８５ＣG ／４×（２×１２８ＲG）＝
ＣG ・ＲG ・２５６・２５７／２時間遅れる。このよう
にして、ＩＣ４の駆動タイミングはＩＣ１に比べてＣG
1' ×ＲG'＋ＣG2' ×２ＲG'＋ＣG3' ×３ＲG'＝ＣG ・
ＲG ・３８４・３８５／２時間遅れ、ＩＣ５の駆動タイ
ミングはＩＣ１に比べてＣG1' ×ＲG'＋ＣG2' ×２ＲG'
＋ＣG3'×３ＲG'＋ＣG4' ×４ＲG'＝ＣG ・ＲG ・５１
２・５１３／２時間遅れることになる。
【００３３】従って、ゲートパルスの各ＩＣに対する遅
延により生じる電荷転送の遅延に同期してクロックパル
ス及びスタートパルスが遅延するようになり、電荷転送
の遅延に同期して画像信号の読み取りができ、正確な画
像信号を得ることができる効果がある。
延により生じる電荷転送の遅延に同期してクロックパル
ス及びスタートパルスが遅延するようになり、電荷転送
の遅延に同期して画像信号の読み取りができ、正確な画
像信号を得ることができる効果がある。
【００３４】図１の実施例ではキャパシタ及び抵抗によ
りアナログマルチプレクサ８（ＩＣ１〜ＩＣ５）の駆動
タイミングを制御したが、図２のタイミングチャート図
に示すように、パルス発生回路により各アナログマルチ
プレクサに個別に独立してクロックパルス及びスタート
パルスを上記に示したＣＲ時定数で遅延させて供給する
ようにし、アナログマルチプレクサ８（ＩＣ１〜ＩＣ
５）の駆動タイミングを制御するようにしても良い。
りアナログマルチプレクサ８（ＩＣ１〜ＩＣ５）の駆動
タイミングを制御したが、図２のタイミングチャート図
に示すように、パルス発生回路により各アナログマルチ
プレクサに個別に独立してクロックパルス及びスタート
パルスを上記に示したＣＲ時定数で遅延させて供給する
ようにし、アナログマルチプレクサ８（ＩＣ１〜ＩＣ
５）の駆動タイミングを制御するようにしても良い。
【００３５】次に、本実施例を改良した実施例について
図３の概略回路図を使って説明する。図１又は図２の実
施例のように、アナログマルチプレクサ８（ＩＣ１〜Ｉ
Ｃ５）の駆動タイミングをＩＣ毎に変えると、アナログ
マルチプレクサ８（ＩＣ１〜ＩＣ５）からデータが出力
されるタイミングも変わってしまうことになる。そこ
で、図３に示す実施例では、データがＩＣから出力され
るタイミングを補正して正確な画像情報の読み取りが行
えるようにしたものである。
図３の概略回路図を使って説明する。図１又は図２の実
施例のように、アナログマルチプレクサ８（ＩＣ１〜Ｉ
Ｃ５）の駆動タイミングをＩＣ毎に変えると、アナログ
マルチプレクサ８（ＩＣ１〜ＩＣ５）からデータが出力
されるタイミングも変わってしまうことになる。そこ
で、図３に示す実施例では、データがＩＣから出力され
るタイミングを補正して正確な画像情報の読み取りが行
えるようにしたものである。
【００３６】具体的に説明すると、図１の実施例では、
アナログマルチプレクサ８（ＩＣ１〜ＩＣ５）の駆動タ
イミングがずれており、結果としてデータが出力される
タイミングもずれるものであるから、データが出力され
るタイミングを揃えるために、アナログマルチプレクサ
８（ＩＣ１〜ＩＣ５）から読み取り回路９へ接続された
信号線にキャパシタＣG"及び抵抗ＲG"を挿入して出力タ
イミングを補正するようにしている。挿入したキャパシ
タ及び抵抗によるＣＲ時定数により、データが出力され
るタイミングが制御される。
アナログマルチプレクサ８（ＩＣ１〜ＩＣ５）の駆動タ
イミングがずれており、結果としてデータが出力される
タイミングもずれるものであるから、データが出力され
るタイミングを揃えるために、アナログマルチプレクサ
８（ＩＣ１〜ＩＣ５）から読み取り回路９へ接続された
信号線にキャパシタＣG"及び抵抗ＲG"を挿入して出力タ
イミングを補正するようにしている。挿入したキャパシ
タ及び抵抗によるＣＲ時定数により、データが出力され
るタイミングが制御される。
【００３７】つまり、ＩＣ５からの信号線を除いて、各
ＩＣからの信号線に抵抗ＲG"（＝５１２ＲG ）をそれぞ
れ形成し、そして、ＩＣ１からの信号線にキャパシタＣ
G1"（＝５１３ＣG ／２）を、ＩＣ２からの信号線にキ
ャパシタＣG2" （＝１９２３ＣG ／８）を、ＩＣ３から
の信号線にキャパシタＣG3" （＝７６９ＣG ／４）を、
ＩＣ４からの信号線にキャパシタＣG4" （＝８９７ＣG
／８）を設けるようにするが、ＩＣ５からの信号線には
キャパシタを設けないようにする。
ＩＣからの信号線に抵抗ＲG"（＝５１２ＲG ）をそれぞ
れ形成し、そして、ＩＣ１からの信号線にキャパシタＣ
G1"（＝５１３ＣG ／２）を、ＩＣ２からの信号線にキ
ャパシタＣG2" （＝１９２３ＣG ／８）を、ＩＣ３から
の信号線にキャパシタＣG3" （＝７６９ＣG ／４）を、
ＩＣ４からの信号線にキャパシタＣG4" （＝８９７ＣG
／８）を設けるようにするが、ＩＣ５からの信号線には
キャパシタを設けないようにする。
【００３８】上記のような構成とすることで、ＩＣ４か
らの出力はＩＣ５からの出力に比べてＲG"×ＣG4" ＝５
１２ＲG ×８９７ＣG ／８時間遅延して読み取られるよ
うになるが、ＩＣ５の駆動タイミングがＩＣ４の駆動タ
イミングに比べて８９７ＣG／８×４×１２８ＲG ＝５
１２ＲG ×８９７ＣG ／８時間遅延しているため、読み
取り回路９に読み出されるタイミングは等しくなるもの
である。
らの出力はＩＣ５からの出力に比べてＲG"×ＣG4" ＝５
１２ＲG ×８９７ＣG ／８時間遅延して読み取られるよ
うになるが、ＩＣ５の駆動タイミングがＩＣ４の駆動タ
イミングに比べて８９７ＣG／８×４×１２８ＲG ＝５
１２ＲG ×８９７ＣG ／８時間遅延しているため、読み
取り回路９に読み出されるタイミングは等しくなるもの
である。
【００３９】また、ＩＣ３からの出力はＩＣ５からの出
力に比べてＲG"×ＣG3" ＝５１２ＲG ×７６９ＣG ／４
時間遅延して読み取られるようになるが、ＩＣ５の駆動
タイミングがＩＣ３の駆動タイミングに比べて６４１Ｃ
G ／６×３×１２８ＲG ＋８９７ＣG ／８×４×１２８
ＲG ＝５１２ＲG ×７６９ＣG ／４時間遅延しているた
め、読み取り回路９に読み出されるタイミングは等しく
なるものである。
力に比べてＲG"×ＣG3" ＝５１２ＲG ×７６９ＣG ／４
時間遅延して読み取られるようになるが、ＩＣ５の駆動
タイミングがＩＣ３の駆動タイミングに比べて６４１Ｃ
G ／６×３×１２８ＲG ＋８９７ＣG ／８×４×１２８
ＲG ＝５１２ＲG ×７６９ＣG ／４時間遅延しているた
め、読み取り回路９に読み出されるタイミングは等しく
なるものである。
【００４０】同様に、ＩＣ２からの出力はＩＣ５からの
出力に比べて５１２ＲG ×１９２３ＣG ／８時間遅延し
て読み取られることになるが、ＩＣ５の駆動タイミング
がＩＣ２の駆動タイミングに比べて同じ時間遅延してい
るため、読み取り回路９に読み出されるタイミングは等
しくなり、更に、ＩＣ１からの出力はＩＣ５からの出力
に比べて５１２ＲG ×５１３ＣG ／２時間遅延して読み
取られることになるが、ＩＣ５の駆動タイミングがＩＣ
１の駆動タイミングに比べて同じ時間遅延しているた
め、読み取り回路９に読み出されるタイミングは等しく
なるものである。
出力に比べて５１２ＲG ×１９２３ＣG ／８時間遅延し
て読み取られることになるが、ＩＣ５の駆動タイミング
がＩＣ２の駆動タイミングに比べて同じ時間遅延してい
るため、読み取り回路９に読み出されるタイミングは等
しくなり、更に、ＩＣ１からの出力はＩＣ５からの出力
に比べて５１２ＲG ×５１３ＣG ／２時間遅延して読み
取られることになるが、ＩＣ５の駆動タイミングがＩＣ
１の駆動タイミングに比べて同じ時間遅延しているた
め、読み取り回路９に読み出されるタイミングは等しく
なるものである。
【００４１】次に、図３に対する別の実施例について図
４の概略回路図を使って説明する。図４に示すように、
アナログマルチプレクサ８（ＩＣ１〜ＩＣ５）から出力
されたデータは一旦格納するメモリ１０を読み取り回路
９内に各ＩＣに対応させてそれぞれ設け、ＩＣ１〜ＩＣ
５のデータが全てメモリに格納された後に処理回路１１
でデータ処理を行うようにしたものである。従って、ア
ナログマルチプレクサ８（ＩＣ１〜ＩＣ５）から出力さ
れるデータのタイミングがＩＣ毎に遅延してずれていて
も、データを一旦メモリ１０に格納した後に処理を行う
ことができるため正確な画像情報を読み取ることができ
る効果がある。
４の概略回路図を使って説明する。図４に示すように、
アナログマルチプレクサ８（ＩＣ１〜ＩＣ５）から出力
されたデータは一旦格納するメモリ１０を読み取り回路
９内に各ＩＣに対応させてそれぞれ設け、ＩＣ１〜ＩＣ
５のデータが全てメモリに格納された後に処理回路１１
でデータ処理を行うようにしたものである。従って、ア
ナログマルチプレクサ８（ＩＣ１〜ＩＣ５）から出力さ
れるデータのタイミングがＩＣ毎に遅延してずれていて
も、データを一旦メモリ１０に格納した後に処理を行う
ことができるため正確な画像情報を読み取ることができ
る効果がある。
【００４２】
【発明の効果】請求項１記載の発明によれば、２次元イ
メージセンサにおける複数の駆動用ＩＣについてゲート
パルス用シフトレジスタが配置された側から配置されて
いない側へ主走査方向に各駆動用ＩＣの駆動タイミング
を順に遅くする手段を設けた画像読取装置としているの
で、ゲート線を介して供給されるゲートパルスが遅延す
るのに対応させて各駆動用ＩＣの駆動タイミングを遅延
させることができ、電荷転送タイミングと駆動用ＩＣの
読み取りタイミングを同一にできるため、正確な読み取
り動作を行うことができる効果がある。
メージセンサにおける複数の駆動用ＩＣについてゲート
パルス用シフトレジスタが配置された側から配置されて
いない側へ主走査方向に各駆動用ＩＣの駆動タイミング
を順に遅くする手段を設けた画像読取装置としているの
で、ゲート線を介して供給されるゲートパルスが遅延す
るのに対応させて各駆動用ＩＣの駆動タイミングを遅延
させることができ、電荷転送タイミングと駆動用ＩＣの
読み取りタイミングを同一にできるため、正確な読み取
り動作を行うことができる効果がある。
【００４３】請求項２記載の発明によれば、駆動用ＩＣ
に接続するクロックパルスラインとスタートパルスライ
ンにキャパシタンス及び抵抗を各々設けて駆動用ＩＣの
駆動タイミングを遅くする手段とした請求項１記載の画
像読取装置としているので、ゲート線を介して供給され
るゲートパルスが遅延するのに対応させて各駆動用ＩＣ
の駆動タイミングを遅延させることができ、電荷転送タ
イミングと駆動用ＩＣの読み取りタイミングを同一にで
きるため、正確な読み取り動作を行うことができる効果
がある。
に接続するクロックパルスラインとスタートパルスライ
ンにキャパシタンス及び抵抗を各々設けて駆動用ＩＣの
駆動タイミングを遅くする手段とした請求項１記載の画
像読取装置としているので、ゲート線を介して供給され
るゲートパルスが遅延するのに対応させて各駆動用ＩＣ
の駆動タイミングを遅延させることができ、電荷転送タ
イミングと駆動用ＩＣの読み取りタイミングを同一にで
きるため、正確な読み取り動作を行うことができる効果
がある。
【００４４】請求項３記載の発明によれば、駆動用ＩＣ
に供給されるクロックパルス及びスタートパルスのタイ
ミングを複数の駆動用ＩＣに対してゲートパルス用シフ
トレジスタが配置された側から配置されていない側へ主
走査方向に順に遅くして駆動用ＩＣの駆動タイミングを
遅くする手段とした請求項１記載の画像読取装置として
いるので、ゲート線を介して供給されるゲートパルスが
遅延するのに対応させて各駆動用ＩＣの駆動タイミング
を遅延させることができ、電荷転送タイミングと駆動用
ＩＣの読み取りタイミングを同一にできるため、正確な
読み取り動作を行うことができる効果がある。
に供給されるクロックパルス及びスタートパルスのタイ
ミングを複数の駆動用ＩＣに対してゲートパルス用シフ
トレジスタが配置された側から配置されていない側へ主
走査方向に順に遅くして駆動用ＩＣの駆動タイミングを
遅くする手段とした請求項１記載の画像読取装置として
いるので、ゲート線を介して供給されるゲートパルスが
遅延するのに対応させて各駆動用ＩＣの駆動タイミング
を遅延させることができ、電荷転送タイミングと駆動用
ＩＣの読み取りタイミングを同一にできるため、正確な
読み取り動作を行うことができる効果がある。
【００４５】請求項４記載の発明によれば、請求項１記
載の画像読取装置の各駆動用ＩＣからの出力を信号線を
介して読み取り回路で読み取る画像読取装置であって、
駆動用ＩＣの駆動タイミングのずれを補正するよう出力
を読み取るタイミングを制御する手段を設けた画像読取
装置としているので、各駆動用ＩＣから信号線への出力
のずれを出力読み取り回路で読み取るタイミングを制御
して調整することで各出力を同一タイミングで読み取る
ことができ、適性な読み取り動作を行うことができる効
果がある。
載の画像読取装置の各駆動用ＩＣからの出力を信号線を
介して読み取り回路で読み取る画像読取装置であって、
駆動用ＩＣの駆動タイミングのずれを補正するよう出力
を読み取るタイミングを制御する手段を設けた画像読取
装置としているので、各駆動用ＩＣから信号線への出力
のずれを出力読み取り回路で読み取るタイミングを制御
して調整することで各出力を同一タイミングで読み取る
ことができ、適性な読み取り動作を行うことができる効
果がある。
【００４６】請求項５記載の発明によれば、信号線にキ
ャパシタンス及び抵抗を設けて出力を読み取るタイミン
グを制御する手段とした請求項４記載の画像読取装置と
しているので、各駆動用ＩＣから信号線への出力のずれ
を信号線に設けたキャパシタンス及び抵抗により補正で
き、各出力を同一タイミングで読み取ることができるた
め、適性な読み取り動作を行うことができる効果があ
る。
ャパシタンス及び抵抗を設けて出力を読み取るタイミン
グを制御する手段とした請求項４記載の画像読取装置と
しているので、各駆動用ＩＣから信号線への出力のずれ
を信号線に設けたキャパシタンス及び抵抗により補正で
き、各出力を同一タイミングで読み取ることができるた
め、適性な読み取り動作を行うことができる効果があ
る。
【００４７】請求項６記載の発明によれば、駆動用ＩＣ
からの出力を一旦格納するメモリを読み取り回路内に各
信号線に対応して設けて出力を読み取るタイミングを制
御する手段とした請求項４記載の画像読取装置としてい
るので、各駆動用ＩＣから信号線への出力のずれをメモ
リに出力を一旦格納することにより補正でき、各出力を
同一タイミングで読み取ることができるため、適性な読
み取り動作を行うことができる効果がある。
からの出力を一旦格納するメモリを読み取り回路内に各
信号線に対応して設けて出力を読み取るタイミングを制
御する手段とした請求項４記載の画像読取装置としてい
るので、各駆動用ＩＣから信号線への出力のずれをメモ
リに出力を一旦格納することにより補正でき、各出力を
同一タイミングで読み取ることができるため、適性な読
み取り動作を行うことができる効果がある。
【図１】 本発明の一実施例に係る２次元イメージセン
サを用いた画像読取装置の概略回路図である。
サを用いた画像読取装置の概略回路図である。
【図２】 実施例におけるクロックパルス及びスタート
パルスのタイミングチャート図である。
パルスのタイミングチャート図である。
【図３】 図１又は図２の改良に係る実施例の画像読取
装置の概略回路図である。
装置の概略回路図である。
【図４】 別の実施例の画像読取装置の概略回路図であ
る。
る。
【図５】 従来の２次元イメージセンサの等価回路図で
ある。
ある。
【図６】 従来の２次元イメージセンサのセンサ部エリ
アの部分的な平面説明図である。
アの部分的な平面説明図である。
【図７】 図６のＡ−Ａ′部分の断面説明図である。
【図８】 従来の２次元イメージセンサの１本のゲート
線の簡易回路図である。
線の簡易回路図である。
１…基板、 ２…受光素子、 ３…薄膜トランジスタ、
７…ゲートパルス用シフトレジスタ、 ８…アナログ
マルチプレクサ、 ９…読み取り回路、 １０…メモ
リ、 １１…処理回路、 １２…採光部、 １３…ゲ−
ト線、 １４…データ線、 ２１…金属電極、 ２２…
光導電層、 ２３…透明電極、 ２４…ゲ−ト電極、２
５ …ゲ−ト絶縁層、 ２６ …半導体層、 ２７…ト
ップ絶縁層、 ２８…オ−ミックコンタクト層、 ３０
…ドレイン電極、 ３１…ソース電極、 ３２…ポリイ
ミド層、 ３３…配線層、 ３３′…遮光層、 ３４…
保護層
７…ゲートパルス用シフトレジスタ、 ８…アナログ
マルチプレクサ、 ９…読み取り回路、 １０…メモ
リ、 １１…処理回路、 １２…採光部、 １３…ゲ−
ト線、 １４…データ線、 ２１…金属電極、 ２２…
光導電層、 ２３…透明電極、 ２４…ゲ−ト電極、２
５ …ゲ−ト絶縁層、 ２６ …半導体層、 ２７…ト
ップ絶縁層、 ２８…オ−ミックコンタクト層、 ３０
…ドレイン電極、 ３１…ソース電極、 ３２…ポリイ
ミド層、 ３３…配線層、 ３３′…遮光層、 ３４…
保護層
Claims (6)
- 【請求項１】 主走査方向と副走査方向に２次元のマト
リックス状に配置された複数の画素の受光素子と、前記
受光素子に各々接続して前記受光素子で発生した電荷を
転送する電荷転送用スイッチング素子と、前記電荷転送
用スイッチング素子を前記主走査方向毎に共通に動作さ
せるゲートパルスを前記電荷転送用スイッチング素子に
供給するゲ−ト線と、前記ゲート線にゲートパルスを発
生させるゲートパルス用シフトレジスタと、前記電荷転
送用スイッチング素子の出力側に接続して前記受光素子
の電荷の転送が為される前記副走査方向毎に共通のデー
タ線と、前記データ線を介して前記転送された電荷を読
み取って画像信号として出力する複数の駆動用ＩＣとを
具備する２次元イメージセンサを有する画像読取装置に
おいて、前記各駆動用ＩＣの駆動タイミングを前記ゲー
トパルス用シフトレジスタが配置された側から配置され
ていない側へ前記主走査方向に順に遅くする手段を設け
たことを特徴とする画像読取装置。 - 【請求項２】 前記駆動用ＩＣに接続するクロックパル
スラインとスタートパルスラインにキャパシタンス及び
抵抗を各々設けて前記駆動用ＩＣの駆動タイミングを遅
くする手段としたことを特徴とする請求項１記載の画像
読取装置。 - 【請求項３】 前記駆動用ＩＣに供給されるクロックパ
ルス及びスタートパルスのタイミングを前記複数の駆動
用ＩＣに対して前記ゲートパルス用シフトレジスタが配
置された側から配置されていない側へ前記主走査方向に
順に遅くして前記駆動用ＩＣの駆動タイミングを遅くす
る手段としたことを特徴とする請求項１記載の画像読取
装置。 - 【請求項４】 請求項１記載の画像読取装置の各駆動用
ＩＣからの出力を信号線を介して読み取り回路で読み取
る画像読取装置において、前記駆動用ＩＣの駆動タイミ
ングのずれを補正するよう前記出力を読み取るタイミン
グを制御する手段を設けたことを特徴とする画像読取装
置。 - 【請求項５】 前記信号線にキャパシタンス及び抵抗を
設けて前記出力を読み取るタイミングを制御する手段と
したことを特徴とする請求項４記載の画像読取装置。 - 【請求項６】 前記駆動用ＩＣからの出力を一旦格納す
るメモリを前記読み取り回路内に各信号線に対応して設
けて前記出力を読み取るタイミングを制御する手段とし
たことを特徴とする請求項４記載の画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265535A JPH0690324A (ja) | 1992-09-09 | 1992-09-09 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265535A JPH0690324A (ja) | 1992-09-09 | 1992-09-09 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690324A true JPH0690324A (ja) | 1994-03-29 |
Family
ID=17418477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4265535A Pending JPH0690324A (ja) | 1992-09-09 | 1992-09-09 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713012A (ja) * | 1993-08-11 | 1995-01-17 | Toray Ind Inc | カラーフィルタ用の耐熱着色ペースト |
-
1992
- 1992-09-09 JP JP4265535A patent/JPH0690324A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713012A (ja) * | 1993-08-11 | 1995-01-17 | Toray Ind Inc | カラーフィルタ用の耐熱着色ペースト |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585817A (en) | Apparatus and a method for inputting/outputting an image | |
| JP4609970B2 (ja) | 液晶表示装置 | |
| JPH05333369A (ja) | 液晶表示装置 | |
| JPH04233516A (ja) | アクティブマトリクス液晶表示装置 | |
| JP3006216B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| JP3267218B2 (ja) | 画像読み取り機能付き液晶表示装置 | |
| US6246460B1 (en) | Active matrix liquid crystal display devices | |
| US4857751A (en) | Photoelectric conversion apparatus with separating electrodes | |
| JP3064737B2 (ja) | 画像入出力装置 | |
| KR101964766B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JPH0730084A (ja) | ２次元密着型イメージセンサ | |
| JPH0690324A (ja) | 画像読取装置 | |
| JP2998410B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| US5041913A (en) | Image sensor crosstalk cancelling method | |
| JPH03120947A (ja) | イメージセンサ | |
| JPH06342900A (ja) | 一次元カラーイメージセンサ | |
| JP3094503B2 (ja) | 画像読み取り装置及びその駆動方法 | |
| JP2903765B2 (ja) | イメージセンサ | |
| JPH0758769B2 (ja) | イメージセンサ | |
| JP3094554B2 (ja) | 画像読み取り装置 | |
| JPH06120475A (ja) | ２次元イメージセンサ | |
| JP3146509B2 (ja) | ２次元密着型イメージセンサ | |
| JP3067178B2 (ja) | カラーイメージセンサ及びその駆動方法 | |
| US5424856A (en) | Color image reading apparatus | |
| JPH0758768B2 (ja) | イメージセンサ |