JPH0690653B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPH0690653B2 JPH0690653B2 JP63324176A JP32417688A JPH0690653B2 JP H0690653 B2 JPH0690653 B2 JP H0690653B2 JP 63324176 A JP63324176 A JP 63324176A JP 32417688 A JP32417688 A JP 32417688A JP H0690653 B2 JPH0690653 B2 JP H0690653B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- channel
- mos transistor
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000007858 starting material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタ回路に関し、特に定電流回路に用
いられるトランジスタ回路に関する。
いられるトランジスタ回路に関する。
定電流は、周知のとおりMOSトランジスタのゲート・ソ
ース間に一定のバイアス電圧を印加することによりその
ドレインから得られる。ところが、ゲート・ソース間の
バイアス電圧が電流電圧の変動にともない変化すると、
ドレインからの電流は一定とならず変化することにな
る。したがって、電源電圧の変動に対し安定化されたバ
イアス電圧を発生するバイアス回路としてのトランジス
タ回路が必要となる。
ース間に一定のバイアス電圧を印加することによりその
ドレインから得られる。ところが、ゲート・ソース間の
バイアス電圧が電流電圧の変動にともない変化すると、
ドレインからの電流は一定とならず変化することにな
る。したがって、電源電圧の変動に対し安定化されたバ
イアス電圧を発生するバイアス回路としてのトランジス
タ回路が必要となる。
従来のかかる目的のためのトランジスタ回路は、第３図
及び第４図に示す様に構成されていた。第３図の回路
は、ＰチャネルMOSトランジスタ1,2,3,4,5と、Ｎチャネ
ルMOSトランジスタ11,12,13,14,15と、抵抗８と、ダイ
オード6,7とからなる。トランジスタ1,11の接続点から
上述したバイアス電圧が得られ、かかるバイアス電圧が
図示しないMOSトランジスタのゲート・ソース間に供給
されることで、同トランジスタから定電流が得られる。
及び第４図に示す様に構成されていた。第３図の回路
は、ＰチャネルMOSトランジスタ1,2,3,4,5と、Ｎチャネ
ルMOSトランジスタ11,12,13,14,15と、抵抗８と、ダイ
オード6,7とからなる。トランジスタ1,11の接続点から
上述したバイアス電圧が得られ、かかるバイアス電圧が
図示しないMOSトランジスタのゲート・ソース間に供給
されることで、同トランジスタから定電流が得られる。
第３図の回路は大きく２つに分けられ、その一つがトラ
ンジスタ3,4,5,13,14,15から構成されるスターター回路
部（電源投入時のリセット発生回路）であり、もう一つ
がダイオード6,7、抵抗R8、トランジスタ1,2,11,12から
構成されるバイアス発生回路部である。このバイアス発
生回路部では、ダイオード７とダイオード６の面積を10
＝１に設計し、更に抵抗８により回路電流ｉを決定して
いる。この時の関係は、次式となる。
ンジスタ3,4,5,13,14,15から構成されるスターター回路
部（電源投入時のリセット発生回路）であり、もう一つ
がダイオード6,7、抵抗R8、トランジスタ1,2,11,12から
構成されるバイアス発生回路部である。このバイアス発
生回路部では、ダイオード７とダイオード６の面積を10
＝１に設計し、更に抵抗８により回路電流ｉを決定して
いる。この時の関係は、次式となる。
ｉ＝（ΔV6−ΔV7）/Rとなる。
ここで、ΔV6はダイオード６の電圧変動分、ΔV7はダイ
オード７の電圧変動分である。したがって、電源電圧が
変動しても電流ｉは一定となり出力Ａから得られる電圧
は一定となる。
オード７の電圧変動分である。したがって、電源電圧が
変動しても電流ｉは一定となり出力Ａから得られる電圧
は一定となる。
第４図の回路は、ＰチャネルMOSトランジスタ20と、Ｎ
チャネルMOSトランジスタ21,22と、ダイオード24と、ツ
ェナーダイオード25と、抵抗23とを含んで構成される。
チャネルMOSトランジスタ21,22と、ダイオード24と、ツ
ェナーダイオード25と、抵抗23とを含んで構成される。
第４図では、ダイオード24とツェナーダイオード25によ
り、定電圧（＝7.5V±0.3V）を作り、トランジスタ21の
ゲートに接続し、負荷抵抗23及びトランジスタ22によ
り、ここに流れる電流が電流電圧の変動に対して安定化
され、その結果、出力Ａからの電圧も安定化される。
り、定電圧（＝7.5V±0.3V）を作り、トランジスタ21の
ゲートに接続し、負荷抵抗23及びトランジスタ22によ
り、ここに流れる電流が電流電圧の変動に対して安定化
され、その結果、出力Ａからの電圧も安定化される。
前述した従来の定電流回路では、第３図の場合、定電流
を決定する回路の高位及び低位側電源間に、ダイオード
７、抵抗８と、ＰチャネルMOSトランジスタ1,Nチャネル
MOSトランジスタ11がシリーズに接続されるため、動作
開始電圧が大きくなるという欠点がある。一方、第４図
のものでは必要とされる動作開始電圧は小さくなるが、
出力Ａを発生するトランジスタ21と抵抗23とトランジス
タ22のシリーズ接続部にはＮチャネルトランジスタしか
ないため、出力ＡはＮチャネトランジスタのスレッショ
ルド電圧（以下VTと略す）のみ依存する。このため、出
力Ａを受ける回路が、ＰチャネルおよびＮチャネルトラ
ンジスタでなるコンパレータの場合、そのコンパレータ
特性はＰチャネルトランジスタとＮチャネルトランジス
タとのVTバランスに依存するに対し、出力ＡはＮチャネ
ルトランジスタのVTのみに依存するため両者の整合性に
おいて不向きである。
を決定する回路の高位及び低位側電源間に、ダイオード
７、抵抗８と、ＰチャネルMOSトランジスタ1,Nチャネル
MOSトランジスタ11がシリーズに接続されるため、動作
開始電圧が大きくなるという欠点がある。一方、第４図
のものでは必要とされる動作開始電圧は小さくなるが、
出力Ａを発生するトランジスタ21と抵抗23とトランジス
タ22のシリーズ接続部にはＮチャネルトランジスタしか
ないため、出力ＡはＮチャネトランジスタのスレッショ
ルド電圧（以下VTと略す）のみ依存する。このため、出
力Ａを受ける回路が、ＰチャネルおよびＮチャネルトラ
ンジスタでなるコンパレータの場合、そのコンパレータ
特性はＰチャネルトランジスタとＮチャネルトランジス
タとのVTバランスに依存するに対し、出力ＡはＮチャネ
ルトランジスタのVTのみに依存するため両者の整合性に
おいて不向きである。
本発明の目的は、前記欠点が解決され、動作開始電圧が
小さく、スレッショルド電圧のバランスに大きく依存す
るコンパレータ等にも使用できるようにした低電流発生
のためのトランジスタ回路を提供することにある。
小さく、スレッショルド電圧のバランスに大きく依存す
るコンパレータ等にも使用できるようにした低電流発生
のためのトランジスタ回路を提供することにある。
〔課題を解決するための手段〕 本発明によるトランジスタ回路は、第１および第２の電
源間に第１チャネル型の第1MOSトランジスタと第２チャ
ネル型の第2MOSトランジスタとをこれらの間に第１の抵
抗をはさんで直列接続し、また第１および第２の電源間
に第１チャネル型の第3MOSトランジスタと第２チャネル
型の第4MOSトランジスタとを直列接続し、前記第１およ
び第3MOSトランジスタのゲートを共通接続してさらに前
記第3MOSトランジスタの一方の電極に接続し、ダイオー
ドとツェナーダイオードとのカソード同士を接続した直
列体と第２の抵抗とを直列接続して前記電源間に接続
し、前記第4MOSトランジスタのゲートを前記直列体と前
記第２の抵抗との接続点に接続し、そして、第2MOSトラ
ンジスタと第１の抵抗との接続点から出力を取り出して
いる。
源間に第１チャネル型の第1MOSトランジスタと第２チャ
ネル型の第2MOSトランジスタとをこれらの間に第１の抵
抗をはさんで直列接続し、また第１および第２の電源間
に第１チャネル型の第3MOSトランジスタと第２チャネル
型の第4MOSトランジスタとを直列接続し、前記第１およ
び第3MOSトランジスタのゲートを共通接続してさらに前
記第3MOSトランジスタの一方の電極に接続し、ダイオー
ドとツェナーダイオードとのカソード同士を接続した直
列体と第２の抵抗とを直列接続して前記電源間に接続
し、前記第4MOSトランジスタのゲートを前記直列体と前
記第２の抵抗との接続点に接続し、そして、第2MOSトラ
ンジスタと第１の抵抗との接続点から出力を取り出して
いる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の等価回路図である。第１図
において、本実施例の回路は、第１の抵抗35と向いあっ
たダイオード36、ツェナーダイオード37とがシリーズに
接続され、第１のＮチャネルトランジスタ33のゲートに
ダイオード36のアノードがつながり、更に第２のＰチャ
ネルトランジスタ32との間でカレントミラー回路を構成
する第１のＰチャネルトランジスタ31とシリーズにトラ
ンジスタ33が接続され、またトランジスタ32とシリーズ
に第２の抵抗38と第２のＮチャネルトランジスタ34が接
続されている。
において、本実施例の回路は、第１の抵抗35と向いあっ
たダイオード36、ツェナーダイオード37とがシリーズに
接続され、第１のＮチャネルトランジスタ33のゲートに
ダイオード36のアノードがつながり、更に第２のＰチャ
ネルトランジスタ32との間でカレントミラー回路を構成
する第１のＰチャネルトランジスタ31とシリーズにトラ
ンジスタ33が接続され、またトランジスタ32とシリーズ
に第２の抵抗38と第２のＮチャネルトランジスタ34が接
続されている。
次に本実施例の動作について説明する。ダイオード36と
ツェナーダイオード37とにより、〔7.5V±0.3V〕の安定
な定電圧回路を発生する。ここで、ダイオード36は−2m
V/℃、ツェナーダイオード37の耐圧は２〜4mV/℃のた
め、温度に対し安定している。また第１の抵抗35は100k
Ω程度で、回路電流をおさえる働きをする。この定電圧
をゲート信号としたトランジスタ33の基板上の幅と長さ
（ＷとＬ）の大きさにより、定電流回路の時電流（リー
ク電流）が決定される。更に、トランジスタ31,32は、
カレントミラー回路を構成するため、同じリーク電流が
第２の抵抗38及びトランジスタ34に流れる。
ツェナーダイオード37とにより、〔7.5V±0.3V〕の安定
な定電圧回路を発生する。ここで、ダイオード36は−2m
V/℃、ツェナーダイオード37の耐圧は２〜4mV/℃のた
め、温度に対し安定している。また第１の抵抗35は100k
Ω程度で、回路電流をおさえる働きをする。この定電圧
をゲート信号としたトランジスタ33の基板上の幅と長さ
（ＷとＬ）の大きさにより、定電流回路の時電流（リー
ク電流）が決定される。更に、トランジスタ31,32は、
カレントミラー回路を構成するため、同じリーク電流が
第２の抵抗38及びトランジスタ34に流れる。
従って、出力Ａには、電圧（8V以上が最も安定）と温度
に対して安定した電圧が出力され、この先に接続された
トランジスタをバイアスすることで定電流が得られる。
に対して安定した電圧が出力され、この先に接続された
トランジスタをバイアスすることで定電流が得られる。
第２図は本発明の他の実施例の等価回路図である。第２
図において、本実施例の回路は、第1,第２のＰチャネル
MOSトランジスタ31,32と、第1,第２のＮチャネルMOSト
ランジスタ33,34と、第1,第２の抵抗35,38と、ダイオー
ド36と、ツェナーダイオード37とを含み、構成される。
ダイオード36とツェナーダイオード37は、高位側電源に
接続し、トランジスタ31のゲート電圧を供給し、トラン
ジスタ33,34によりカレントミラー回路を構成し、トラ
ンジスタ32により出力Ａを得る。本実施例では、出力
（Ａ）を受けるコンパレータにＰタイプ・コンパレータ
を使用できるという利点がある。
図において、本実施例の回路は、第1,第２のＰチャネル
MOSトランジスタ31,32と、第1,第２のＮチャネルMOSト
ランジスタ33,34と、第1,第２の抵抗35,38と、ダイオー
ド36と、ツェナーダイオード37とを含み、構成される。
ダイオード36とツェナーダイオード37は、高位側電源に
接続し、トランジスタ31のゲート電圧を供給し、トラン
ジスタ33,34によりカレントミラー回路を構成し、トラ
ンジスタ32により出力Ａを得る。本実施例では、出力
（Ａ）を受けるコンパレータにＰタイプ・コンパレータ
を使用できるという利点がある。
以上説明したように、本発明は、低電圧での動作がで
き、更にP,Nチャネル両トランジスタのＶに依存した出
力が得られるので、Ｖ依存性が大きいコンパレータ等に
も使用できる。また定電圧発生部にはダイオードとツェ
ナーダイオードとを使用し、Ｖ＝8V以上で、全温度範囲
において安定した特性を得ることができる。
き、更にP,Nチャネル両トランジスタのＶに依存した出
力が得られるので、Ｖ依存性が大きいコンパレータ等に
も使用できる。また定電圧発生部にはダイオードとツェ
ナーダイオードとを使用し、Ｖ＝8V以上で、全温度範囲
において安定した特性を得ることができる。
第１図は本発明の一実施例の等価回路図、第２図は本発
明の他の実施例の等価回路図、第３図，第４図はいずれ
も従来の定電流回路の回路図である。 1,2,3,4,5,20,31,32……ＰチャネルMOSトランジスタ、 11,12,13,14,15,21,22,33,34……ＮチャネルMOSトラン
ジスタ、6,7,24,36……ダイオード、25,37……ツェナー
ダイオード、8,23,35,38……抵抗、Ａ……定電流出力。
明の他の実施例の等価回路図、第３図，第４図はいずれ
も従来の定電流回路の回路図である。 1,2,3,4,5,20,31,32……ＰチャネルMOSトランジスタ、 11,12,13,14,15,21,22,33,34……ＮチャネルMOSトラン
ジスタ、6,7,24,36……ダイオード、25,37……ツェナー
ダイオード、8,23,35,38……抵抗、Ａ……定電流出力。
Claims (1)
- 【請求項１】第１および第２の電源端子間に第１チャネ
ル型の第１のMOSトランジスタと第２チャネル型の第２
のMOSトランジスタとをそれらの間に第１の抵抗をはさ
んで直列接続し、前記第１および第２の電源端子間に前
記第１チャネル型の第３のMOSトランジスタと前記第２
のチャネル型の第４のMOSトランジスタとを直列接続
し、前記第１および第３のMOSトランジスタのゲートを
共通接続してさらに前記第３のMOSトランジスタの一方
の電極に接続し、ダイオードとツェナーダイオードとの
カソード同士を接続した直列体と第２の抵抗とを直列接
続して前記第１および第２の電源端子間に接続し、前記
第４のMOSトランジスタのゲートを前記直列体と前記第
２の抵抗との接続点に接続し、前記第２のMOSトランジ
スタと前記第１の抵抗との接続点から出力を得たことを
特徴とするトランジスタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324176A JPH0690653B2 (ja) | 1988-12-21 | 1988-12-21 | トランジスタ回路 |
| US07/453,303 US4999567A (en) | 1988-12-21 | 1989-12-20 | Constant current circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324176A JPH0690653B2 (ja) | 1988-12-21 | 1988-12-21 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02168307A JPH02168307A (ja) | 1990-06-28 |
| JPH0690653B2 true JPH0690653B2 (ja) | 1994-11-14 |
Family
ID=18162938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324176A Expired - Fee Related JPH0690653B2 (ja) | 1988-12-21 | 1988-12-21 | トランジスタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4999567A (ja) |
| JP (1) | JPH0690653B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651881B1 (fr) * | 1989-09-12 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de detection de seuil de temperature. |
| US5367248A (en) * | 1992-10-13 | 1994-11-22 | Winbond Electronics North America Corporation | Method and apparatus for precise modulation of a reference current |
| US5793247A (en) * | 1994-12-16 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Constant current source with reduced sensitivity to supply voltage and process variation |
| US5568084A (en) * | 1994-12-16 | 1996-10-22 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing a compensated bias voltage |
| DE59609279D1 (de) * | 1995-03-29 | 2002-07-11 | Infineon Technologies Ag | Schaltungsanordnung zum Erfassen der Temperatur eines Leistungs-Halbleiterbauelements |
| KR0179842B1 (ko) * | 1995-09-27 | 1999-04-01 | 문정환 | 전류원회로 |
| FR2744262B1 (fr) * | 1996-01-31 | 1998-02-27 | Sgs Thomson Microelectronics | Dispositif de reference de courant en circuit integre |
| FR2744263B3 (fr) * | 1996-01-31 | 1998-03-27 | Sgs Thomson Microelectronics | Dispositif de reference de courant en circuit integre |
| US6181169B1 (en) * | 1999-10-28 | 2001-01-30 | Integrated Technology Express, Inc. | High-speed rail-to-rail comparator |
| JP5762205B2 (ja) * | 2011-08-04 | 2015-08-12 | ラピスセミコンダクタ株式会社 | 半導体集積回路 |
| WO2022030119A1 (ja) * | 2020-08-06 | 2022-02-10 | 富士電機株式会社 | 電源回路、スイッチング制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5811648B2 (ja) | 2011-07-12 | 2015-11-11 | 富士電機株式会社 | 半導体装置の組立治具およびそれを用いた半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2247537B2 (de) * | 1971-10-04 | 1977-09-15 | Motorola, Ine, Schaumburg, Hl (V St A) | Integrierte stromversorgungsschaltung |
| US4287438A (en) * | 1978-07-17 | 1981-09-01 | Motorola, Inc. | Field effect transistor current source |
| JPS5866129A (ja) * | 1981-10-15 | 1983-04-20 | Toshiba Corp | 定電流源回路 |
| JPS5962926A (ja) * | 1982-10-01 | 1984-04-10 | Hitachi Ltd | 定電流回路 |
| JPH0690655B2 (ja) * | 1987-12-18 | 1994-11-14 | 株式会社東芝 | 中間電位発生回路 |
-
1988
- 1988-12-21 JP JP63324176A patent/JPH0690653B2/ja not_active Expired - Fee Related
-
1989
- 1989-12-20 US US07/453,303 patent/US4999567A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5811648B2 (ja) | 2011-07-12 | 2015-11-11 | 富士電機株式会社 | 半導体装置の組立治具およびそれを用いた半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02168307A (ja) | 1990-06-28 |
| US4999567A (en) | 1991-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0372956B1 (en) | Constant current source circuit | |
| KR100292901B1 (ko) | 기준전압발생회로 | |
| JP3036290B2 (ja) | パワー・オン・リセット回路 | |
| US6384684B1 (en) | Amplifier | |
| US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| JP2836547B2 (ja) | 基準電流回路 | |
| US5570008A (en) | Band gap reference voltage source | |
| US7830200B2 (en) | High voltage tolerant bias circuit with low voltage transistors | |
| JPH0690653B2 (ja) | トランジスタ回路 | |
| JP3560512B2 (ja) | 電源回路とそれに用いる定電圧回路 | |
| US6388507B1 (en) | Voltage to current converter with variation-free MOS resistor | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| KR940012851A (ko) | 차동 전류원 회로 | |
| JP2020148465A (ja) | 電流センス回路 | |
| JP2002074967A (ja) | 降圧電源回路 | |
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| JPH06347337A (ja) | 温度検出回路 | |
| US4404477A (en) | Detection circuit and structure therefor | |
| JP2004213697A (ja) | 定電圧回路 | |
| JPH0566765B2 (ja) | ||
| JPS6310215A (ja) | 定電流回路 | |
| JP2650390B2 (ja) | 比較装置 | |
| JP2545374B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| JP2772069B2 (ja) | 定電流回路 | |
| JPH07105719B2 (ja) | ディジタル・アナログ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |