JPH0690856B2

JPH0690856B2 - デイジタル信号再生装置

Info

Publication number: JPH0690856B2
Application number: JP61251603A
Authority: JP
Inventors: 敏文竹内
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-10-24
Filing date: 1986-10-24
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: JPS63106963A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、デイジタル・オーデイオ・デイスクシステム
（DAD）等のデイジタル信号再生装置に係わり、特に、
伝送速度を可変とするデイジタル信号再生装置に関す
る。

〔従来の技術〕

デイジタル信号を記録再生し、高品質な音声再生信号を
得る装置としては、現在民生機器として普及しているコ
ンパクト・デイスク（CD）を用いたプレーヤ（以下、CD
プレーヤという）がある。これは、デイスク上にピツト
と呼ばれる凹凸が記録信号に応じて刻みこまれており、
デイスクを回転させ、光ピツクアツプにより、ピツトを
検出して記録されているデイジタル信号を再生するもの
である。この再生デイジタル信号に誤り訂正処理等を行
ない、デイジタル−アナログ変換器（DAC）でアナログ
信号に変換することにより、もとの音声信号が復元され
る。

CDプレーヤから正しく音声信号が再生されるためには、
デイスクを固定周波数を基準として所定の回転数となる
ように回転制御すると共に、デイスクから再生されたデ
イジタル信号に同期したクロツクを再生し、データを取
り込んで訂正処理等を行ない、固定周波数を基準とした
標本化周波数でデータを出力する処理回路が必要であ
る。

従来のこのような信号処理回路では、特開昭58−219852
号公報などに示されているように、デイスク回転制御及
びデータ出力等の信号処理は、１個の水晶発振器の周波
数を基準として行なわれ、また、データ取り込み用のク
ロツクはPLL回路によつて生成されてデータに同期する
ようにしている。

〔発明が解決しようとする問題点〕

ところで、CDプレーヤにおいては、たとえば、ダビング
するような場合、通常再生時よりも高速で再生したい場
合がある。しかしながら、上記従来技術は、通常再生時
についてのみ考慮されており、このために、基本周波数
として１個の水晶発振器の発振周波数を用い、再生デイ
ジタル信号に同期したクロツクをPLL回路で生成するも
のであるから、たとえば、２倍速再生のように、再生デ
イジタル信号の伝送速度が通常再生時より大きく異なる
と、PLL回路がこの再生デイジタル信号に追従できな
い。このために、再生デイジタル信号に同期したクロツ
クは得られず、再生デイジタル信号の誤り訂正などの処
理ができなくなるという問題があつた。

また、通常再生において、プログラム制御方式による誤
り訂正処理を行なうデイジタル信号処理回路では、再生
デイジタル信号の伝送速度が通常再生時より高速になる
と、素子スピードから誤り訂正処理が間に合わなくな
り、正常な誤り訂正処理ができなくなるという問題があ
つた。

本発明の目的は、上記従来技術を鑑み、通常再生はもと
より、２倍速再生時の伝送速度が通常再生時とは異なつ
た場合においても、正常な音声信号の再生が可能なデイ
ジタル信号再生装置を提供するにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明は、記録媒体から再
生されたディジタル信号に同期したクロックを生成する
クロック生成手段の出力周波数を切り換える切り換え手
段を設ける。

また、誤り検出訂正手段の訂正能力を切り換える切り換
え手段を設ける。

誤り検出訂正手段によって訂正されたデータを固定周波
数クロック発生手段の出力周波数で定まるレートで出力
する出力手段の出力レートを切り換える手段を設ける。

〔作用〕

伝送速度が２倍速のように変化しても、クロック生成手
段の出力周波数を切り換える切り換え手段を設け、切り
換えることにより、再生ディジタル信号に同期したクロ
ックが得られる。

また、伝送速度が２倍速のように変化しても、誤り検出
訂正手段の訂正能力を切り換える切り換え手段を設ける
ことにより、素子スピードを変えずに訂正処理動作を行
うことができる。

また、伝送速度が２倍速のように変化しても、誤り検出
訂正手段によって訂正されたデータを固定周波数クロッ
ク発生手段の出力周波数で定まるレートで周力する出力
手段の出力レートを切り換える手段を設けることによ
り、伝送速度の変化に対応して、出力することができ
る。

〔実施例〕

以下、本発明の実施例を図面によつて説明する。

第１図は本発明によるデイジタル信号再生装置の一実施
例を示すブロツク図であつて、１は入力端子,3はプリア
ンプ,4はコンパレータ,5はPLL回路,6は切換スイツチ,7
はクロツク発生器,8は信号処理回路,9は出力端子であ
る。

同図において、図示しない光学式デイスクから再生され
たデイジタル信号は、入力端子１からプイアンプ３に供
給されて増幅された後、コンパレータ４で波形整形され
て“1",“0"のレベルの信号Ａとなり、PLL回路５へ供給
される。PLL回路５は、信号Ａとロツクすることにより
デイジタル信号Ｅに同期したクロツクφを生成し、この
デイジタル信号Ｅとともに信号処理回路８に供給する。
この信号処理回路８は、クロツク発生器７からの基準ク
ロツクφ_０によつて動作し、クロツクφを用いてデイジ
タル信号Ｅを取り込んだ後、基準クロツクφ_０により動
作して誤り訂正などの処理を行なう。そして、信号処理
回路８で処理されたデイジタル信号は出力端子９に出力
される。

ここで、入力端子１には、たとえば、通常再生や２倍速
再生で得られた再生信号のように、異なる伝送速度でデ
イジタル信号が入力される。このために、切換スイッチ
６が設けられ、これを切換操作することにより、PLL回
路５でのVCO（電圧制御型発振器）の自由発振周波数を
デイジタル信号の伝送速度に応じて設定可能としてい
る。これによつてPLL回路５からは、伝送速度のいかん
にかかわらず、常にデイジタル信号Ｅに同期したクロツ
クφが得られる。

また、信号処理回路８でも、切換スイツチ６からの切換
信号Ｖより、信号処理回路８の内部での基準クロツクφ
_０の分周比が切換わつてデイジタル信号の伝送速度に対
応した動作周波数となり、正常に処理することができ
る。なお、処理信号回路８の誤り訂正処理に関しては、
切換信号Ｖによつてデイジタル信号Ｅの伝送速度に応じ
た誤り訂正方法を選択することにより、素子スピードを
上げることなく、正常に処理することができる。

第２図は第１図におけるPLL回路５の一具体例を示すブ
ロツク図であつて、10は入力端子,12は位相比較器,13は
低減フイルタ,14はアンプ,15はＤ−FF（Ｄ型フロツプフ
ロツプ回路）,17はVCO,18,19は出力端子である。

同図において、入力端子10には、コンパレータ４（第１
図）からデイジタル信号Ａが供給される。通常再生時で
のこのデイジタル信号Ａの伝送速度をfnとし、可変速再
生時（たとえば、２倍速再生時）の伝送速度をfmとする
と、VCO17の自由発振周波数は、切換スイツチ６からの
電圧Ｖのレベルにより、fn近傍とfm近傍とに切換え可能
である。ここでは、VCO17は、切換スイツチ６から電圧
Ｖがハイレベルのときには、fn近傍の自由発振をし、ロ
ーレベルのときには、fm近傍の自由発振をするものとす
る。

次に、第３図を用いてこの具体例の動作を説明する。な
お、第３図の各信号には、第２図に対応する信号と同一
符号をつけている。

まず、通常の伝送速度fnのデイジタル信号Ａが供給され
た場合を第３図（ａ）を用いて説明する。

切換スイツチ６からのハイレベルの電圧Ｖにより、VCO1
7の自由発振周波数はfnに近傍に設定される。入力端子1
0からのデイジタル信号ＡとVCO17の出力信号φは位相比
較器12に供給され、それらの位相差に応じた位相差信号
Ｂが得られる。デイジタル信号ＡとVCO17の出力信号φ
が同期していれば、位相差信号Ｂは基準レベルに対して
＋側の期間と−側の期間とが等しい長さのパルス信号と
なる。この位相差信号Ｂは低減フイルタ13によつて平均
化される。基準レベルに対して＋側，−側のパルス幅が
等しければ、低減フイルタ13の出力レベルは通常出力レ
ベルと等しい。しかし、デイジタル信号ＡとVCO17の出
力信号φが同期していなければ、位相差信号Ｂの＋側と
−側とのパルス幅がアンバランスになり、低域フイルタ
13の出力レベルは、通常出力レベルに対し、変動する。

低域フイルタ13の出力信号は、アンプ14で増幅されてVC
O17の電圧制御端子に入力される。この結果、デイジタ
ル信号ＡとVCO17の出力信号φとの非同期によつてVCO17
の電圧制御端子の入力レベルが変動すると、VCO17の出
力信号φの同期が変動してデイジタル信号Ａに追従する
ことができる。

VCO17の出力信号φはクロツクとして出力端子18から信
号処理回路８に供給されるとともに、Ｄ−FF15にも供給
される。このクロツクφがデイジタル信号Ａに追従する
と、Ｄ−FF15では、クロツクφの立上りエツジでデイジ
タル信号Ａを正しく取り込まれる。これにより、Ｄ−FF
15から出力されるデイジタル信号Ｅとクロツクφとは同
期する。

次に、デイジタル信号Ａの伝送速度が通常の場合の２倍
のfmとなつたときの動作を説明する。

VCO17の自由発振周波数は、切換スイツチ６からローレ
ベルの電圧Ｖが印加されることにより、fm近傍となる。
これによつて伝送速度が２倍になつたデイジタル信号Ａ
にVCO17の出力が追従できるようになり、通常伝送速度
である時と同様に、Ｄ−FF15でデイジタル信号Ａをクロ
ツクφの立上りエツジで正しく取り込むことができる。

以上のようにして、デイジタル信号が伝送速度が異なつ
ても、夫々に対応するデータ取り込み用のクロツクφを
生成することができる。

第４図は第２図におけるVCO17の一具体例を示す回路図
であつて、20,21は入力端子,22〜27は抵抗,28〜34はコ
ンデンサ,35はコイル,36〜38は電圧制御可変コンデン
サ,39はインバータ,40は出力端子である。

同図において、入力端子20には、アンプ14（第２図）か
らの位相誤差信号Ｆが、また、入力端子21には、切換ス
イツチ６（第２図）からの電圧Ｖが供給される。電圧制
御可変コンデンサ36,37は、位相誤差信号Ｆのレベル変
動により、印加される電圧が変化して容量が変化する。
この結果、共振周波数が変化し、VCO17の発振周波数が
変動するため、デイジタル信号Ａに追従できるようにな
る。

一方、電圧制御可変コンデンサ38の容量は、電圧Ｖがハ
イレベルのとき、C_VHとなり、ローレベルのとき、量C_VL
となる。そして、この電圧制御可変コンデンサ38の容量
がC_VHのとき、自由発振周波数がfn近傍となるように、
また、C_VLのとき、自由発振周波数がfmとなるように回
路定数が設定されており、これにより、VCO17はデイジ
タル信号Ａの夫々の伝送速度に追従可能となる。

第５図は第１図におけるPLL回路５の他の具体例を示す
ブロツク図であつて、17Aは一定発振周波数のVCO,17Bは
２分周器,17Cは切換スイツチであり、第２図に対応する
ものには同一の符号をつけている。

本具体例においては、通常再生と２倍速再生の切換えを
行なうものとする。

第５図において、VCO17Aの自由発振周波数を２倍速再生
時のデイジタル信号Ａの伝送速度近傍となるように設定
されている。まず、通常再生時においては、切換スイツ
チ６を切換えて電圧Ｖをハイレベルとする。このハイレ
ベルの電圧Ｖにより、切換スイツチ17Bが２分周器17Bを
選択する。この結果、クロツクφはVCO17Aの出力信号を
２分周した信号となり、これは、通常再生時のデイジタ
ル信号Ａの伝送速度に近い周波数となるから、第２図と
同様の動作をしてデイジタル信号Ａに追従できる。

次に、２倍速再生を行なう場合は、切換スイツチ６が切
換えられて電圧Ｖはローレベルとなる。このローレベル
の電圧Ｖにより、切換スイツチ17BはVCO17Aを選択す
る。この結果、クロツクφはVCO17Aの出力信号となり、
２倍速再生時のデイジタル信号Ａの伝送速度に近い周波
数となるから、通常再生時と同様に、デイジタル信号Ａ
に追従できる。

なお、第５図においては、通常再生と２倍速再生に対応
させるために、２分周器17Bを用いたが、対象とするデ
イジタル信号の伝送速度比がこれとは異なる場合には、
これに応じて適当な分周器を用いてもよい。さらに、分
周器を複数用いてこれらの出力信号を切換えスイツチで
選択することにより、伝送速度が異なる任意数のデイジ
タル信号に対応することが可能である。

第６図は第１図における信号処理回路８の一具体例を示
すブロツク図であつて、80は誤り訂正処理以外の信号処
理を行なう論理回路,81は２分周器,82はシンドローム演
算器,83はRAM（ランダム・アクセス・メモリ）,84はア
キユムレータ（以下、ALUという）,85はタイミング回
路,86はプログラム制御回路,87はROM（リード・オンリ
・メモリ）,88はバス,89〜92は入力端子,93は入力端子9
1から入力される電圧Ｖのレベルにより切換わる切換ス
イツチであり、第１図に対応する部分には同一の符号を
つけている。

この具体例は、通常再生と２倍速再生の際の処理を可能
に構成されている。

第６図において、破線で囲まれた部分はタイミング回路
85で生成される各種タイミング信号で動作する。また、
切換スイツチ93は電圧Ｖがハイレベルでａ側を選択し、
ローレベルでｂ側を選択する。プログラム制御回路86は
内部にROMを有し、このROMには２通りの誤り訂正アルゴ
リズムがプログラムされている。各々の誤り訂正アルゴ
リズムは、電圧Ｖのレベルにより選択されるものであ
り、電圧Ｖがハイレベルのときには、通常再生のデイジ
タル信号Ａの伝送速度に最適な訂正能力をもつアルゴリ
ズムｃが選択され、電圧Ｖがローレベルのときには、ア
ルゴリズムｃの半分以下の処理時間で済む訂正能力をも
つアルゴリズムｄが選択される。

次に、この具体例の動作について説明する。

通常再生時には、切換スイツチ６（第１図）により、電
圧Ｖはハイレベルとなる。このため、切換スイツチ93は
ａ側に切換わり、この結果、プログラム制御回路86はア
ルゴリズムｃを選択し論理回路80内の入力端子92から供
給される信号φ_０を分周するφ_０分周器は２分周動作し
て信号φ_１を出力する。したがつて、信号φ_０の周波数
をｆφ_１信号φ_１の周波数をｆφ_１とすると、ｆφ_０＝
2fφ_１となる。

まず、PLL回路５（第１図）より生成されたクロツクφ
とクロツクφに同期したデイジタル信号Ｅが入力端子9
0,89に供給される。論理回路80では、これらの信号よ
り、８ビツト単位でデータを抽出し、CIRC（クロス・イ
ンターリーブ・リードソロモン・コード）のフオーマツ
トに従つてバス88へデータを出力する。バス88に出力さ
れたデータはシンドローム演算器82に取込まれる。プロ
グラム制御回路86では、シンドローム演算器82の演算が
終了した後、シンドローム演算結果を用い、アルゴリズ
ムｃに従つてROM87,RAM83,ALU84を制御して誤り訂正を
行なう。誤り訂正後のデータは、バス88を介し、論理回
路80に取込まれ、出力端子９より出力される。

また、２倍速再生の場合には、切換スイツチ６が切換わ
つて電圧Ｖはローレベルとなる。このために、切換スイ
ツチ93はｂ側を選択し、プログラム制御回路86はアルゴ
リズムｄを選択する。さらに、論理回路80内のφ_０分周
器は分周動作を行なわず、信号φ_０をそのまま信号φ_１
として出力する。このときには、ｆφ_０＝ｆφ_１とな
る。しかし、切換スイツチ93の出力信号φ_２は、２分周
器81で信号φ_１が２分周された信号であるから（ここ
で、信号φ_２の周波数をｆφ_２とすると、ｆφ_１＝２・
ｆφ_２である）通常再生時と等しい周波数となる。

２倍速再生時において、論理回路80が通常再生時の２倍
の速度で動作するために、２倍の伝送速度になつたクロ
ツクφ，デイジタル信号Ｅを正常に取込むことができ
る。また、論理回路80が２倍の速度で動作することによ
り、バス88に出力されるデータも２倍の速度となるが、
シンドローム演算器82も２倍で動作するために、正常な
演算処理を行なえる。さらに、シンドローム演算結果を
用いた誤り訂正処理は、アルゴリズムｄを用いるため、
通常再生時と同じ動作周波数で動作しても、通常再生時
の半分で処理できる。したがつて、正常な誤り訂正が行
なえるから、出力端子９からは、２倍速再生の信号が正
しく誤り訂正されて出力される。

第７図は、コンパクトデイスクプレーヤとする本発明に
よる光学式デイスク再生装置の他の実施例を示すブロツ
ク図であつて、42は回転数制御回路,43はデイスク,44は
光ピツクアツプ,45はモータであり、第１図に対応する
部分には同一符号をつけている。

第７図において、モータ45は回転数制御回路42によつて
設定される回転数でデイスク43を回転駆動する。回転数
制御回路42には、信号処理回路８からデイスク43の回転
数に対応した周波数のフレーム同期信号が供給される。
また、回転数制御回路42は切換スイツチ６からの電圧Ｖ
のレベルに応じて切換制御され、光ピツクアツプ44から
再生されるデイジタル信号の伝送速度が所定の値に変化
するように、モータ45の回転数を切換える。

第８図は第７図における回転数制御回路42の一具体例を
示す構成図であつて、50はスイツチ６（第７図）から電
圧Ｖが供給される切換制御端子,51は基準クロツクφ_０
の入力端子,52は信号処理回路８で検出したフレーム同
期信号の入力端子,53は入力端子50からの電圧Ｖがハイ
レベルのときｎ分周動作し、ローレベルのときｍ分周動
作する分周器,54は入力端子52から入力されるフレーム
同期信号の周波数をカウントする速度検出用の周波数カ
ウンタ,55は分周器,56は分周器55の出力信号と入力端子
52からのフレーム同期信号との位相を比較する位相比較
器,57は周波数カウンタ54の出力信号によつてパルス幅
を制御するパルス幅変調器,58〜66は抵抗器,67,68はコ
ンデンサ,69はパルス幅変調器57の出力信号を加算して
増幅する加算増幅器,70は増幅器,71はモータ45の制御電
圧を出力する出力端子である。

同図において、通常再生時、分周器53は基準クロツクφ
_０をｎ分周する。分周器53の出力信号は周波数カウンタ
54,位相比較器56に供給される。周波数カウンタ54は、
分周器53の出力信号周波数を基準にして、入力端子52か
らのフレーム同期信号を用いて速度検出を行ない、位相
比較器56は、分周器53の出力信号を分周する分周器55の
出力信号を基準として、入力端子52からのフレーム同期
信号を用いて位相検出を行なう。一方、デイスク43の回
転数をn/m倍にするには、スイツチ６を操作して制御端
子50からの電圧Ｖをローレベルとする。これにより、分
周器53はｍ分周動作を行なう。

いま、n,mの値を夫々ｎ＝16,m＝８とし、通常再生に対
して２倍の速度で再生させるものとすると、分周器53の
出力信号の周波数は通常再生時に比べて２倍の周波数と
なる。これにより、周波数カウンタ54,位相比較器56の
基準信号が２倍となるから、デイスク43を回転するモー
タ45は、通常回転に比べ２倍の回転数で回転する。

第７図において、第８図に示した回転数制御回路42によ
つてデイスク43の回転数を制御すると同時に、PLL回路
５により、伝送速度に対応して再生デイジタル信号を取
り込むことが可能である。したがつて、この実施例によ
れば、クロツク発生器が１個用いられても、切換スイツ
チ６を切換えることにより、回転数制御回路42の基準信
号が変わつてモータ45の回転数が変化し、これに応じて
再生デイジタル信号の伝送速度が変化しても、PLL回路
５で再生デイジタル信号を取り込み処理することがで
き、可変速再生を実現することができる。

なお、以上の実施例では、デイスクの回転速度が切変わ
ることによつて再生デイジタル信号の伝送速度が切変わ
るものを対象としたが、伝送速度が異なるデイジタル信
号を再生する複数のシステムにも兼用可能であることは
いうまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、再生デイジタル
信号の伝送速度が切換わつても、該再生デイジタル信号
に同期したクロツクを生成することができ、該再生デイ
ジタル信号を正確に取り込むことができるものであつ
て、いずれの伝送速度の該再生デイジタル信号に対して
も正しい誤り訂正が可能となる。

【図面の簡単な説明】

第１図は本発明によるデイジタル信号再生装置の一実施
例を示すブロツク図、第２図は第１図におけるPLL回路
の一具体例を示すブロツク図、第３図はこの具体例の動
作を説明するためのタイミングチャート図、第４図は第
２図におけるVCOの一具体例を示す回路図、第５図は第
１図におけるPLL回路の他の具体例を示すブロツク図、
第６図は第１図における信号処理回路の一具体例を示す
ブロツク図、第７図は本発明によるデイジタル信号再生
装置の他の実施例を示すブロツク図、第８図は第７図に
おける回転数制御回路の一具体例を示す構成図である。１……再生デイジタル信号入力端子５……PLL回路、６……切換スイツチ８……信号処理回路９……デイジタル信号出力端子 42……回転数制御回路、43……デイスク 44……光ピツクアツプ、45……モータ

Claims

【特許請求の範囲】

【請求項１】記録媒体から再生されたディジタル信号が
供給され、該再生ディジタル信号に同期したクロックを
生成するクロック生成手段と、該クロック生成手段の出
力によって該再生ディジタル信号を取り込み、取り込ん
だディジタル信号の誤り検出訂正を行う誤り検出訂正手
段と、固定周波数を発生するクロック発生手段と、該誤
り検出訂正手段によって訂正されたデータを該クロック
発生手段の出力周波数で定まるレートで出力する出力手
段を具備したディジタル信号再生装置において、上記クロック生成手段の出力周波数を切り換える第１の
切り換え手段と、上記出力手段の出力レートを切り換える第２の切り換え
手段と、上記誤り検出訂正手段の訂正能力を切り換える第３の切
り換え手段を設けたことを特徴とするディジタル信号再
生装置。
【請求項２】特許請求の範囲第１項記載のディジタル信
号再生装置において、上記クロック生成手段は、周波数が電圧で制御される電
圧制御発振手段を持ち上記再生ディジタル信号と位相比
較するフェーズ・ロック・ループ構成であり、上記第１の切り換え手段は、上記電圧制御発振手段の出
力の分周比を切り換える手段であり、上記第１、第２、第３の切り換え手段は、同一のスイッ
チ手段により切り換えることを特徴とするディジタル信
号再生装置。