JPS63106963A - デイジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル・オーディオ・ディスクシステム
（ＤＡＤ）等のディジタル信号再生装置に係わり、特に
、伝送速度を可変とするデイジタル信号再生装置に関す
る。

〔従来の技術〕

ディジタル信号を記録再生し、高品質な音声再生信号を
得る装置としては、現在民生機器として普及しているコ
ンパクト・ディスク（ＣＤ）’Ｅ−用いたプレーヤ（以
下、ＣＤプレーヤという）がある。これは、ディスク上
にビットと呼ばれる凹凸が記録信号に応じて刻みこまれ
ており、ディスクを回転させ、光ピツクアップにより、
ビットを検出して記録されているディジタル信号を再生
するものである。この再生ディジタル信号に誤り訂正処
理等を行ない、ディジタル−アナログ変換器（ＤＡＣ）
でアナログ信号に変換することにより、もとの音声信号
が復元される。

ＣＤプレーヤから正しく音声信号が再生されるためには
、ディスクを固定周波数を基準として所定の回転数とな
るように回転制御すると共に、ディスクから再生された
ディジタル信号に同期したクロックを再生し、データを
取り込んで訂正処理等を行ない、固定周波数を基準とし
た標本化周波数でデータを出力する処理回路が必要であ
る。

従来のこのような信号処理回路では、特開昭５８−２１
９８５２号公報などに示されているように、ディスク回
転制御及びデータ出力等の信号処理は、１個の水晶発振
器の周波数を基準として行なわれ、また、データ取り込
み用のクロックはＰＬＬ回路によって生成されてデータ
に同期するようにしている。

〔発明が解決しようとする問題点〕

ところで、ＣＤプレーヤにおいては、たとえば、ダビン
グするような場合、通常再生時よりも高速で再生したい
場合がある。しかしながら、上記従来技術は、通常再生
時についてのみ考慮されており、このために、基本周波
数として１個の水晶発振器の発振周波数を用い、再生デ
ィジタル信号に同期したクロックをＰＬＬ回路で生成す
るものであるから、たとえば、２倍速再生のように、再
生ディジタル信号の伝送速度が通常再生時より大きく異
なると、ＰＬＬ回路がこの再生ディジタル信号に追従で
きない。このために、再生ディジタル信号に同期したク
ロックは得られず、再生ディジタル信号の誤り訂正など
の処理ができなくなるという問題があった。

また、通常再生において、プログラム制御方式による誤
り訂正処理を行なうディジタル信号処理回路では、再生
ディジタル信号の伝送速度が通常再生時より大きく異な
ると、誤り訂正処理が間に合わなくなり、正常な誤り訂
正処理ができなくなるという問題があった。

本発明の目的は、上記従来技術を鑑み、通常再生はもと
より、２倍速再生等の伝送速度が通常再生時上は異なっ
た場合においても、正常な音声信号の再生が可能なディ
ジタル信号再生装置を提供するにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明は、再生ディジタル
信号からクロックを生成手段の動作速度を該再生ディジ
タル信号の伝送速度に応じて切換えるようにする。

〔作用〕

前記生成手段の動作速度が切換わると、これに応じて前
記生成手段から出力される前記クロックの周波数も切換
わる０これにより、前記再生ディジタル信号の伝送速度
毎に、前記再生ディジタル信号に同期したクロックが得
られる。

〔実施例〕

以下、本発明の実施例を図面によって説明する。

第１図は本発明によるディジタル信号再生装置の一実施
例を示すブロック図であって、１は入力端子、５はプリ
アンプ、４はコンパレータ、５はＰＬＬ回路、６は切換
スイッチ、７はクロック発生器、８は信号処理回路、９
は出力端子である。

同図において、図示しない光学式ディスクから再生され
たディジタル信号は、入力端子１からプリアンプ３に供
給されて増幅された後、コンパレータ４で波形整形され
て１１“、′０“のレベルの信号人となり、ＰＬＬ回路
５へ供給される。ＰＬＬ回路５は、信号Ａとロックする
ことによりディジタル信号Ｅに同期したクロックφを生
成し、このディジタル信号Ｅ七ともに信号処理回路８に
供給する。この信号処理回路８は、クロック発生器７か
らの基準クロックφ０によって動作し、クロックφを用
いてディジタル信号Ｅを取り込んだ後、基準クロックφ
０により動作して誤り訂正などの処理を行なう。そして
、信号処理回路８で処理されたディジタル信号は出力端
子９に出力される。

ここで、入力端子１には、たとえば、通常再生や２倍速
再生で得られた再生信号のように、異なる伝送速度でデ
ィジタル信号が入力される。このために、切換スイッチ
６が設けられ、これを切換操作することにより、ＰＬＬ
回路５でのＶＣＯ（を圧制御壓発損器）の自由発振周波
数をディジタル信号の伝送速度に応じて設定可能として
いる。

これによってＰＬＬ回路５からは、伝送速度のいかんに
かかわらず、常にディジタル信号Ｅに同期したクロック
φが得られる。

また、信号処理回路８でも、切換スイッチ６からの切換
信号Ｖより、信号処理回路８の内部での基準クロックφ
０の分局比が切換わってディジタル信号の伝送速度に対
応した動作周波数となり、正常に処理することができる
。なお、信号処理回路８の誤り訂正処理に関しては、切
換信号Ｖによってディジタル信号Ｅの伝送速度に応じた
誤り訂正方法を選択することにより、素子スピードを上
げることなく、正常に処理することができる。

第２図は第１図におけるＰＬＬ回路５の一具体例を示す
ブロック図であって、１０は入力端子、１２は位相比較
器、１３は低域フィルタ、１４はアンプ。

１５はＤ−ＦＦ（Ｄ型フリップフロップ回路）、１７は
ＶＣｏ、１８．１９は出力端子である。

同口において、入力端子１０には、コンパレータ４（第
１図）からディジタル信号Ａが供給される。

通常再生時でのこのディジタル信号Ａの伝送速度をｆｎ
とし、可変速再生時（たとえば、２倍速再生時）の伝送
速度をｆｍとすると、ＶＣＯ１７の自由発振周波数は、
切換スイッチ６からの電圧Ｖのレベルにより、ｆｎ近傍
とｆＩ！ｌ近傍とに切換え可能である。

ここでは、ｖＣＯ１７は、切換スイッチ６から電圧Ｖが
ハイレベルのときには、ｆｎ近傍の自由発振をし、ロー
レベルのときには、ｆｆ１Ｉ近傍の自由発振をするもの
とする。

次に、第３図を用いてこの具体例の動作を説明する。な
お、第３図の各信号には、第２図に対応する信号と同一
符号をつけている。

談ず、通常の伝送速度ｆｎのディジタル信号Ａが供給さ
れた場合を第３図（ａ）を用いて説明する。

切換スイッチ６からのハイレベルの電圧■により、Ｖ　
Ｃ０１７の自由発振周波数はｆｎ近傍に設定される。入
力端子１０からのディジタル信号Ａと■Ｃ０１７の出力
信号φは位相比較器１２に供給され、それらの位相差に
応じた位相差信号Ｂが得られる。ディジタル信号Ａ（！
：ＶＣＯ１７の出力信号φが同期していれば、位相差信
号Ｂは基準レベルに対して＋側の期間と一側の期間とが
等しい長さのパルス信号となる。この位相差信号Ｂは低
域フィルタ１３＃こよって平均化される。基準レベルに
対して＋側。

−側のパルス幅が等しければ、低域フィルタ１３の出力
レベルは通常出力レベルと等しい。しかし、ディジタル
信号ＡとＶ　Ｃ０１７の出力信号φが同期していなけれ
ば、位相差信号Ｂの＋側と一側とのパルス幅がアンバラ
ンスになり、低域フィルタ１５の出力レベルは、通常出
力レベルに対し、変動するＯ 低域フィルタ１６の出力信号は、アンプ１４で増幅され
てＶＣＯ１７の電圧制御端子に入力される。この結果、
ディジタル信号ＡとＶＣＯ１７の出力信号φとの非同期
によってＶＣＯ１７の電圧制御端子の入力レベルが変動
すると、ＶＣＯ１７の出力信号φの同期が変動してディ
ジタル信号Ａに追従することができる。

ＶＣＯ１７の出力信号φはクロックとして出力端子１８
から信号処理回路８に供給されるとともに、Ｄ−ＦＦ１
５にも供給される。このクロックφがディジタル信号Ａ
に追従すると、Ｄ−Ｆ’Ｆ１５では、クロックφの立上
りエツジでディジタル信号Ａを正しく取り込まれる。こ
れにより、Ｄ−ＦＦ１５から出力されるディジタル信号
Ｅとクロックφトハ同期する。

次に、ディジタル信号Ａの伝送速度が通常の場合の２倍
のｆｒｌ、となったときの動作を説明する。

ＶＣＯ１７の自由発振周波数は、切換スイッチ６からロ
ーレベルの電圧Ｖが印加されることにより、ｆ工近傍と
なる。これによって伝送速度が２倍になったディジタル
信号ＡにＶＣＯ１７の出力が追従できるようになり、通
常伝送速度である時と同様に〇　−Ｆ　ＦＪ５でディジ
タル信号Ａをクロックφの立上りエツジで正しく取り込
むことができる。

以上のようにして、ディジタル信号が伝送速度が異なっ
ても、夫々に対応するデータ取り込み用のクロックφを
生成することができる。

第４図は第２図におけるＶ　Ｃ０１７の一具体例を示す
回路図であって、２０．２１は入力端子、２２〜２７は
抵抗、２８〜３４はコンデンサ、３５はコイル、３６〜
３８は電圧制御可変コンデンサ、５９はインバータ。

４０は出力端子である。

開園において、入力端子２０には、アンプ１４（第２図
）からの位相誤差信号Ｆが、また、入力端子２１には、
切換スイッチ６（第２図）からの電圧■が供給される。

電圧制御可変コンデンサ５６．５７は、位相誤差信号Ｆ
のレベル変動により、印加される電圧が変化して容量が
変化する。この結果、共振周波数が変化し、ＶＣＯ１７
の発振周波数が変動するため、ディジタル信号Ａに追従
できるようになる〇 一方、電圧制御可変コンデンサ３８の容量は、電圧Ｖが
ハイレベルのとき、ＣｖＨとなり、ローレベルのとき、
量Ｃｗｔ、となる。そして、この電圧制御可変コンデン
サ３８の容量がＣＶＨのとき、自由発振周波数がｆｌＸ
近傍となるように、また、ＣＶＬのとき、自由発振周波
数がｆｌｔｌとなるように回路定数が設定されており、
これにより、ＶｅＯ１７はディジタル信号Ａの夫々の伝
送速度に追従可能となる０第３図は第１図におけるＰＬ
Ｌ回路５の他の具体例を示すブロック図であって、１７
Ａは一定発振周波数のＶＣｏ、１７Ｂは２分周＠、１７
Ｃは切換スイッチであり、第２図に対応するものには同
一の符号をつけている。

本具体例においては、通常再生と２倍速再生の切換えを
行なうものとする。

第３図において、ＶＣＱ１７Ａの自由発振周波数を２倍
速再生時のディジタル信号Ａの伝送速度近傍となるよう
に設定されている０まず、通常再生時においては、切換
スイッチ６を切換えて電圧Ｖをハイレベルとする０この
ハイレベルの電圧Ｖにより、切換スイッチ１７Ｂが２分
周器１７Ｂを選択する。この結果、クロックφはＶＣＯ
１７Ａの出力信号を２分周した信号となり、これは、通
常再生時のディジタル信号Ａの伝送速度に近い周波数と
なるから、第２図と同様の動作をしてディジタル信号Ａ
に追従できる０ 次に、２倍速再生を行なう場合は、切換スイッチ６が切
換えられて電圧Ｖはローレベルとなる。

このローレベルの電圧■により、切換スイッチ１７Ｂは
ＶＣＯ１７Ａを選択する。この結果、クロックφはＶＣ
Ｏ１７Ａの出力信号となり、２倍速再生時のディジタル
信号Ａの伝送速度に近い周波数となるから、通常再生時
と同様に、ディジタル信号Ａに追従できる。

なお、第３図１こおいては、通常再生と２倍速再生に対
応させるために、２分周器１７Ｂを用いたが、対象とす
るディジタル信号の伝送速度比がこれとは異なる場合−
こは、これに応じて適当な分局器を用いてもよい。さら
に、分周器を複数用いてこれらの出力信号を切換えスイ
ッチで選択することにより、伝送速度が異なる任意数の
ディジタル信号に対応することが可能である。

第６図は第１図における信号処理回路８の一具体例を示
すブロック図であって、８０は誤り訂正処理以外の信号
処理を行なう論理回路、８１は２分周器、８２はシンド
ローム演算器、８３はＲＡＭ（ランダム・アクセス・メ
モリ）　、　８４はアキュムレータ（以下、ＡＬＵとい
う）、８５はタイミング回路。

８６はプログラム制御回路、８７はＲＯ）／ｉ　（リー
ド・オンリ・メモリ）、８８はバス、８９〜９２は入力
端子。

９３は入力端子９１から入力される電圧Ｖのレベルによ
り切換わる切換スイッチであり、第１図に対応する部分
には同一の符号をつけている。

この具体例は、通常再生と２倍速再生の際の処理を可能
に構成されている。

第６図において、破線で囲まれた部分はタイミング回路
８５で生成される各種タイミング信号で動作する。また
、切換スイッチ９５は電圧Ｖがノ・イレベルでａ側を選
択し、ローレベルでｂ側を選択する。プログラム制御回
路８６は内部にｋｃＯＭを有し、このＲＯＭには２通り
の誤り訂正アルゴリズムがプログラムされている。各々
の誤り訂正アルゴリズムは、電圧Ｖのレベルにより選択
されるものであり、電圧Ｖがハイレベルのときには、通
常再生のディジタル信号Ａの伝送速度に最適な訂正能力
をもつアルゴリズムＣが選択され、を圧Ｖがローレベル
のときには、アルゴリズムＣの手分以下の処理時間で済
む訂正能力をもつアルゴリズムｄが選択される。

次に、この具体例の動作について説明する０通常再生時
には、切換スイッチ６（第１図）により、電圧Ｖはハイ
レベルとなる０このため、切換スイッチ９３はａ側に切
換わり、この結果、プログラム制御回路８６はアルゴリ
ズムＣを選択し論理回路８０内の入力端子９２から供給
される信号φＯを分局するφ０分周器は２分周動作して
信号φｌを出力する。したがって、信号φＯの周波数を
ｆφｌ信号φ１の周波数をｆφ１とすると、ｆφｏ＝２
　ｆφｌとなる０まず、ＰＬＬ回路５（第１図）より生
成されたクロックφとクロックφに同期したディジタル
信号Ｅが入力端子９０．８９に供給されるＯ論理回路８
０では、これらの信号より、８ビット単位でデータを抽
出し、ＣＩＲＣ（クロス・インターリーブ・リードソロ
モン・コード）のフォーマットに従ってバス８Ｂへデー
タを出力する。バス８Ｂに出力されたデータはシンドロ
ーム演算器８２に取込まれる０プログラム制御回路８６
では、シンドローム演算器８２の演算が終了した後、シ
ンドローム演算結果を用い、アルゴリズムＣに従ってＲ
ＯＭ８７．ＲＡＭ８５゜ＡＬＵ８４を制御して誤り訂正
を行なう。誤り訂正後のデータは、バス８８を介し、論
理回路８０に取込まれ、出力端子９より出力される０ また、２倍速再生の場合には、切換スイッチ６が切換わ
って電圧Ｖはローレベルとなる０このために、切換スイ
ッチ９３はｂａを選択し、プログラム制御回路８６はア
ルゴリズムｄを選択する０さらに、論理回路８０内のφ
Ｏ分周器は分局動作を行なわず、信号φ０をそのまま信
号φｌとして出力する。このときには、ｆφＯ＝ｆφ１
となる。しかし、切換スイッチ９３の出力信号φ２は、
２分周器８１で信号φ！が２分周された信号であるから
（ここで、信号φ２の周波数をｆφ２とすると、ｆφ１
＝２・ｆφ２である）通常再生時と等しい周波数となる
０ ２２倍速再生において、論理回路８０が通常再生時の２
倍の速度で動作するために、２倍の伝送速度になったク
ロックφ、ディジタル信号Ｅを正常に取込むことができ
る。また、論理回路８０が２倍の速度で動作することに
より、ノ（ス８８に出力されるデータも２倍の速度とな
るが、シンドローム演算器８２も２倍で動作するために
、正常な演算処理を行なえる０さらに、シンドローム演
算結果を用いた誤り訂正処理は、アルゴリズムｄを用い
るため、通常再生時と同じ動作周波数で動作しても、通
常拘生時の半分で処理できる。したがって、正常な誤り
訂正が行なえるから、出力端子９からは、２倍速再生の
信号が正しく誤り訂正されて出力される。

第７図は、コンパクトディスクプレーヤとする本発明に
よる光学式ディスク再生１ｔｖＬの他の実施例を示すブ
ロック図であって、４２は回転数制御回路、４３はディ
スク、４４は光ピツクアップ、４５はモータであり、第
１図に対応する部分には同一符号をつけている。

第７図において、モータ４５は回転数制御回路４２によ
って設定される回転数でディスク４３−ＩＦ−回転駆動
する。回転数制御回路４２には、信号処理回路８からデ
ィスク４３の回転数に対応した周波数のフレーム同期信
号が供給される０また、回転数制御回路４２は切換スイ
ッチ６からの電圧Ｖのレベルに応じて切換制御され、光
ピツクアップ４４から再生されるディジタル信号の伝送
速度が所定の値に変化するように、モータ４５の回転数
を切換える。

第８図は第７図における回転数制御回路４２の一具体例
を示す構成図であって、５０はスイッチ６（第７図）か
ら電圧Ｖが供給される切換制御端子。

５１は基準クロックφ０の入力端子、５２は信号処理回
路８で検出したフレーム同期信号の入力端子、５５は入
力端子５０からの電圧Ｖがノーイレベルのときｎ分周動
作し、ローレベルのときｍ分周動作する分周器、５４は
入力端子５２から入力されるフレーム同期信号の周波数
をカウントする速度検出用の周波数カウンタ、５５は分
周器、５６は分周器５５の出力信号と入力端子５２から
のフレーム同期信号との位相を比較する位相比較器、５
７は周波数カウンタ５４の出力信号によってパルス幅を
制御するパルス幅変調器、５８〜６６は抵抗器、　６７
、６８はコンデンサ、６９はパルス幅変調器５７の出力
信号を加算して増幅する加算増幅器、７０は増幅器、７
１はモータ４５の制御電圧を出力する出力端子である。

同図において、通常再生時、分局器５３は基準クロック
φ０をｎ分周する。分局器５３の出力信号は周波数カラ
／り５４９位相比較器５６に供給される。周波数カウン
タ５４は、分周器５５の出力信号周波数を基準にして、
入力端子５２からのフレーム同期信号を用いて速度検出
を行ない、位相比較器５６は、分局器５６の出力信号を
分局する分局器５５の出力信号を基準として、入力端子
５２からのフレーム同期信号を用いて位相検出を行なう
。一方、ディスク４３の回転数をｎ　／ｍ　倍ｌこする
には、スイッチ６を操作して制御端子５０からの電圧Ｖ
をローレベルとする。これにより、分局器５５はｍ分周
動作を行なう。

いま、ｎ、ｍの値を夫々ｎ＝１６．ｍ＝８とし、通常再
生に対して２倍の速度で再生させるものとすると、分局
器５５の出力信号の周波数は通常再生時に比べて２倍の
周波数となる。これにより、周波数カウンタ５４１位相
比較器５６の基準信号が２倍となるから、ディスク４３
を回転するモータ４５は、通常回転に比べ２倍の回転数
で回転する。

第７図において、＄８図に示した回転数制御回路４２４
こよってディスク４５の回転数を制御すると同時に、Ｐ
　Ｌ　Ｌ回路５により、伝送速度に対応して再生ディジ
タル信号を取り込むことが可能である。

したがって、この実施例によれば、クロック発生器が１
個用いられても、切換スイッチ６８切換えることにより
、回転数制御回路４２の基準信号が変わってモータ４５
の回転数が変化し、これに応じて再生ディジタル信号の
伝送速度が変化しても、ＰＬＬ回路５で再生ディジタル
信号を取り込み処理することができ、可変速再生を実現
することができる。

なお、以上の実施例では、ディスクの回転速度が切換わ
ることによって再生ディジタル信号の伝送速度が切換わ
るものを対象としたが、伝送速度が異なるディジタル信
号を再生する複数のシステムにも兼用可能であることは
いうまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、再生ディジタル
信号の伝送速度が切換わっても、該再生ディジタル信号
に同期したクロックを生成することができ、該再生ディ
ジタル信号を正確に敗り込むことができるものであって
、いずれの伝送速度の該再生ディジタル信号に対しても
正しい誤り訂正が可能となる。

【図面の簡単な説明】

第１図は本発明によるディジタル信号再生装置の一実施
例を示すブロック図、第２図は第１図におけるＰＬＬ回
路の一具体例を示すブロック図、の−具体例を示す回路
図、第３図は第１図におけるＰＬＬ回路の他の具体例を
示すブロック図、第６図は第１図に詔けるイぎ号処理回
路の一興体例を示すブロック図、＠７図は本発明による
ディジタル信号再生装置の他の実施例を示すブロック図
、第８図は第７図における回転数制御回路の一具体例を
示す構成図である。 １・・・再生ディジタル信号入力端子 ５・・・ＰＬＬ回路　　　６・・・切換スイッチ８・・
・信号処理回路 ９・・・ディジタル信号出力端子 ４２・・・回転数制御回路　４５・・・ディスク４４・
・・光ピツクアップ　４５・・・モータ第　１　図 ８２　面 発３　図 （し） 第４　図 ８５　図 第６　図

Claims (1)

1. 【特許請求の範囲】 １、記録媒体から再生されたディジタル信号が供給され
   、該再生ディジタル信号からクロックを生成する第１の
   手段と、該クロックによつて該再生ディジタル信号を誤
   り訂正する第２の手段を具備したディジタル信号再生装
   置において、前記再生ディジタル信号の伝送速度は複数
   種に変化可能であつて、前記第１の手段を制御し前記再
   生ディジタル信号の伝送速度に応じて前記クロックの周
   波数を切換える第３の手段を設け、夫々の伝送速度に対
   して前記再生ディジタル信号に同期した前記クロックを
   生成することができるように構成したことを特徴とする
   ディジタル信号再生装置。 ２、特許請求の範囲第１項において、前記第１の手段は
   、出力周波数が切換え可能な信号発生手段と、該信号発
   生手段の出力信号と前記再生ディジタル信号とを位相比
   較する位相比較手段とを具備し、該位相比較手段の出力
   信号でもつて該信号発生手段を位相制御するようにした
   フェーズ・ロック・ループ回路であつて、前記第３の手
   段で該信号発生手段の出力周波数を切換え、該信号発生
   手段の出力信号を前記クロックとすることを特徴とする
   ディジタル信号再生装置。 ５、特許請求の範囲第１項または第２項において、前記
   第２の手段は、前記再生ディジタル信号の伝送速度の夫
   々に対応して誤り訂正用のプログラムを具備しており、
   前記再生ディジタル信号の伝送速度に応じた該誤り訂正
   用プログラムを選択して前記再生ディジタル信号の誤り
   訂正を行なうことができるように構成したことを特徴と
   するディジタル信号再生装置。