JPH0691026B2 - 半導体の製造方法 - Google Patents
半導体の製造方法Info
- Publication number
- JPH0691026B2 JPH0691026B2 JP30420887A JP30420887A JPH0691026B2 JP H0691026 B2 JPH0691026 B2 JP H0691026B2 JP 30420887 A JP30420887 A JP 30420887A JP 30420887 A JP30420887 A JP 30420887A JP H0691026 B2 JPH0691026 B2 JP H0691026B2
- Authority
- JP
- Japan
- Prior art keywords
- compound
- substrate
- layer
- zone
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、真空室内、特に真空化学エピタキシー（VC
E）系において、III−Ｖ族化合物半導体層を析出させる
半導体の製造方法に関するものである。
E）系において、III−Ｖ族化合物半導体層を析出させる
半導体の製造方法に関するものである。
近年、III−Ｖ族化合物（例えばGaAs等）半導体素子
が、従来の珪素半導体素子よりも優れた性能を有するこ
とを知られその需要が増大している。このようなIII−
Ｖ族化合物半導体素子の製造方法として、超高真空中
で、基板にガス状の化合物材料を分子線の形で衝突さ
せ、基板上にその材料を堆積させる分子線エピタキシヤ
ル法や金属のメチルまたはエチル化合物の蒸気をH2等の
キヤリアガスで送つて反応室に導入し、そこでＶ族の水
素化合物と混合したのち加熱した基板上で反応させ結晶
を成長させる有機金属CVD法等がある。上記のうち、分
子線エピタキシヤル法は、大量生産が難しく市場の需要
に見合うだけの供給をすることが困難であるという問題
点を有している。また、有機金属CVD法は、生産能力は
高いが用いられる反応ガスが高価で、かつその利用効率
が悪いという問題点を有しているため、高価格を問題と
しないような特殊用途以外に使用することは困難であ
る。さらにその反応ガスが有毒であることや、キヤリア
ガスを用いるためガスの使用量が大量になることのた
め、使用後の廃棄等の処理に問題を有している。
が、従来の珪素半導体素子よりも優れた性能を有するこ
とを知られその需要が増大している。このようなIII−
Ｖ族化合物半導体素子の製造方法として、超高真空中
で、基板にガス状の化合物材料を分子線の形で衝突さ
せ、基板上にその材料を堆積させる分子線エピタキシヤ
ル法や金属のメチルまたはエチル化合物の蒸気をH2等の
キヤリアガスで送つて反応室に導入し、そこでＶ族の水
素化合物と混合したのち加熱した基板上で反応させ結晶
を成長させる有機金属CVD法等がある。上記のうち、分
子線エピタキシヤル法は、大量生産が難しく市場の需要
に見合うだけの供給をすることが困難であるという問題
点を有している。また、有機金属CVD法は、生産能力は
高いが用いられる反応ガスが高価で、かつその利用効率
が悪いという問題点を有しているため、高価格を問題と
しないような特殊用途以外に使用することは困難であ
る。さらにその反応ガスが有毒であることや、キヤリア
ガスを用いるためガスの使用量が大量になることのた
め、使用後の廃棄等の処理に問題を有している。
このため、大量生産ができ、かつ有毒ガスの処理等の問
題を殆どなくした方法として、真空化学エピタキシー
（VCE）が、1985年４月30日〜５月２日に行われた「宇
宙光電池研究・技術会議」で開示された。このVCE法は
のちに「多接合（マルチジヤンクシヨン）用高効率セル
の真空MOCVD製造」というタイトルの論文でより詳細に
発表された。これは反応室およびこの反応室にガス状の
化合物を射出するためのノズルを複数個設けて生産性を
向上したものである。さらに、炭素をドーパントとして
用いるVCE法が、1986年７月14日出願の米国特許出願第8
85898号に開示されている。
題を殆どなくした方法として、真空化学エピタキシー
（VCE）が、1985年４月30日〜５月２日に行われた「宇
宙光電池研究・技術会議」で開示された。このVCE法は
のちに「多接合（マルチジヤンクシヨン）用高効率セル
の真空MOCVD製造」というタイトルの論文でより詳細に
発表された。これは反応室およびこの反応室にガス状の
化合物を射出するためのノズルを複数個設けて生産性を
向上したものである。さらに、炭素をドーパントとして
用いるVCE法が、1986年７月14日出願の米国特許出願第8
85898号に開示されている。
しかしながら、上記のVCE法も生産性や有毒ガスの処理
等の問題を充分に解決しうるものではない。また、従来
の装置は、第６図のようになつている。すなわち、真空
室１内に配設されたヒータ２の上に基板３を載置し、こ
の基板３に向けて真空室１内の上部側に配設されたノズ
ル４から半導体析出用のガス状化合物を吐出するように
なつている。そして、このノズル４には複数の配管が接
続され、基板３に異なる種類の化合物層を析出させる場
合は、その都度上記配管にそれぞれ設けられたバルブ5,
67を切り代えて異なる種類の化合物を吐出させている。
そのため、頻繁にバルブの切り代えをしなければならず
作業性が悪いという問題や、バルブを切り代えて異なる
種類の化合物を吐出させる際、前に使用した化合物がノ
ズル４内に残留しこれが不純物となつて得られる半導体
の品質を低下させるという問題を有している。
等の問題を充分に解決しうるものではない。また、従来
の装置は、第６図のようになつている。すなわち、真空
室１内に配設されたヒータ２の上に基板３を載置し、こ
の基板３に向けて真空室１内の上部側に配設されたノズ
ル４から半導体析出用のガス状化合物を吐出するように
なつている。そして、このノズル４には複数の配管が接
続され、基板３に異なる種類の化合物層を析出させる場
合は、その都度上記配管にそれぞれ設けられたバルブ5,
67を切り代えて異なる種類の化合物を吐出させている。
そのため、頻繁にバルブの切り代えをしなければならず
作業性が悪いという問題や、バルブを切り代えて異なる
種類の化合物を吐出させる際、前に使用した化合物がノ
ズル４内に残留しこれが不純物となつて得られる半導体
の品質を低下させるという問題を有している。
この発明は、このような事情に鑑みなされたもので、欠
陥のない良質のIII−Ｖ族化合物半導体素子を効率良く
製造することのできる半導体の製造方法の提供をその目
的とする。
陥のない良質のIII−Ｖ族化合物半導体素子を効率良く
製造することのできる半導体の製造方法の提供をその目
的とする。
上記の目的を達成するため、この発明の半導体の製造方
法は、真空化学エピタキシー系の真空室内に配設された
基板の表面に半導体層を析出させる半導体の製造方法で
あつて、上記真空室を10-6トル以下の真空状態にすると
ともに３個の帯域に分け、この真空室内の第１の帯域で
上記基板を500℃〜700℃の温度で10〜20分加熱したの
ち、第２の帯域で上記基板の表面にガス状のIII族およ
びＶ族化合物を接触させることにより厚みが９×103〜
1.1×104Åの無ドープGaAs層を析出させ、さらに上記ガ
スにAl含有化合物を加えて無ドープGaAs層の表面に厚み
が30〜100Åの無ドープAlZGa１−ＺAs層を析出させ、第
３の帯域でこの無ドープAlZGa１−ＺAs層の表面に上記
ガス,Al含有化合物およびｎ型ドーパントを接触させて
厚みが300〜700Åでドーピング濃度が略２×1018原子/c
m3のn+型AlZGa１−ＺAs層を析出させ、ついでAl含有化
合物を停止させ上記ガスおよびｎ型ドーパントを接触さ
せることより厚みが500〜1500Åのn+型GaAs層を析出さ
せ、上記基板への上記ガスおよびドーパントの接触を停
止した状態で10〜20分保持したのち、この基板を第１の
帯域に移動させ第１の帯域で冷却して真空室の外部に取
り出し、これに信号源接点，ゲート接点およびドレーン
接点を設けるという構成をとる。
法は、真空化学エピタキシー系の真空室内に配設された
基板の表面に半導体層を析出させる半導体の製造方法で
あつて、上記真空室を10-6トル以下の真空状態にすると
ともに３個の帯域に分け、この真空室内の第１の帯域で
上記基板を500℃〜700℃の温度で10〜20分加熱したの
ち、第２の帯域で上記基板の表面にガス状のIII族およ
びＶ族化合物を接触させることにより厚みが９×103〜
1.1×104Åの無ドープGaAs層を析出させ、さらに上記ガ
スにAl含有化合物を加えて無ドープGaAs層の表面に厚み
が30〜100Åの無ドープAlZGa１−ＺAs層を析出させ、第
３の帯域でこの無ドープAlZGa１−ＺAs層の表面に上記
ガス,Al含有化合物およびｎ型ドーパントを接触させて
厚みが300〜700Åでドーピング濃度が略２×1018原子/c
m3のn+型AlZGa１−ＺAs層を析出させ、ついでAl含有化
合物を停止させ上記ガスおよびｎ型ドーパントを接触さ
せることより厚みが500〜1500Åのn+型GaAs層を析出さ
せ、上記基板への上記ガスおよびドーパントの接触を停
止した状態で10〜20分保持したのち、この基板を第１の
帯域に移動させ第１の帯域で冷却して真空室の外部に取
り出し、これに信号源接点，ゲート接点およびドレーン
接点を設けるという構成をとる。
すなわち、この発明の半導体の製造方法は、従来例のよ
うに、バルブを切り変えることによつて、複数種類の半
導体析出用のガス状化合物を、基板に向けて吐出させる
のではなく、真空室内を３個の帯域に分け、そのそれぞ
れの帯域で基板のようになつている。そのため、基板
を、３個の帯域に順次移動させながら連続的に処理する
ことができ、生産効率を大幅に改良できる。また、それ
ぞれの帯域で異なるガス状化合物を使用するため、吐出
口に前に使用した化合物が残留しそれが不純物となり得
られる半導体の品質を低下させるということが防止でき
る。
うに、バルブを切り変えることによつて、複数種類の半
導体析出用のガス状化合物を、基板に向けて吐出させる
のではなく、真空室内を３個の帯域に分け、そのそれぞ
れの帯域で基板のようになつている。そのため、基板
を、３個の帯域に順次移動させながら連続的に処理する
ことができ、生産効率を大幅に改良できる。また、それ
ぞれの帯域で異なるガス状化合物を使用するため、吐出
口に前に使用した化合物が残留しそれが不純物となり得
られる半導体の品質を低下させるということが防止でき
る。
つぎに、この発明を実施例にもとづいて詳しく説明す
る。
る。
第１図および第２図はこの発明の一実施例に使用する装
置を示しており、真空化学エピタキシー系における真空
室200内に半導体製造装置100（100a,100b,100c）が３個
配設されている。この半導体製造装置100は、それぞれ
第３図に示すようになつている。すなわち、第３図にお
いて、10は反応室であり、四角板状の床板12と、その床
板12の縁周部から上方に向かつて延びる壁16と、その天
井部である上板18とで構成されている。上記上板18は水
平方向に回転自在になつているとともに、反応室10に着
脱自在になつており、他の半導体製造装置100の反応室1
0にも着脱できるようになつている。20は壁16の上端側
に設けられた排気口であり、全体面積が反応室10内の上
板18の面積の略４％になるように設定されている。300
は50.1mm角の基板であり、反応室10の天井部である上板
18の下面に間隔をおいて２枚（この上板18には６個の基
板300を取り付けることができる）が取り付けられてい
る。14はそれぞれ床板12における上記基板300の真下の
位置に一定間隔（25.4mm）で、かつ上記基板300に対し
て垂直になるように穿設された直径3.2mmのノズル孔
（上側が大径になつている）であり、反応室10の下方に
配設された第１の混合室24の天井部に穿設されている孔
26,34に連通している。この孔26,34は第４図に示すよう
に、同数個が交互に配設されており、孔26は第１の混合
室24内に連通し、孔34は第１の混合室24内を貫通してい
るダクト32を介して第１の混合室24の下側に設けられた
第２の混合室30に連通している。第１の混合室24内には
側壁を貫通して原料注入管22が連通しており、この原料
注入管22からトリメチルガリウム（TMGa）やトリエチル
ガリウム（TEGa）等のIII族化合物およびｎ型ドーパン
トが送りこまれるようになつている。この化合物等は、
第１の混合室24内で均一に混合されたのち孔26およびノ
ズル孔14を通つて反応室10の天井部に配設されている基
板300に向かつて均一な分布状態で吐出されるようにな
つている。また、第２の混合室30は、下部側が開口され
その開口に、その開口を開閉するためのポペツト弁から
なる排気弁36が進退自在に設けられ、側壁に原料注入管
28が連結されている。この原料注入管28からトリエチル
アルミニウム（TEAl）等の上記III族化合物と種類の異
なるIII族化合物等が必要に応じて送りこまれるように
なつており、この化合物は第２の混合室30およびダクト
32内で均一状態に混合されたのち、孔34を介してノズル
孔14から上記第１の混合室24内の化合物と同様に、基板
300に向けて均一な分布状態で吐出される。なお、上記
第１および第２の混合室24,30は一体的に形成されたス
テンレス鋼製の注入ブロツクでできており、その下部側
である支持体40で支持されている。42はAs2等のＶ族化
合物を反応室10内に供給するための供給管であり、第４
図のように床板12上の、孔26,34を同数に２分割する位
置に配設されている。そして、この供給管42には複数個
の孔42aおよび孔42bがそれぞれ一定間隔を保つた状態で
左右２列に穿設されている。このため、上記Ｖ族化合物
を反応室10内に均一な分布状態で供給できる。44は反応
室10の上板18の上方に配設されたヒータであり、上板18
を介した輻射熱で基板300を加熱することにより、基板3
00を、その表面で上記化合物が反応できる温度にまで加
熱し、基板300の表面に半導体層の析出が円滑に行える
ようにしている。
置を示しており、真空化学エピタキシー系における真空
室200内に半導体製造装置100（100a,100b,100c）が３個
配設されている。この半導体製造装置100は、それぞれ
第３図に示すようになつている。すなわち、第３図にお
いて、10は反応室であり、四角板状の床板12と、その床
板12の縁周部から上方に向かつて延びる壁16と、その天
井部である上板18とで構成されている。上記上板18は水
平方向に回転自在になつているとともに、反応室10に着
脱自在になつており、他の半導体製造装置100の反応室1
0にも着脱できるようになつている。20は壁16の上端側
に設けられた排気口であり、全体面積が反応室10内の上
板18の面積の略４％になるように設定されている。300
は50.1mm角の基板であり、反応室10の天井部である上板
18の下面に間隔をおいて２枚（この上板18には６個の基
板300を取り付けることができる）が取り付けられてい
る。14はそれぞれ床板12における上記基板300の真下の
位置に一定間隔（25.4mm）で、かつ上記基板300に対し
て垂直になるように穿設された直径3.2mmのノズル孔
（上側が大径になつている）であり、反応室10の下方に
配設された第１の混合室24の天井部に穿設されている孔
26,34に連通している。この孔26,34は第４図に示すよう
に、同数個が交互に配設されており、孔26は第１の混合
室24内に連通し、孔34は第１の混合室24内を貫通してい
るダクト32を介して第１の混合室24の下側に設けられた
第２の混合室30に連通している。第１の混合室24内には
側壁を貫通して原料注入管22が連通しており、この原料
注入管22からトリメチルガリウム（TMGa）やトリエチル
ガリウム（TEGa）等のIII族化合物およびｎ型ドーパン
トが送りこまれるようになつている。この化合物等は、
第１の混合室24内で均一に混合されたのち孔26およびノ
ズル孔14を通つて反応室10の天井部に配設されている基
板300に向かつて均一な分布状態で吐出されるようにな
つている。また、第２の混合室30は、下部側が開口され
その開口に、その開口を開閉するためのポペツト弁から
なる排気弁36が進退自在に設けられ、側壁に原料注入管
28が連結されている。この原料注入管28からトリエチル
アルミニウム（TEAl）等の上記III族化合物と種類の異
なるIII族化合物等が必要に応じて送りこまれるように
なつており、この化合物は第２の混合室30およびダクト
32内で均一状態に混合されたのち、孔34を介してノズル
孔14から上記第１の混合室24内の化合物と同様に、基板
300に向けて均一な分布状態で吐出される。なお、上記
第１および第２の混合室24,30は一体的に形成されたス
テンレス鋼製の注入ブロツクでできており、その下部側
である支持体40で支持されている。42はAs2等のＶ族化
合物を反応室10内に供給するための供給管であり、第４
図のように床板12上の、孔26,34を同数に２分割する位
置に配設されている。そして、この供給管42には複数個
の孔42aおよび孔42bがそれぞれ一定間隔を保つた状態で
左右２列に穿設されている。このため、上記Ｖ族化合物
を反応室10内に均一な分布状態で供給できる。44は反応
室10の上板18の上方に配設されたヒータであり、上板18
を介した輻射熱で基板300を加熱することにより、基板3
00を、その表面で上記化合物が反応できる温度にまで加
熱し、基板300の表面に半導体層の析出が円滑に行える
ようにしている。
この構成において、III−Ｖ族化合物半導体のうちHEMT
エピタキシー層の析出プロセスを第５図のチヤートによ
り説明する。まず真空室200内を、10-6〜10-8トル以下
に減圧し、その状態でヒータ44に電圧を負荷して発熱さ
せ、反応室10内を500〜700℃に加熱する。ついで、第２
図の半導体製造装置100aである第１の帯域に基板300を
装入し10〜20分間加熱する。そして、半導体製造装置10
0bである第２の帯域に基板300を、上板18ごと回転移動
させ、原料注入管22からトリメチルガリウム（TMGa）や
トリエチルガリウム（TEGa）等のIII族化合物を第１の
混合室24内に送り込み、混合室24内でその化合物を均一
状態に混合したのち、ノズル孔14から基板300に向けて
均一な分布状態で吐出させると同時に、供給管42に、As
H3またはアルキルアルシン等のＶ族化合物、例えばトリ
エチルアルシン（TEAs）を送り込み、これを孔42aおよ
び孔42bから反応室10内に過剰に吐出させる。その結
果、反応室10内に供給されたＶ族化合物は、上記III族
化合物等とともに基板300の表面を横切つて排気口20の
方へと拡散しながら流れていく。その間に、AsH3やTEAs
は熱分解してAs2になり、III族化合物と混合して基板30
0の表面に無ドープの砒化ガリウム（GaAs）層として析
出する。この処理を略20分間継続し、上記無ドープGaAs
層の厚みを、９×103〜1.1×104Åにする。なお、この
無ドープGaAs層内のドーパント不純物の濃度は１×1015
原子/cm3以下とする。さらに、上記III族化合物等のガ
ス供給に加えて、Al含有化合物を、略10分間第２の混合
室30から吐出させることにより、上記無ドープGaAs層の
表面に、厚みが30〜100Åの無ドープAlZGa１−ＺAs層を
析出させる。次に、この表面に無ドープGaAs層およびAl
ZGa１−ＺAs層が析出した基板300を、上板18ごと第３の
帯域である半導体製造装置100cに移動させる。この第３
の帯域では、上記III族化合物およびＶ族化合物のガス
に加えて、ｎ型ドーパントを基板300に向けて吐出する
ようになつている。このｎ型ドーパントは、III族化合
物とともに第１の混合室24から吐出される。これによ
り、無ドープAlZGa１−ＺAs層の表面に、厚みが300〜70
0Åで、ドーパント濃度が略２×1018原子/cm3のn+型AlZ
Ga１−ＺAs層を析出させる。ついで、第２の混合室30の
排出弁36を開放して上記ガス等のうちのAl含有化合物の
供給を停止させる。これにより上記n+型AlZGa１−ＺAs
層の表面に、厚みが500〜1500Åのn+型GaAs層を析出さ
せる。この場合上記Ｚは0.1〜0.9、好ましくは0.2〜0.3
である。このn+型AlZGa１−ＺAs層およびn+型GaAs層の
析出は合計で略10分間行うことにより、上記の厚みを得
られる。次に、上記すべてのガスの供給を停止させた状
態で10〜20分間保持し、そののち基板300を、第１の帯
域に移動し略15分間冷却して真空室200内から取り出
す。なお、上記すべての行程において、基板300に接触
しない未反応のガス状化合物は排気口20から反応室10の
外部に排出され真空室200の下部側に吸い込まれてい
く。ついで、既知の方法で、この半導体層が形成された
基板300に、信号源電極，ドレーン電極およびゲート電
極を設ける。このように、この方法においては、第１の
帯域を基板300の加熱および冷却用とし、第２の帯域を
無ドープ材料の成長用とし、第３の帯域をドーパントを
含む材料の成長用とし、それぞれの帯域で同時に複数の
基板300の処理を行えるようになつている。この処理に
要する時間は、第１帯域での加熱，冷却にそれぞれ略15
分、第２帯域での無ドープ層析出に略30分、第３帯域で
のn+型AlZGa１−ＺAs層およびn+型GaAs層の析出に略10
分，無成長期間（ガス状化合物等の供給なし）に略20分
かかり、合計で略1.5時間となる。したがつて、この方
法により、１帯域当たりに６個の基板300を配設し、１
日２交替の作業を行うことにより、１週間に960個のHEM
Tエピタキシー半導体を製造することができることにな
る。
エピタキシー層の析出プロセスを第５図のチヤートによ
り説明する。まず真空室200内を、10-6〜10-8トル以下
に減圧し、その状態でヒータ44に電圧を負荷して発熱さ
せ、反応室10内を500〜700℃に加熱する。ついで、第２
図の半導体製造装置100aである第１の帯域に基板300を
装入し10〜20分間加熱する。そして、半導体製造装置10
0bである第２の帯域に基板300を、上板18ごと回転移動
させ、原料注入管22からトリメチルガリウム（TMGa）や
トリエチルガリウム（TEGa）等のIII族化合物を第１の
混合室24内に送り込み、混合室24内でその化合物を均一
状態に混合したのち、ノズル孔14から基板300に向けて
均一な分布状態で吐出させると同時に、供給管42に、As
H3またはアルキルアルシン等のＶ族化合物、例えばトリ
エチルアルシン（TEAs）を送り込み、これを孔42aおよ
び孔42bから反応室10内に過剰に吐出させる。その結
果、反応室10内に供給されたＶ族化合物は、上記III族
化合物等とともに基板300の表面を横切つて排気口20の
方へと拡散しながら流れていく。その間に、AsH3やTEAs
は熱分解してAs2になり、III族化合物と混合して基板30
0の表面に無ドープの砒化ガリウム（GaAs）層として析
出する。この処理を略20分間継続し、上記無ドープGaAs
層の厚みを、９×103〜1.1×104Åにする。なお、この
無ドープGaAs層内のドーパント不純物の濃度は１×1015
原子/cm3以下とする。さらに、上記III族化合物等のガ
ス供給に加えて、Al含有化合物を、略10分間第２の混合
室30から吐出させることにより、上記無ドープGaAs層の
表面に、厚みが30〜100Åの無ドープAlZGa１−ＺAs層を
析出させる。次に、この表面に無ドープGaAs層およびAl
ZGa１−ＺAs層が析出した基板300を、上板18ごと第３の
帯域である半導体製造装置100cに移動させる。この第３
の帯域では、上記III族化合物およびＶ族化合物のガス
に加えて、ｎ型ドーパントを基板300に向けて吐出する
ようになつている。このｎ型ドーパントは、III族化合
物とともに第１の混合室24から吐出される。これによ
り、無ドープAlZGa１−ＺAs層の表面に、厚みが300〜70
0Åで、ドーパント濃度が略２×1018原子/cm3のn+型AlZ
Ga１−ＺAs層を析出させる。ついで、第２の混合室30の
排出弁36を開放して上記ガス等のうちのAl含有化合物の
供給を停止させる。これにより上記n+型AlZGa１−ＺAs
層の表面に、厚みが500〜1500Åのn+型GaAs層を析出さ
せる。この場合上記Ｚは0.1〜0.9、好ましくは0.2〜0.3
である。このn+型AlZGa１−ＺAs層およびn+型GaAs層の
析出は合計で略10分間行うことにより、上記の厚みを得
られる。次に、上記すべてのガスの供給を停止させた状
態で10〜20分間保持し、そののち基板300を、第１の帯
域に移動し略15分間冷却して真空室200内から取り出
す。なお、上記すべての行程において、基板300に接触
しない未反応のガス状化合物は排気口20から反応室10の
外部に排出され真空室200の下部側に吸い込まれてい
く。ついで、既知の方法で、この半導体層が形成された
基板300に、信号源電極，ドレーン電極およびゲート電
極を設ける。このように、この方法においては、第１の
帯域を基板300の加熱および冷却用とし、第２の帯域を
無ドープ材料の成長用とし、第３の帯域をドーパントを
含む材料の成長用とし、それぞれの帯域で同時に複数の
基板300の処理を行えるようになつている。この処理に
要する時間は、第１帯域での加熱，冷却にそれぞれ略15
分、第２帯域での無ドープ層析出に略30分、第３帯域で
のn+型AlZGa１−ＺAs層およびn+型GaAs層の析出に略10
分，無成長期間（ガス状化合物等の供給なし）に略20分
かかり、合計で略1.5時間となる。したがつて、この方
法により、１帯域当たりに６個の基板300を配設し、１
日２交替の作業を行うことにより、１週間に960個のHEM
Tエピタキシー半導体を製造することができることにな
る。
なお、上記半導体製造装置100において、ノズル孔14か
ら基板300までの距離を、その真空状態でのIII族化合物
のガス分子の平均自由行程よりも短く、かつ基板300の
表面への化合物の分散状態が均一になるように設定して
おく。これをより詳しく説明すると、各ノズル孔14から
円錐状に拡散していくIII族化合物等の先端に形成され
る各円が互いに交わる位置に基板300を配設しておくと
ともに、基板300に到達するガス分子の分布状態および
その衝突速度が、ガス分子が基板300の表面に適当な速
度で析出するために充分であるように設定しておく。ま
たは、予め設定されたノズル孔14から基板300までの距
離に対応させて、反応室10内の真空度やガス状化合物の
吐出速度を調節したり、孔26,34およびノズル孔14の個
数，直径等を調節する。これにより、規定厚み±５％の
範囲内の厚み、より好ましくは規定厚み±１％の範囲の
厚みを有する半導体層を得るようにする。また、TEGaお
よびAsH3等からGaAsを得る場合の反応速度は、一般に、
基板300の温度が高いほど早く進行するようになつてい
るが、あまり高すぎると層状に形成されたものが再蒸発
し層成長速度を低下させる。このため基板300の温度は5
00〜700℃が好ましく、特に好ましいのは600〜650℃で
ある。また、反応室10内の真空状態は10-6トル以下が好
ましい。
ら基板300までの距離を、その真空状態でのIII族化合物
のガス分子の平均自由行程よりも短く、かつ基板300の
表面への化合物の分散状態が均一になるように設定して
おく。これをより詳しく説明すると、各ノズル孔14から
円錐状に拡散していくIII族化合物等の先端に形成され
る各円が互いに交わる位置に基板300を配設しておくと
ともに、基板300に到達するガス分子の分布状態および
その衝突速度が、ガス分子が基板300の表面に適当な速
度で析出するために充分であるように設定しておく。ま
たは、予め設定されたノズル孔14から基板300までの距
離に対応させて、反応室10内の真空度やガス状化合物の
吐出速度を調節したり、孔26,34およびノズル孔14の個
数，直径等を調節する。これにより、規定厚み±５％の
範囲内の厚み、より好ましくは規定厚み±１％の範囲の
厚みを有する半導体層を得るようにする。また、TEGaお
よびAsH3等からGaAsを得る場合の反応速度は、一般に、
基板300の温度が高いほど早く進行するようになつてい
るが、あまり高すぎると層状に形成されたものが再蒸発
し層成長速度を低下させる。このため基板300の温度は5
00〜700℃が好ましく、特に好ましいのは600〜650℃で
ある。また、反応室10内の真空状態は10-6トル以下が好
ましい。
このように、この半導体製造装置100は、真空室200内を
３個の帯域に分け、その各帯域に基板300を順次移動さ
せながら連続的に異なる処理を行えるようになつてい
る。そのため、効率よく生産ができ、かつ異なる種類の
化合物が不純物となつて得られる半導体の品質を低下さ
せるということを防止できる。また、各半導体製造装置
100に、２個の混合室24,30を設けているため、複数の種
類の異なるガスをそれぞれのノズル孔14から吐出できる
ようになり、使用方法を多様化することができる。さら
に、ヒータ44を上板18の上方に配設し、この上板18を介
して間接的に基板300を加熱するとともに、半導体析出
用のガス状化合物を基板300の下方から吐出させるた
め、ヒータ44の発熱による気体の対流に左右されず適正
な処理ができ、効果的に良質の半導体層を析出させるこ
とができる。また、ノズル孔14と基板300との距離がIII
族化合物の平均自由行路よりも短くなつているため、基
板300に接触する前にこの化合物が反応することがな
い。そのため、得られる半導体に表面欠陥を生じるとい
うことを防止できる。さらに、未反応の化合物を排出口
20から反応室10の外部に排出することにより、反応室10
内に一定の流速の化合物の流れを生じさせるようになつ
ているとともに、混合室24,30に連通する複数個のノズ
ル孔14を２分割する位置に供給管42を配設しているた
め、基板300の表面に均一状態でＶ族化合物等を送るこ
とができIII−Ｖ族化合物からなる半導体層を均一な状
態で析出させることができる。第２の混合室30に排気弁
36を設けているためガス状化合物の基板への断続的な供
給も可能になる。また、TEAsは毒性が少ないため、これ
をＶ族化合物として使用すると使用後の処理が容易であ
る。さらに、キヤリアガスを用いないため使用ガスが少
量になり、廃棄等の処理が容易になる。また、上板18を
反応室10の上部側で回転させることにより均一層を得や
すくなる。なお、この場合は、反応室10を円柱状に形成
しておくことが好ましい。
３個の帯域に分け、その各帯域に基板300を順次移動さ
せながら連続的に異なる処理を行えるようになつてい
る。そのため、効率よく生産ができ、かつ異なる種類の
化合物が不純物となつて得られる半導体の品質を低下さ
せるということを防止できる。また、各半導体製造装置
100に、２個の混合室24,30を設けているため、複数の種
類の異なるガスをそれぞれのノズル孔14から吐出できる
ようになり、使用方法を多様化することができる。さら
に、ヒータ44を上板18の上方に配設し、この上板18を介
して間接的に基板300を加熱するとともに、半導体析出
用のガス状化合物を基板300の下方から吐出させるた
め、ヒータ44の発熱による気体の対流に左右されず適正
な処理ができ、効果的に良質の半導体層を析出させるこ
とができる。また、ノズル孔14と基板300との距離がIII
族化合物の平均自由行路よりも短くなつているため、基
板300に接触する前にこの化合物が反応することがな
い。そのため、得られる半導体に表面欠陥を生じるとい
うことを防止できる。さらに、未反応の化合物を排出口
20から反応室10の外部に排出することにより、反応室10
内に一定の流速の化合物の流れを生じさせるようになつ
ているとともに、混合室24,30に連通する複数個のノズ
ル孔14を２分割する位置に供給管42を配設しているた
め、基板300の表面に均一状態でＶ族化合物等を送るこ
とができIII−Ｖ族化合物からなる半導体層を均一な状
態で析出させることができる。第２の混合室30に排気弁
36を設けているためガス状化合物の基板への断続的な供
給も可能になる。また、TEAsは毒性が少ないため、これ
をＶ族化合物として使用すると使用後の処理が容易であ
る。さらに、キヤリアガスを用いないため使用ガスが少
量になり、廃棄等の処理が容易になる。また、上板18を
反応室10の上部側で回転させることにより均一層を得や
すくなる。なお、この場合は、反応室10を円柱状に形成
しておくことが好ましい。
なお、上記実施例において、３個の半導体製造装置100
を同形のものとしているがこれに限定するものではな
く、第１の帯域に使用する半導体製造装置100aには、ノ
ズル等を設けず、単に加熱および冷却ができる室として
もよいし、他の半導体製造装置100についてもそこで行
われる処理に対応して混合室を１個にしたり、さらに加
法に追加して３個以上にする等変形させてもよい。ま
た、第２の混合室30の下方に他の混合室を設けて他種類
のIII族化合物等を基板300に吐出できるようにする場
合、排気弁36は最下段の混合室に設けるか、またはそれ
ぞれの混合室に設けてもよい。
を同形のものとしているがこれに限定するものではな
く、第１の帯域に使用する半導体製造装置100aには、ノ
ズル等を設けず、単に加熱および冷却ができる室として
もよいし、他の半導体製造装置100についてもそこで行
われる処理に対応して混合室を１個にしたり、さらに加
法に追加して３個以上にする等変形させてもよい。ま
た、第２の混合室30の下方に他の混合室を設けて他種類
のIII族化合物等を基板300に吐出できるようにする場
合、排気弁36は最下段の混合室に設けるか、またはそれ
ぞれの混合室に設けてもよい。
この発明の半導体の製造方法は、以上のように構成され
ているため、欠陥のない良質のIII−Ｖ族化合物半導体
素子を効率良く製造することができる。
ているため、欠陥のない良質のIII−Ｖ族化合物半導体
素子を効率良く製造することができる。
第１図はこの発明の一実施例に用いる装置を示す縦断面
図、第２図はその横断面図、第３図はその要部縦断面
図、第４図はその孔および供給管の分布状態を示す平面
図、第５図はHEMTエピタキシー層の析出プロセスのチヤ
ート図、第６図は従来例の断面図である。 100a,100b,100c……半導体製造装置、200……真空室、3
00……基板
図、第２図はその横断面図、第３図はその要部縦断面
図、第４図はその孔および供給管の分布状態を示す平面
図、第５図はHEMTエピタキシー層の析出プロセスのチヤ
ート図、第６図は従来例の断面図である。 100a,100b,100c……半導体製造装置、200……真空室、3
00……基板
Claims (3)
- 【請求項１】真空化学エピタキシー系の真空室内に配設
された基板の表面に半導体層を析出させる半導体の製造
方法であつて、上記真空室を10-6トル以下の真空状態に
するとともに３個の帯域に分け、この真空室内の第１の
帯域で上記基板を500℃〜700℃の温度で10〜20分加熱し
たのち、第２の帯域で上記基板の表面にガス状のIII族
およびＶ族化合物を接触させることにより厚みが９×10
3〜1.1×104Åの無ドープGaAs層を析出させ、さらに上
記ガスにAl含有化合物を加えて無ドープGaAs層の表面に
厚みが30〜100Åの無ドープAlZGa１−ＺAs層を析出さ
せ、第３の帯域でこの無ドープAlZGa１−ＺAs層の表面
に上記ガス,Al含有化合物およびｎ型ドーパントを接触
させて厚みが300〜700Åでドーピング濃度が略２×1018
原子/cm3のn+型AlZGa１−ＺAs層を析出させ、ついでAl
含有化合物を停止させ上記ガスおよびｎ型ドーパントを
接触させることにより厚みが500〜1500Åのn+型GaAs層
を析出させ、上記基板への上記ガスおよびドーパントの
接触を停止した状態で10〜20分保持したのち、この基板
を第１の帯域に移動させ第１の帯域で冷却して真空室の
外部に取り出し、これに信号源接点，ゲート接点および
ドレーン接点を設けることを特徴とする半導体の製造方
法。 - 【請求項２】III族化合物が、ガリウム含有ガスである
特許請求の範囲第１項記載の半導体の製造方法。 - 【請求項３】Ｖ族化合物がアルシン含有ガスである特許
請求の範囲第１項または第２項記載の半導体の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30420887A JPH0691026B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30420887A JPH0691026B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144624A JPH01144624A (ja) | 1989-06-06 |
| JPH0691026B2 true JPH0691026B2 (ja) | 1994-11-14 |
Family
ID=17930315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30420887A Expired - Fee Related JPH0691026B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691026B2 (ja) |
-
1987
- 1987-11-30 JP JP30420887A patent/JPH0691026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01144624A (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000509B1 (ko) | 반도체 제조장치 | |
| US20180209043A1 (en) | Epitaxial chamber with customizable flow injection | |
| TW544775B (en) | Chemical vapor deposition apparatus and chemical vapor deposition method | |
| US8133322B2 (en) | Apparatus for inverted multi-wafer MOCVD fabrication | |
| EP0502209B1 (en) | Method and apparatus for growing compound semiconductor crystals | |
| US4951603A (en) | Apparatus for producing semiconductors | |
| US4838201A (en) | Apparatus and process for vacuum chemical epitaxy | |
| US4829021A (en) | Process for vacuum chemical epitaxy | |
| EP0319121B1 (en) | Apparatus for producing semiconductors | |
| CN101445955A (zh) | 空间调制原子层化学气相淀积外延生长的装置及方法 | |
| JPH0691025B2 (ja) | 半導体の製造方法 | |
| JP2528165B2 (ja) | 半導体製造装置 | |
| JP2543961B2 (ja) | 半導体製造装置 | |
| KR950008842B1 (ko) | 반도체 제조장치 | |
| JPH01144624A (ja) | 半導体の製造方法 | |
| JP2537626B2 (ja) | 単原子層薄膜堆積装置 | |
| KR950008843B1 (ko) | 반도체 제조장치 | |
| EP0319122B1 (en) | Apparatus and its use for producing semiconductors | |
| JPH0527598B2 (ja) | ||
| JP3168275B2 (ja) | 半導体結晶成長装置 | |
| JP3035953B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の気相成長方法 | |
| KR950000510B1 (ko) | 반도체 제조장치 | |
| JPH01257322A (ja) | 半導体の製造方法 | |
| JPH0831415B2 (ja) | 半導体製造装置 | |
| JPH01257323A (ja) | 半導体製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |