JPH0691082B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0691082B2 JPH0691082B2 JP63257682A JP25768288A JPH0691082B2 JP H0691082 B2 JPH0691082 B2 JP H0691082B2 JP 63257682 A JP63257682 A JP 63257682A JP 25768288 A JP25768288 A JP 25768288A JP H0691082 B2 JPH0691082 B2 JP H0691082B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- layer
- inorganic insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に多層配線
の層間絶縁膜に使用される無機絶縁膜層形成技術に関す
るものである。
の層間絶縁膜に使用される無機絶縁膜層形成技術に関す
るものである。
（従来の技術） 第５図を用いて、二層配線におけるプラズマ・シリコン
酸化膜の層間絶縁膜層の形成法の従来例を簡単に示す。
第５図（ａ）に示すように、熱シリコン酸化膜が形成さ
れた半導体基板11に設けられた、所定のパターンを有す
る1.0μｍ厚のAl-Si-Cuから成る第１層目の配線12上
に、プラズマCVD法によりプラズマ・シリコン酸化膜
（以下、P-SiO膜と称する）13を1.5μｍ堆積し、2.0μ
ｍ厚のポジ型フォトレジスト14を塗布した後、該P-SiO
膜13と該ポジ型フォトレジスト14のエッチング速度が同
一となるRIE条件で、該第１層目の配線12上のP-SiO膜13
を0.2μｍまでエッチ・バックする。
酸化膜の層間絶縁膜層の形成法の従来例を簡単に示す。
第５図（ａ）に示すように、熱シリコン酸化膜が形成さ
れた半導体基板11に設けられた、所定のパターンを有す
る1.0μｍ厚のAl-Si-Cuから成る第１層目の配線12上
に、プラズマCVD法によりプラズマ・シリコン酸化膜
（以下、P-SiO膜と称する）13を1.5μｍ堆積し、2.0μ
ｍ厚のポジ型フォトレジスト14を塗布した後、該P-SiO
膜13と該ポジ型フォトレジスト14のエッチング速度が同
一となるRIE条件で、該第１層目の配線12上のP-SiO膜13
を0.2μｍまでエッチ・バックする。
表面清浄化後、第５図（ｂ）に示すように1.0μｍ厚のP
-SiO膜15を再堆積し、平坦な層間絶縁膜層を形成後、通
常のフォトリソグラフィ法とRIE法により所定の位置に
スルーホール17を形成する。この後、通常のスパッタ
法、フォトリソグラフィ法とRIE法により、所定のパタ
ーンを有する、1.0μｍ厚のAl-Si-Cuから成る第２層目
の配線18を形成する。
-SiO膜15を再堆積し、平坦な層間絶縁膜層を形成後、通
常のフォトリソグラフィ法とRIE法により所定の位置に
スルーホール17を形成する。この後、通常のスパッタ
法、フォトリソグラフィ法とRIE法により、所定のパタ
ーンを有する、1.0μｍ厚のAl-Si-Cuから成る第２層目
の配線18を形成する。
次に、第５図（ｃ）に示すように、トップ・パシベーシ
ョン膜19として、前述のプラズマCVD法により1.0μｍ厚
のP-SiO膜を堆積した後、通常のフォトリソグラフィ法
とRIE法により、所定のボンディング・パッド開孔部を
形成し、二層配線構造を完成する。
ョン膜19として、前述のプラズマCVD法により1.0μｍ厚
のP-SiO膜を堆積した後、通常のフォトリソグラフィ法
とRIE法により、所定のボンディング・パッド開孔部を
形成し、二層配線構造を完成する。
（発明が解決しようとする課題） 一般に、半導体装置の信頼性向上のため、多層配線の層
間絶縁膜やトップ・パシベーション膜として、P-SiO膜
などの無機絶縁膜が使用されている。しかし、従来の無
機絶縁膜層形成技術には以下に示す問題点がある。
間絶縁膜やトップ・パシベーション膜として、P-SiO膜
などの無機絶縁膜が使用されている。しかし、従来の無
機絶縁膜層形成技術には以下に示す問題点がある。
従来例に示したプラズマCVD法（膜形成条件：SiH4/N2O
＝200/2400SCCM-1.5KW-0.4Torr-300℃）により形成した
P-SiO膜には、膜表面から0.2μｍ程度の深さまでシリコ
ン過剰層16が存在することが第６図に示すオージェ電子
分析から分かる。また、第７図に一例を示すが、膜形成
条件、形成方法（プラズマCVD、減圧CVD、常圧CVD、ス
パッタ法やECRプラズマCVD法）や装置により該シリコン
過剰層16の厚さは異なるが、ほとんどの場合、形成した
膜厚の５〜35％の範囲にあることが判明している。さら
に、シリコン酸化膜以外のシリコン窒化膜やシリコン炭
化膜などの場合も、同様な範囲の厚さで、該シリコン過
剰層の形成されることも確認した。
＝200/2400SCCM-1.5KW-0.4Torr-300℃）により形成した
P-SiO膜には、膜表面から0.2μｍ程度の深さまでシリコ
ン過剰層16が存在することが第６図に示すオージェ電子
分析から分かる。また、第７図に一例を示すが、膜形成
条件、形成方法（プラズマCVD、減圧CVD、常圧CVD、ス
パッタ法やECRプラズマCVD法）や装置により該シリコン
過剰層16の厚さは異なるが、ほとんどの場合、形成した
膜厚の５〜35％の範囲にあることが判明している。さら
に、シリコン酸化膜以外のシリコン窒化膜やシリコン炭
化膜などの場合も、同様な範囲の厚さで、該シリコン過
剰層の形成されることも確認した。
該シリコン過剰層16は、膜厚制御のため形成反応を急停
止した際に質量の軽い原子（例:P-SiOの場合は酸素原
子）が膜表面から抜けることで形成されると考えられ、
該シリコン過剰層16における原子間の結合には不完全あ
るいは弱い部分が多く存在する。このため、特に電気特
性が極めて不安定となり、従来例において以下の問題点
がある。
止した際に質量の軽い原子（例:P-SiOの場合は酸素原
子）が膜表面から抜けることで形成されると考えられ、
該シリコン過剰層16における原子間の結合には不完全あ
るいは弱い部分が多く存在する。このため、特に電気特
性が極めて不安定となり、従来例において以下の問題点
がある。
絶縁膜上の配線間リーク・レベルが極めて高い。例え
ば、第３図に示すように、P-SiO層間絶縁膜上の第２層
目の配線間のリークは、配線間隔1.5μｍ、電界0.5MV/c
mで約203pA/cmと熱シリコン酸化膜上に形成した場合の
配線リーク（0.52pA/cm）の約390倍となる。
ば、第３図に示すように、P-SiO層間絶縁膜上の第２層
目の配線間のリークは、配線間隔1.5μｍ、電界0.5MV/c
mで約203pA/cmと熱シリコン酸化膜上に形成した場合の
配線リーク（0.52pA/cm）の約390倍となる。
第４図に示すようなMIS構造による界面電荷密度Nssと
BT処理による界面電荷密度の変動量ΔNssのレベルが高
い。例えば、従来例のP-SiO膜の場合、Nss＝2.0×1011c
m-2と高く、BT処理（1MV/cm-300℃‐20分）後の変動量
ΔNssは、ゲート電極陽極（＋BT）時でΔNss≒＋1.2×1
011cm-2の正イオン可動型と正常な挙動を示すが、ゲー
ト電極（−BT）時でΔNss≒＋7.5×1010cm-2と正イオン
可動形とは異なった挙動を示し、Nss変動やVthの安定
性、信頼性が低下する。尚、第４図では、ｎ形シリコン
基板61上に、ゲート酸化膜62、P-SiO膜63、ゲート電極
（1.0μmAl）64が順次積層されている。
BT処理による界面電荷密度の変動量ΔNssのレベルが高
い。例えば、従来例のP-SiO膜の場合、Nss＝2.0×1011c
m-2と高く、BT処理（1MV/cm-300℃‐20分）後の変動量
ΔNssは、ゲート電極陽極（＋BT）時でΔNss≒＋1.2×1
011cm-2の正イオン可動型と正常な挙動を示すが、ゲー
ト電極（−BT）時でΔNss≒＋7.5×1010cm-2と正イオン
可動形とは異なった挙動を示し、Nss変動やVthの安定
性、信頼性が低下する。尚、第４図では、ｎ形シリコン
基板61上に、ゲート酸化膜62、P-SiO膜63、ゲート電極
（1.0μmAl）64が順次積層されている。
本発明は、上記の事情に鑑みてなされたものでプラズマ
CVD法などの従来法により無機絶縁膜を形成した後、該
無機絶縁膜表面から形成膜厚の５〜35％程度の厚さに形
成されるシリコン過剰層のように、軽い構成原子が外部
拡散し、重い構成原子が過剰となった表層部を、プラズ
マ酸化などで外部拡散した軽い構成原子を補充すること
で、該表層部の膜質を改善し、電気的に安定で信頼性の
高い無機絶縁膜を形成し得る半導体装置の製造方法を提
供することを目的とする。
CVD法などの従来法により無機絶縁膜を形成した後、該
無機絶縁膜表面から形成膜厚の５〜35％程度の厚さに形
成されるシリコン過剰層のように、軽い構成原子が外部
拡散し、重い構成原子が過剰となった表層部を、プラズ
マ酸化などで外部拡散した軽い構成原子を補充すること
で、該表層部の膜質を改善し、電気的に安定で信頼性の
高い無機絶縁膜を形成し得る半導体装置の製造方法を提
供することを目的とする。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、所定の構造とパターンを有する半導体基板上
に、層間絶縁膜あるいはパシベーション膜として、無機
絶縁膜を形成する場合において、プラズマCVD法などで
無機絶縁膜を形成後、該無機絶縁膜形成反応終了時に軽
い構成原子の少なくとも一部が外部拡散し、重い構成原
子が過剰となった該無機絶縁膜の表層部の膜質改善を目
的に、該重い構成原子と反応し、該無機絶縁膜と同等の
膜質の安定な絶縁膜形成に必要な、少なくとも１種類以
上のより軽い原子例えば、酸素、窒素、炭素などを含む
雰囲気によるプラズマ処理を行なうことを特徴とした無
機絶縁膜形成技術であり、該プラズマ処理で損失した軽
い構成原子を補充し、該重い構成原子の過剰層を改質し
て、電気的特性などの安定した、より信頼性の高い無機
絶縁膜の形成を容易に実現できる。
に、層間絶縁膜あるいはパシベーション膜として、無機
絶縁膜を形成する場合において、プラズマCVD法などで
無機絶縁膜を形成後、該無機絶縁膜形成反応終了時に軽
い構成原子の少なくとも一部が外部拡散し、重い構成原
子が過剰となった該無機絶縁膜の表層部の膜質改善を目
的に、該重い構成原子と反応し、該無機絶縁膜と同等の
膜質の安定な絶縁膜形成に必要な、少なくとも１種類以
上のより軽い原子例えば、酸素、窒素、炭素などを含む
雰囲気によるプラズマ処理を行なうことを特徴とした無
機絶縁膜形成技術であり、該プラズマ処理で損失した軽
い構成原子を補充し、該重い構成原子の過剰層を改質し
て、電気的特性などの安定した、より信頼性の高い無機
絶縁膜の形成を容易に実現できる。
（実施例） 以下図面を参照して本発明の実施例を詳細に説明する。
第１図（ａ），（ｂ），（ｃ），（ｄ）は本発明の一実
施例を示す。即ち、第１図（ａ）に示すように、熱シリ
コン酸化膜の形成された半導体基板71上に、通常のスパ
ッタ法で1.0μｍ厚のAl-Si-Cu膜を堆積した後、通常の
フォトリソグラフィ法とRIE法により所定のパターンを
有する第１層目の配線72を形成した。プラズマCVD法（S
iH4/N2O＝200/2400SCCM-0.4Torr-1.5KW-300℃）により
1.5μｍ厚のP-SiO膜73を堆積し、ポジ系フォトレジスト
74を2.0μｍ厚に塗布した後、RIE法（CHF3/C2F6/O2/He
＝10/35/20/35SCCM-3.0Torr-550W）によりP-SiO膜73と
該ポジ系フォトレジスト74を同一のエッチング速度で、
該第１層目の配線72上の該P-SiO膜73の膜厚が0.2μｍに
なるまでエッチ・バックした。
施例を示す。即ち、第１図（ａ）に示すように、熱シリ
コン酸化膜の形成された半導体基板71上に、通常のスパ
ッタ法で1.0μｍ厚のAl-Si-Cu膜を堆積した後、通常の
フォトリソグラフィ法とRIE法により所定のパターンを
有する第１層目の配線72を形成した。プラズマCVD法（S
iH4/N2O＝200/2400SCCM-0.4Torr-1.5KW-300℃）により
1.5μｍ厚のP-SiO膜73を堆積し、ポジ系フォトレジスト
74を2.0μｍ厚に塗布した後、RIE法（CHF3/C2F6/O2/He
＝10/35/20/35SCCM-3.0Torr-550W）によりP-SiO膜73と
該ポジ系フォトレジスト74を同一のエッチング速度で、
該第１層目の配線72上の該P-SiO膜73の膜厚が0.2μｍに
なるまでエッチ・バックした。
O2プラズマ・アッシング法と流水水洗による表面清浄
後、第１図（ｂ）に示すように、1.0μｍ厚のP-SiO膜75
を前述と同じプラズマCVD条件で堆積し、プラズマCVD装
置の到達真空度まで引き、連続してN2Oによるプラズマ
処理（N2O＝2800SCCM-0.4Torr-1.2KW-300℃）を行なっ
た。該プラズマ処理により、堆積後に該P-SiO膜75の表
層に堆積膜厚の20％に相当する0.20μｍ厚で存在するシ
リコン過剰層76（第２図に示すようにオージェ電子分析
で確認）をおおむねP-SiO膜に改質した。76′が膜質の
改善された部分である。
後、第１図（ｂ）に示すように、1.0μｍ厚のP-SiO膜75
を前述と同じプラズマCVD条件で堆積し、プラズマCVD装
置の到達真空度まで引き、連続してN2Oによるプラズマ
処理（N2O＝2800SCCM-0.4Torr-1.2KW-300℃）を行なっ
た。該プラズマ処理により、堆積後に該P-SiO膜75の表
層に堆積膜厚の20％に相当する0.20μｍ厚で存在するシ
リコン過剰層76（第２図に示すようにオージェ電子分析
で確認）をおおむねP-SiO膜に改質した。76′が膜質の
改善された部分である。
次に第１図（ｃ）に示すように、通常のフォトリソグラ
フィ法とRIE法により所定の位置にスルーホール77を形
成した後、通常のスパッタ法、フォトリソグラフィ法と
RIE法により所定のパターンを有する1.0μｍ厚のAl-Si-
Cuから成る第２層目の配線78を形成した。
フィ法とRIE法により所定の位置にスルーホール77を形
成した後、通常のスパッタ法、フォトリソグラフィ法と
RIE法により所定のパターンを有する1.0μｍ厚のAl-Si-
Cuから成る第２層目の配線78を形成した。
次に、第１図（ｄ）に示すように、トップ・パシベーシ
ョン膜79として、前述のプラズマCVD条件による1.0μｍ
厚のP-SiO膜を堆積し、該プラズマ処理を行なった後、
通常のフォトリソグラフィ法とRIE法により所定のボン
ディング・パッド開孔部を形成し本発明による二層配線
構造を完成した。
ョン膜79として、前述のプラズマCVD条件による1.0μｍ
厚のP-SiO膜を堆積し、該プラズマ処理を行なった後、
通常のフォトリソグラフィ法とRIE法により所定のボン
ディング・パッド開孔部を形成し本発明による二層配線
構造を完成した。
尚、上記実施例では、多層配線の層間絶縁膜を例として
いるが、パシベーション膜など半導体基板上に形成され
る無機絶縁膜であれば、どの段階で適応しても良い。
いるが、パシベーション膜など半導体基板上に形成され
る無機絶縁膜であれば、どの段階で適応しても良い。
又、上記実施例では、無機絶縁膜としてプラズマCVD法
によるP-SiO膜を用いたが、形成法はプラズマCVD法以外
の減圧CVD法、常圧CVD法やECRプラズマCVD法などの化学
気相成長法あるいはスパッタ法などの物理成長であれば
良く、形成される膜種類もシリコン酸化膜、シリコン窒
化膜、シリコン炭化膜などのシリコン化合物による無機
絶縁膜あるいはシリコン化合物以外で半導体装置に適応
できる無機絶縁膜であれば良いことは云うまでもない。
によるP-SiO膜を用いたが、形成法はプラズマCVD法以外
の減圧CVD法、常圧CVD法やECRプラズマCVD法などの化学
気相成長法あるいはスパッタ法などの物理成長であれば
良く、形成される膜種類もシリコン酸化膜、シリコン窒
化膜、シリコン炭化膜などのシリコン化合物による無機
絶縁膜あるいはシリコン化合物以外で半導体装置に適応
できる無機絶縁膜であれば良いことは云うまでもない。
更に、上記実施例で用いたP-SiO膜のようなシリコン化
合物では、膜表層部にシリコン過剰層が形成されるが、
シリコン化合物以外でも、前述のように軽い構成原子の
外部拡散により重い構成原子の過剰層が形成されること
は云うまでもない。
合物では、膜表層部にシリコン過剰層が形成されるが、
シリコン化合物以外でも、前述のように軽い構成原子の
外部拡散により重い構成原子の過剰層が形成されること
は云うまでもない。
又、本実施例では、P-SiO膜表層に形成されたシリコン
過剰層の改質のため、N2Oプラズマ処理を行ない、該シ
リコン過剰層を概ね正常なP-SiO膜としているが、軽い
構成原子の外部拡散による重い構成原子の過剰層を安定
な絶縁膜に改善することを目的としたプラズマ処理に
は、該重い構成原子と反応し、安定な絶縁膜を形成する
外部拡散した相対的に軽い元素と同種の少なくとも１種
類以上のより軽い原子を含むガス雰囲気であれば良く、
重い構成原子の過剰層が改質された膜質が安定な絶縁膜
で、該重い原子の過剰層下に形成された膜質と同等であ
れば良い。つまり、表層のシリコン過剰層の膜質改善の
ため、N2O以外のO2、N2、NO、NO2、CO、CO2、CH4、C2H8な
どのSi原子と反応する、Ｏ、Ｎ、Ｃ原子を供給する少な
くとも１種類以上のガスによるプラズマ処理を行ない、
改質された膜質がP-SiO以外のP-SiN、P-SiCあるいはこ
れらの安定な中間的絶縁物質であれば良い。
過剰層の改質のため、N2Oプラズマ処理を行ない、該シ
リコン過剰層を概ね正常なP-SiO膜としているが、軽い
構成原子の外部拡散による重い構成原子の過剰層を安定
な絶縁膜に改善することを目的としたプラズマ処理に
は、該重い構成原子と反応し、安定な絶縁膜を形成する
外部拡散した相対的に軽い元素と同種の少なくとも１種
類以上のより軽い原子を含むガス雰囲気であれば良く、
重い構成原子の過剰層が改質された膜質が安定な絶縁膜
で、該重い原子の過剰層下に形成された膜質と同等であ
れば良い。つまり、表層のシリコン過剰層の膜質改善の
ため、N2O以外のO2、N2、NO、NO2、CO、CO2、CH4、C2H8な
どのSi原子と反応する、Ｏ、Ｎ、Ｃ原子を供給する少な
くとも１種類以上のガスによるプラズマ処理を行ない、
改質された膜質がP-SiO以外のP-SiN、P-SiCあるいはこ
れらの安定な中間的絶縁物質であれば良い。
また、重い原子の過剰層の膜質改善のためのプラズマ処
理の条件は安定に絶縁膜が形成されるものなら良く、無
機絶縁膜の形成と必ずしも連続して行なう必要はない。
理の条件は安定に絶縁膜が形成されるものなら良く、無
機絶縁膜の形成と必ずしも連続して行なう必要はない。
なお、「重い」、「軽い」と云う意味は原子量の相対的
な差を示す。
な差を示す。
［発明の効果］ 以上のように本発明は、プラズマCVD法などの化学気相
成長法あるいはスパッタ法などの物理成長法により形成
された無機絶縁膜表層に存在する、軽い構成原子が外部
拡散して重い構成原子が過剰となった不安定層を、該重
い構成原子と反応し、安定な絶縁膜の形成に必要な少な
くとも１種類以上の相対的に軽い原子を含むガス雰囲気
でプラズマ処理を行ない、過剰な重い原子に損失した軽
い原子と同種の相対的に軽い原子を補充し、安定な絶縁
膜層にすることを特徴とし、以下のような効果がある。
成長法あるいはスパッタ法などの物理成長法により形成
された無機絶縁膜表層に存在する、軽い構成原子が外部
拡散して重い構成原子が過剰となった不安定層を、該重
い構成原子と反応し、安定な絶縁膜の形成に必要な少な
くとも１種類以上の相対的に軽い原子を含むガス雰囲気
でプラズマ処理を行ない、過剰な重い原子に損失した軽
い原子と同種の相対的に軽い原子を補充し、安定な絶縁
膜層にすることを特徴とし、以下のような効果がある。
無機絶縁膜表面のリーク・レベルが極めて低い。実施
例におけるP-SiO層間絶縁膜上の第２層目の配線間リー
クは、従来と同一測定条件（配線間隔1.5μｍ、印加電
界0.5MV/cm）で、0.8〜1.0pA/cmと従来例の約1/203〜1/
254と極めて低いレベルにある（第３図参照）。
例におけるP-SiO層間絶縁膜上の第２層目の配線間リー
クは、従来と同一測定条件（配線間隔1.5μｍ、印加電
界0.5MV/cm）で、0.8〜1.0pA/cmと従来例の約1/203〜1/
254と極めて低いレベルにある（第３図参照）。
第４図に示すMIS構造による界面電荷密度Nss＝1.1×1
011cm-2と従来例の約1/2であり、BT処理（1MV/cm-300℃
‐20分）後の変動量ΔNssは、ゲート電極陽極（＋BT）
時でΔNss≒＋6.5×1010cm-2、ゲート電極陰極（−BT）
時でΔNss＝＋0.52×1010cm-2（ほとんど増加なし）と
正常な正イオン可動型の挙動を示し、Nss、ΔNssのレベ
ルは共に低く、安定性、信頼性の向上を示している。
011cm-2と従来例の約1/2であり、BT処理（1MV/cm-300℃
‐20分）後の変動量ΔNssは、ゲート電極陽極（＋BT）
時でΔNss≒＋6.5×1010cm-2、ゲート電極陰極（−BT）
時でΔNss＝＋0.52×1010cm-2（ほとんど増加なし）と
正常な正イオン可動型の挙動を示し、Nss、ΔNssのレベ
ルは共に低く、安定性、信頼性の向上を示している。
第１図は本発明の一実施例の形成工程を示す断面図、第
２図は本発明によるシリコン過剰層膜質改善効果を示す
オージェ電子分析の結果の一例を示す特性図、第３図は
本発明及び従来による無機絶縁膜上配線間リーク測定結
果の一例を示す特性図、第４図はMIS構造半導体装置の
一例を示す断面図、第５図は従来の無機絶縁膜の形成工
程を示す断面図、第６図は従来のP-SiO膜表層にシリコ
ン過剰層の存在を示すオージェ電子分析の結果を示す特
性図、第７図は従来のシリコン過剰層のプラズマCVD条
件依存性の一例を示す特性図である。 71……半導体基板、72……第１層目の配線、73……P-Si
O膜、74……ポジ型フォトレジスト、75……P-SiO膜、76
……シリコン過剰層、77……スルーホール、78……第２
層目の配線、79……トップ・パシベーション膜。
２図は本発明によるシリコン過剰層膜質改善効果を示す
オージェ電子分析の結果の一例を示す特性図、第３図は
本発明及び従来による無機絶縁膜上配線間リーク測定結
果の一例を示す特性図、第４図はMIS構造半導体装置の
一例を示す断面図、第５図は従来の無機絶縁膜の形成工
程を示す断面図、第６図は従来のP-SiO膜表層にシリコ
ン過剰層の存在を示すオージェ電子分析の結果を示す特
性図、第７図は従来のシリコン過剰層のプラズマCVD条
件依存性の一例を示す特性図である。 71……半導体基板、72……第１層目の配線、73……P-Si
O膜、74……ポジ型フォトレジスト、75……P-SiO膜、76
……シリコン過剰層、77……スルーホール、78……第２
層目の配線、79……トップ・パシベーション膜。
フロントページの続き (56)参考文献 特開 昭54−2070（ＪＰ，Ａ) 特開 昭55−113335（ＪＰ，Ａ) 特開 昭60−54469（ＪＰ，Ａ)
Claims (4)
- 【請求項１】半導体基板上に無機絶縁膜を形成する半導
体装置の製造方法において、半導体基板上に無機絶縁膜
を形成する工程と、この工程により形成された無機絶縁
膜の相対的に重い構成元素と反応し、該無機絶縁膜と同
等の膜質の安定な絶縁膜の形成に必要な少なくとも１種
類以上の相対的に軽い構成元素を含むガス雰囲気でのプ
ラズマ処理を行う工程とを具備したことを特徴とする半
導体装置の製造方法。 - 【請求項２】無機絶縁膜を形成する工程とプラズマ処理
を行う工程が、半導体基板を大気に晒すことなく連続的
に行なわれることを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項３】重い構成元素として少なくともSiを含むこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】相対的に軽い構成元素としてＯ、Ｎ、Ｃの
中の少なくとも１種類以上を含むことを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257682A JPH0691082B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257682A JPH0691082B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103935A JPH02103935A (ja) | 1990-04-17 |
| JPH0691082B2 true JPH0691082B2 (ja) | 1994-11-14 |
Family
ID=17309643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63257682A Expired - Fee Related JPH0691082B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691082B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2659600B2 (ja) * | 1990-01-18 | 1997-09-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2888158B2 (ja) * | 1995-01-18 | 1999-05-10 | 日本電気株式会社 | 弾性表面波装置の製造方法 |
| US6541369B2 (en) * | 1999-12-07 | 2003-04-01 | Applied Materials, Inc. | Method and apparatus for reducing fixed charges in a semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS542070A (en) * | 1977-06-07 | 1979-01-09 | Toshiba Corp | Manufacture for semiconductor element |
| JPS55113335A (en) * | 1979-02-23 | 1980-09-01 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6054469A (ja) * | 1983-09-05 | 1985-03-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-10-13 JP JP63257682A patent/JPH0691082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02103935A (ja) | 1990-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| US5002902A (en) | Method for fabricating a semiconductor device including the step of forming an alignment mark | |
| US4543592A (en) | Semiconductor integrated circuits and manufacturing process thereof | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US6992005B2 (en) | Semiconductor device and method of manufacturing the same | |
| US3967310A (en) | Semiconductor device having controlled surface charges by passivation films formed thereon | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| JPS6231506B2 (ja) | ||
| JP2917783B2 (ja) | 半導体装置及びその製造方法 | |
| US5744378A (en) | Method for fabricating a semiconductor device having multilevel interconnections | |
| US7071094B2 (en) | Dual layer barrier film techniques to prevent resist poisoning | |
| US5502005A (en) | Production method of semiconductor device having a wiring layer containing gold | |
| US5344797A (en) | Method of forming interlevel dielectric for integrated circuits | |
| US5985749A (en) | Method of forming a via hole structure including CVD tungsten silicide barrier layer | |
| US4454166A (en) | Process for preparing semiconductor device | |
| US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
| JPH0691082B2 (ja) | 半導体装置の製造方法 | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JPS6059738B2 (ja) | 半導体装置の製造方法 | |
| JPH10229083A (ja) | 金属配線および／または金属プラグの形成方法 | |
| JPH0529316A (ja) | 半導体装置の製造方法 | |
| JPH04324636A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |