JPH0691106B2 - 絶縁ゲート型トランジスタの製造方法 - Google Patents
絶縁ゲート型トランジスタの製造方法Info
- Publication number
- JPH0691106B2 JPH0691106B2 JP62302366A JP30236687A JPH0691106B2 JP H0691106 B2 JPH0691106 B2 JP H0691106B2 JP 62302366 A JP62302366 A JP 62302366A JP 30236687 A JP30236687 A JP 30236687A JP H0691106 B2 JPH0691106 B2 JP H0691106B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- metal layer
- insulated gate
- lift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子、とりわけ絶縁ゲート型トランジス
タおよびその製造方法に関するものであり、マトリクス
型画像表示装置において有用である。
タおよびその製造方法に関するものであり、マトリクス
型画像表示装置において有用である。
従来の技術 近年の微細加工技術および材料技術、さらには高密度実
装技術等の進歩により２〜６インチと小型ではあるが液
晶パネルによってテレビ画像を提供することが可能とな
り、一部は商品化されている。液晶パネルでは画素毎に
スイッチング素子を内蔵した、言わゆるアクティブ型に
なると高いコントラスト比も得られ、ほぼCRTと同等の
画質が実現している。
装技術等の進歩により２〜６インチと小型ではあるが液
晶パネルによってテレビ画像を提供することが可能とな
り、一部は商品化されている。液晶パネルでは画素毎に
スイッチング素子を内蔵した、言わゆるアクティブ型に
なると高いコントラスト比も得られ、ほぼCRTと同等の
画質が実現している。
このような液晶パネルはマトリクス型画像表示装置とも
呼ばれるが、その理由は提供される画面が縦（走査）方
向には120〜480本の走査線と横方向には240〜720本の信
号線との交点に独立した非常に多くの画素が配列（行
列）しているからである。
呼ばれるが、その理由は提供される画面が縦（走査）方
向には120〜480本の走査線と横方向には240〜720本の信
号線との交点に独立した非常に多くの画素が配列（行
列）しているからである。
さてスイッチング素子にはMIM（金属−酸化膜−金属）
やダイオードなどの２端子素子とTFT（薄膜トランジス
タ）のような３端子素子があり、なかでも非晶質シリコ
ンの絶縁ゲート型トランジスタの実用化研究が活発であ
る。これはP-CVD（プラズマ気相成長）技術を中核と
し、低温形成が可能なこと、安価なガラス基板が使える
こと、大面積化が容易であるなどの理由により工業化へ
の道が拓けつつあるからである。
やダイオードなどの２端子素子とTFT（薄膜トランジス
タ）のような３端子素子があり、なかでも非晶質シリコ
ンの絶縁ゲート型トランジスタの実用化研究が活発であ
る。これはP-CVD（プラズマ気相成長）技術を中核と
し、低温形成が可能なこと、安価なガラス基板が使える
こと、大面積化が容易であるなどの理由により工業化へ
の道が拓けつつあるからである。
第３図ａは本発明者が実用化した絶縁ゲート型トランジ
スタの平面図であり、第３図ｂは第３図ａの切断線A-
A′上の要部断面図である。このトランジスタは絵素電
極とともにアクティブ型液晶パネルの一方の基方となる
のであるが液晶パネルの構造に関してはここでは割愛す
る。
スタの平面図であり、第３図ｂは第３図ａの切断線A-
A′上の要部断面図である。このトランジスタは絵素電
極とともにアクティブ型液晶パネルの一方の基方となる
のであるが液晶パネルの構造に関してはここでは割愛す
る。
上記絶縁ゲート型トランジスタの製造工程は以下に述べ
る通りである。まず絶縁性基板、例えばガラス板１の一
主面上にゲート２となる第１の金属層、例えばクロムを
1000Åの膜厚で選択的に被着形成する。次にP-CVDによ
り全面に絶縁膜−半導体層−絶縁膜を連続的に（大気に
晒さないという意味で）300℃前後の温度で例えば4000
Å−500Å−1000Åの膜厚で被着形成する。絶縁膜とし
てSi3N4を形成するのはSiH4とNH3を主成分とするガスを
用いればよく、半導体層としてはほとんど不純物を含ま
ない非晶質シリコンを形成するのはSiH4を主成分とする
ガスを用いればよい。第１の絶縁膜３はゲート絶縁膜と
なり、第２の絶縁膜５はチャネルを形成する半導体層４
を後工程で保護する機能を有する。そして第２の絶縁膜
５をゲート２上で島状に残して半導体層４の大部分を露
出した後、全面に燐を含んだ非晶質シリコン層６を同じ
くP-CVDで被着する。ついでゲート２への接続を可能と
するためゲート２上の非晶質シリコン層６、４とSi3N4
膜３を一部選択的に除去して開口部７を形成する。引き
続き全面にバリア層８とアルミニウムを例えば1000Å,8
000Åの膜厚で被着形成し、ゲート配線９、ソース・ド
レイン配線10,11を選択的に残し、これらの配線層をマ
スクとして不要なバリア層８、２種類の非晶質シリコン
層6,4を除去して絶縁ゲート型トランジスタが完成す
る。バリア層８はアルミニウムよりなるソース・ドレイ
ン配線10,11が特性安定化のための熱処理によって不純
物を含む非晶質シリコン層６を突き抜けて直接不純物を
含まない非晶質シリコン層４と反応してオーミック性の
低下をもたらす障害を回避するための中間層で、金属で
はクロム，チタン，タンタル，タングステン，モリブデ
ン等が適しており、またタンタル，タングステン，モリ
ブデン等を含むシリサイドも使い易い材料である。
る通りである。まず絶縁性基板、例えばガラス板１の一
主面上にゲート２となる第１の金属層、例えばクロムを
1000Åの膜厚で選択的に被着形成する。次にP-CVDによ
り全面に絶縁膜−半導体層−絶縁膜を連続的に（大気に
晒さないという意味で）300℃前後の温度で例えば4000
Å−500Å−1000Åの膜厚で被着形成する。絶縁膜とし
てSi3N4を形成するのはSiH4とNH3を主成分とするガスを
用いればよく、半導体層としてはほとんど不純物を含ま
ない非晶質シリコンを形成するのはSiH4を主成分とする
ガスを用いればよい。第１の絶縁膜３はゲート絶縁膜と
なり、第２の絶縁膜５はチャネルを形成する半導体層４
を後工程で保護する機能を有する。そして第２の絶縁膜
５をゲート２上で島状に残して半導体層４の大部分を露
出した後、全面に燐を含んだ非晶質シリコン層６を同じ
くP-CVDで被着する。ついでゲート２への接続を可能と
するためゲート２上の非晶質シリコン層６、４とSi3N4
膜３を一部選択的に除去して開口部７を形成する。引き
続き全面にバリア層８とアルミニウムを例えば1000Å,8
000Åの膜厚で被着形成し、ゲート配線９、ソース・ド
レイン配線10,11を選択的に残し、これらの配線層をマ
スクとして不要なバリア層８、２種類の非晶質シリコン
層6,4を除去して絶縁ゲート型トランジスタが完成す
る。バリア層８はアルミニウムよりなるソース・ドレイ
ン配線10,11が特性安定化のための熱処理によって不純
物を含む非晶質シリコン層６を突き抜けて直接不純物を
含まない非晶質シリコン層４と反応してオーミック性の
低下をもたらす障害を回避するための中間層で、金属で
はクロム，チタン，タンタル，タングステン，モリブデ
ン等が適しており、またタンタル，タングステン，モリ
ブデン等を含むシリサイドも使い易い材料である。
発明が解決しようとする問題点 上記した絶縁ゲート型トランジスタはゲート２とソース
・ドレイン配線10,11との平面的な重なりが必須となっ
て、それらの電極間の寄生容量を小さくできない難点が
あることは明白である。加えてバリア層８、２つの非晶
質シリコン層６、４の除去が乾式（ドライ）でなく湿式
食刻の場合には第３図ｃに示すごとく過食刻によってア
ンダーカットを生じる。アンダーカットが大き過ぎると
保護層５の境界付近の非晶質シリコン層４が消失してオ
フセット状態になってトランジスタ動作が得られないの
で、ソース・ドレイン配線10,11とゲート２との重なり
を大きく設定せざるを得なくなり、ますます寄生容量が
大きくなるという欠点を持っている。あるいは第３図ｄ
に示すごとくゲート配線２′とソースまたはドレイン配
線10′との交差部においてはアンダーカットがくびれ12
を伴なって配線10′が断線してしまう恐れも避けられな
い。
・ドレイン配線10,11との平面的な重なりが必須となっ
て、それらの電極間の寄生容量を小さくできない難点が
あることは明白である。加えてバリア層８、２つの非晶
質シリコン層６、４の除去が乾式（ドライ）でなく湿式
食刻の場合には第３図ｃに示すごとく過食刻によってア
ンダーカットを生じる。アンダーカットが大き過ぎると
保護層５の境界付近の非晶質シリコン層４が消失してオ
フセット状態になってトランジスタ動作が得られないの
で、ソース・ドレイン配線10,11とゲート２との重なり
を大きく設定せざるを得なくなり、ますます寄生容量が
大きくなるという欠点を持っている。あるいは第３図ｄ
に示すごとくゲート配線２′とソースまたはドレイン配
線10′との交差部においてはアンダーカットがくびれ12
を伴なって配線10′が断線してしまう恐れも避けられな
い。
問題点を解決するための手段 本発明は上記した問題点を回避するためになされたもの
で、保護絶縁膜上のバリア層と不純物を含む非晶質シリ
コン層の除去をソース・ドレイン配線をマスクとする食
刻ではなく、保護絶縁膜と自己整合的に形成されるよう
リフトオフ層を導入することによって達成される。
で、保護絶縁膜上のバリア層と不純物を含む非晶質シリ
コン層の除去をソース・ドレイン配線をマスクとする食
刻ではなく、保護絶縁膜と自己整合的に形成されるよう
リフトオフ層を導入することによって達成される。
作用 保護絶縁膜上に選択的に形成されたリフトオフ層をマス
クとして保護絶縁膜を選択的に形成し、その後全面に不
純物を含む非晶質シリコン層とバリア層を被着し、リフ
トオフ層の除去とともに上記シリコン層とバリア層を選
択的に除去することによって保護絶縁膜上の上記シリコ
ン層とバリア層を自己整合的に除去することができる。
クとして保護絶縁膜を選択的に形成し、その後全面に不
純物を含む非晶質シリコン層とバリア層を被着し、リフ
トオフ層の除去とともに上記シリコン層とバリア層を選
択的に除去することによって保護絶縁膜上の上記シリコ
ン層とバリア層を自己整合的に除去することができる。
実施例 第１図ａは本発明の一実施例にかかる絶縁ゲート型トラ
ンジスタの平面図であり、第１図ｂ〜ｄは第１図ａの切
断線A-A′上の工程要部断面図であり、第１図ｅは同じ
く切断線B-B′上の要部断面図である。
ンジスタの平面図であり、第１図ｂ〜ｄは第１図ａの切
断線A-A′上の工程要部断面図であり、第１図ｅは同じ
く切断線B-B′上の要部断面図である。
第２の絶縁膜５の被着形成までは従来例と同じプロセス
で進行する。その後第１図ｂに示すように全面にリフト
オフ層13を例えば2000Åの厚さでモリブデンを被着して
形成する。ついで周知の写真食刻によってリフトオフ
（モリブデン）層を選択的に残して13′とし、ひき続き
第２の絶縁層５も選択的に残した後、全面に燐を含んだ
第２の非晶質シリコン層６とバリア層８としてモリブデ
ンシリサイドをそれぞれ500Å,1000Å被着する。第１図
ｃに示した如く、モリブデン層13′と第２の絶縁膜５の
膜厚分だけ段差が存在しているので第２の非晶質シリコ
ン層６とバリア層８は段差部で薄くなってピンホール等
が発生し易くなっている。そこで硝酸液中に浸漬すると
ピンホール部から侵入した硝酸によってモリブデン層1
3′は数秒以内に溶解して消失する。このためモリブデ
ン層13′上の第２の非晶質シリコン層６′とモリブデン
シリサイド層８′はリフトオフによって基板１から離脱
し、第２の絶縁層５が露出する。換言すれば第２の絶縁
層５を除く全面に第２の非晶質シリコン層６とバリア層
８が自己整合的に被着形成されたのである。
で進行する。その後第１図ｂに示すように全面にリフト
オフ層13を例えば2000Åの厚さでモリブデンを被着して
形成する。ついで周知の写真食刻によってリフトオフ
（モリブデン）層を選択的に残して13′とし、ひき続き
第２の絶縁層５も選択的に残した後、全面に燐を含んだ
第２の非晶質シリコン層６とバリア層８としてモリブデ
ンシリサイドをそれぞれ500Å,1000Å被着する。第１図
ｃに示した如く、モリブデン層13′と第２の絶縁膜５の
膜厚分だけ段差が存在しているので第２の非晶質シリコ
ン層６とバリア層８は段差部で薄くなってピンホール等
が発生し易くなっている。そこで硝酸液中に浸漬すると
ピンホール部から侵入した硝酸によってモリブデン層1
3′は数秒以内に溶解して消失する。このためモリブデ
ン層13′上の第２の非晶質シリコン層６′とモリブデン
シリサイド層８′はリフトオフによって基板１から離脱
し、第２の絶縁層５が露出する。換言すれば第２の絶縁
層５を除く全面に第２の非晶質シリコン層６とバリア層
８が自己整合的に被着形成されたのである。
なお、硝酸液中に微量の弗酸を添加しておくと、非晶質
シリコンやシリサイドもわずかではあるが溶解するので
段差部でのピンホール発生を促進しリフトオフが容易と
なって好都合である。またリフトオフで離脱した非晶質
シリコンとシリサイドの小さな薄片は放置しておけば微
量の弗酸を含んだ硝酸液に完全に溶解してしまうので、
エッチング槽中を浮遊して処理基板に再付着することも
なく、最高の組合せと言えよう。
シリコンやシリサイドもわずかではあるが溶解するので
段差部でのピンホール発生を促進しリフトオフが容易と
なって好都合である。またリフトオフで離脱した非晶質
シリコンとシリサイドの小さな薄片は放置しておけば微
量の弗酸を含んだ硝酸液に完全に溶解してしまうので、
エッチング槽中を浮遊して処理基板に再付着することも
なく、最高の組合せと言えよう。
この後のプロセスは、バリア層８、２つの非晶質シリコ
ン層6,4、そして第１の絶縁膜３の一部を順次選択的に
除去してゲート２の一部を露出すべく開口部７を形成
し、引き続きアルミニウムを例えば8000Åの膜厚で全面
に被着し、ゲート配線９、ソース・ドレイン配線10,11
を選択的に残し、これらの配線層をマスクとして配線間
の不要なバリア層8,2種類の非晶質シリコン層6,4を除去
して絶縁ゲート型トランジスタが完成する。なおソース
・ドレイン配線10,11は配線間の不要な被覆を除去する
時にオフセットにならぬよう保護絶縁層５と重なり合っ
て配置されている（第１図ｄ参照）。
ン層6,4、そして第１の絶縁膜３の一部を順次選択的に
除去してゲート２の一部を露出すべく開口部７を形成
し、引き続きアルミニウムを例えば8000Åの膜厚で全面
に被着し、ゲート配線９、ソース・ドレイン配線10,11
を選択的に残し、これらの配線層をマスクとして配線間
の不要なバリア層8,2種類の非晶質シリコン層6,4を除去
して絶縁ゲート型トランジスタが完成する。なおソース
・ドレイン配線10,11は配線間の不要な被覆を除去する
時にオフセットにならぬよう保護絶縁層５と重なり合っ
て配置されている（第１図ｄ参照）。
第１図ｅは第１図ａの開口部７を含む切断線B-B′上の
断面図であって、アルミニウムゲート配線９の下には全
てバリア層８と２種類の非晶質シリコン層4,6の存在す
ることが分るであろう。
断面図であって、アルミニウムゲート配線９の下には全
てバリア層８と２種類の非晶質シリコン層4,6の存在す
ることが分るであろう。
第２図ａは本発明の他の実施例にかかる絶縁ゲート型ト
ランジスタの平面図であり、第２図ｂは第２図ａの切断
線A-A′線上の要部断面図、第２図ｃは同じく切断線B-
B′線上の要部断面図である。
ランジスタの平面図であり、第２図ｂは第２図ａの切断
線A-A′線上の要部断面図、第２図ｃは同じく切断線B-
B′線上の要部断面図である。
この実施例においては第２の非晶質シリコン層６とバリ
ア層８とを第２の絶縁層５′と自己整合的に形成した後
に、ソース・ドレインを構成する領域にのみバリア層８
と２種類の非晶質シリコン層4,6を島状14に残して第１
の絶縁膜３を露出する工程が新たに加わってくる。そし
て開口部７の形成のためには第１の絶縁膜３のみの食刻
でよい。そしてアルミニウムによるソース・ドレイン配
線10,11、およびゲート配線９の選択的被着形成で絶縁
ゲート型トランジスタが完成する。配線間の不要な被覆
は予め除去されているのでソース・ドレイン配線10,11
は島状のバリア層14を含んでいれば十分なことと、第２
図ｃにも示したようにアルミニウムゲート配線９の下に
は第１の絶縁膜３のみしか存在しないことが先述した実
施例との差異となっている。
ア層８とを第２の絶縁層５′と自己整合的に形成した後
に、ソース・ドレインを構成する領域にのみバリア層８
と２種類の非晶質シリコン層4,6を島状14に残して第１
の絶縁膜３を露出する工程が新たに加わってくる。そし
て開口部７の形成のためには第１の絶縁膜３のみの食刻
でよい。そしてアルミニウムによるソース・ドレイン配
線10,11、およびゲート配線９の選択的被着形成で絶縁
ゲート型トランジスタが完成する。配線間の不要な被覆
は予め除去されているのでソース・ドレイン配線10,11
は島状のバリア層14を含んでいれば十分なことと、第２
図ｃにも示したようにアルミニウムゲート配線９の下に
は第１の絶縁膜３のみしか存在しないことが先述した実
施例との差異となっている。
絶縁ゲート型トランジスタの平面配置図の従来例たる第
１図および本発明たる第２図と第３図との比較からも明
らかなように、トランジスタの電流駆動能力を決定する
第２の絶縁膜５の幅を一定とした場合にソース・ドレイ
ン配線10,11とゲート２との平面的な重なりが順に小さ
くなっていき、第３図においては島状のバリア層14が自
己整合的に形成されるので、ソース・ドレイン配線10,1
1が第２の絶縁膜５上に存在する必要がなくなる。
１図および本発明たる第２図と第３図との比較からも明
らかなように、トランジスタの電流駆動能力を決定する
第２の絶縁膜５の幅を一定とした場合にソース・ドレイ
ン配線10,11とゲート２との平面的な重なりが順に小さ
くなっていき、第３図においては島状のバリア層14が自
己整合的に形成されるので、ソース・ドレイン配線10,1
1が第２の絶縁膜５上に存在する必要がなくなる。
ソース・ドレインとゲートとの重なりによって生じる寄
生容量は当然性能指数を下げることなので、本発明の最
大の効果は不要な寄生容量の減少による性能指数の向上
にある。あるいはパターン解像力が従来はソース・ドレ
イン配線10,11の隙間15で決定されていたものが、第２
の絶縁層５の幅になるということで、電流能力の向上が
ゲート絶縁膜３の膜厚の減少や半導体層４の膜質の向上
という手段、あるいは解像力の向上に頼らずに実現でき
ると言ってもよい。
生容量は当然性能指数を下げることなので、本発明の最
大の効果は不要な寄生容量の減少による性能指数の向上
にある。あるいはパターン解像力が従来はソース・ドレ
イン配線10,11の隙間15で決定されていたものが、第２
の絶縁層５の幅になるということで、電流能力の向上が
ゲート絶縁膜３の膜厚の減少や半導体層４の膜質の向上
という手段、あるいは解像力の向上に頼らずに実現でき
ると言ってもよい。
配線間の不要な被膜の除去時に第３図ｃに示したアンダ
ーカットが生じる恐れは皆無であり、またマスク工程が
１回増加するものの配線下を第１の絶縁膜３のみとする
実施例においてはアルミニウムゲート配線９が段差部で
断線する現象も阻止できる。
ーカットが生じる恐れは皆無であり、またマスク工程が
１回増加するものの配線下を第１の絶縁膜３のみとする
実施例においてはアルミニウムゲート配線９が段差部で
断線する現象も阻止できる。
発明の効果 以上述べたごとく、本発明の要点は絶縁ゲート型トラン
ジスタのゲートとソース・ドレイン間の寄生容量の減少
にあり、具体的手段としてリフトオフ層の導入によるバ
リア層と不純物を含む非晶質で構成されるソース・ドレ
インの自己整合的な形成を行なったものである。したが
ってゲートあるいはソース・ドレイン配線材の記述は詳
細になされていないが、実施例に限定されるものでない
ことは言うまでもないだろう。バリア層についても同様
である。
ジスタのゲートとソース・ドレイン間の寄生容量の減少
にあり、具体的手段としてリフトオフ層の導入によるバ
リア層と不純物を含む非晶質で構成されるソース・ドレ
インの自己整合的な形成を行なったものである。したが
ってゲートあるいはソース・ドレイン配線材の記述は詳
細になされていないが、実施例に限定されるものでない
ことは言うまでもないだろう。バリア層についても同様
である。
第１図a,b,c,d,e、第２図a,b,cは本発明の一実施例によ
る絶縁ゲート型トランジスタの平面配置図および要部断
面図、第３図a,b,c,dは従来例による絶縁ゲート型トラ
ンジスタの平面配置図、要部断面図、要部拡大図および
配線の交差部の平面図である。 １……絶縁性基板、２……ゲート、３……ゲート絶縁
膜、４……不純物を含まない非晶質シリコン層、５……
保護絶縁膜、６……不純物を含む非晶質シリコン層、７
……開口部、８……バリア層、９……ゲート配線、10,1
1……ソース・ドレイン配線、13……リフトオフ層、14
……島状のバリア層と非晶質シリコン層。
る絶縁ゲート型トランジスタの平面配置図および要部断
面図、第３図a,b,c,dは従来例による絶縁ゲート型トラ
ンジスタの平面配置図、要部断面図、要部拡大図および
配線の交差部の平面図である。 １……絶縁性基板、２……ゲート、３……ゲート絶縁
膜、４……不純物を含まない非晶質シリコン層、５……
保護絶縁膜、６……不純物を含む非晶質シリコン層、７
……開口部、８……バリア層、９……ゲート配線、10,1
1……ソース・ドレイン配線、13……リフトオフ層、14
……島状のバリア層と非晶質シリコン層。
Claims (4)
- 【請求項１】絶縁性基板上にゲートとなる第１の金属層
を選択的に被着形成する工程と、全面にゲート絶縁層と
なる第１の絶縁層、不純物をほとんど含まない第１の非
晶質シリコン層および第２の絶縁層を連続的に被着形成
後リフトオフ層を被着形成する工程と、前記リフトオフ
層および前記第２の絶縁層を前記第１の金属層上に選択
的に残して前記第１の非晶質シリコン層を露出する工程
と、全面に不純物を含む第２の非晶質シリコン層と第２
の金属層またはシリサイド層を被着形成する工程と、選
択的に残された前記リフトオフ層の除去とともに前記第
２の非晶質シリコン層と前記第２の金属層または前記シ
リサイド層を選択的に除去する工程と、前記第１の金属
層の一部を露出する工程と、前記第１の金属層の一部と
前記第２の金属層または前記シリサイド層を含んでゲー
ト配線およびソース・ドレイン配線となる第３の金属層
を選択的に被着形成後、前記第３の金属層をマスクとし
て前記第１、第２の非晶質シリコン層と前記第２の金属
層または前記シリサイド層を除去する工程とからなる絶
縁ゲート型トランジスタの製造方法。 - 【請求項２】第２の金属層がクロム，タンタル，チタン
のいずれかであることを特徴とする特許請求の範囲第１
項記載の絶縁ゲート型トランジスタの製造方法。 - 【請求項３】シリサイド層がタンタル，タングステン，
モリブデンの少なくとも１つを含んでいることを特徴と
する特許請求の範囲第１項記載の絶縁ゲート型トランジ
スタの製造方法。 - 【請求項４】リフトオフ層がモリブデンで、リフトオフ
層の除去方法が弗酸を微量含んだ硝酸液中への浸漬であ
ることを特徴とする特許請求の範囲第１項記載の絶縁ゲ
ート型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302366A JPH0691106B2 (ja) | 1987-11-30 | 1987-11-30 | 絶縁ゲート型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302366A JPH0691106B2 (ja) | 1987-11-30 | 1987-11-30 | 絶縁ゲート型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143360A JPH01143360A (ja) | 1989-06-05 |
| JPH0691106B2 true JPH0691106B2 (ja) | 1994-11-14 |
Family
ID=17908034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62302366A Expired - Fee Related JPH0691106B2 (ja) | 1987-11-30 | 1987-11-30 | 絶縁ゲート型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691106B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2811765B2 (ja) * | 1989-07-12 | 1998-10-15 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919378A (ja) * | 1982-07-23 | 1984-01-31 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタの製造方法 |
| JPS6151973A (ja) * | 1984-08-22 | 1986-03-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS628570A (ja) * | 1985-07-05 | 1987-01-16 | Seiko Instr & Electronics Ltd | 薄膜トランジスタの製造方法 |
-
1987
- 1987-11-30 JP JP62302366A patent/JPH0691106B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01143360A (ja) | 1989-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JPS62285464A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| EP0683525B1 (en) | Thin-film transistor array for display | |
| US6043000A (en) | Method for manufacturing a semiconductor device | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP3084981B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0542831B2 (ja) | ||
| JP2906470B2 (ja) | アクティブマトリックス基板 | |
| JPH06160875A (ja) | 液晶表示装置 | |
| US6656776B2 (en) | Thin film transistor and fabricating method thereof | |
| JPH06175154A (ja) | 液晶表示装置の製造方法 | |
| JPH0691106B2 (ja) | 絶縁ゲート型トランジスタの製造方法 | |
| JPH0587029B2 (ja) | ||
| JPH06130415A (ja) | Ｔｆｔマトリクスの製造方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JP2568654B2 (ja) | アクティブマトリクス基板 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| JPH0553139A (ja) | 薄膜トランジスタ素子アレイ | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| KR100483526B1 (ko) | 박막트랜지스터및그제조방법 | |
| JPH1172802A (ja) | アクティブ素子アレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |