JPH02137826A - 透過型アクティブマトリクス液晶表示装置 - Google Patents
透過型アクティブマトリクス液晶表示装置Info
- Publication number
- JPH02137826A JPH02137826A JP63293322A JP29332288A JPH02137826A JP H02137826 A JPH02137826 A JP H02137826A JP 63293322 A JP63293322 A JP 63293322A JP 29332288 A JP29332288 A JP 29332288A JP H02137826 A JPH02137826 A JP H02137826A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- picture element
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液晶、 ＥＬ発光体、プラズマ等の表示媒体
と組合わせてマトリクス表示装置を構成するための、ス
イッチング素子として薄膜トランジスタ（以下ではｒＴ
ＦＴ Ｊと称す）を備えたアクティブマトリクス基板に
関する。
と組合わせてマトリクス表示装置を構成するための、ス
イッチング素子として薄膜トランジスタ（以下ではｒＴ
ＦＴ Ｊと称す）を備えたアクティブマトリクス基板に
関する。
（従来の技術）
スイッチング素子としてＴＰＴを用い、付加容量用（以
下ではｒｃｓ」と称す）を備えた従来のアクティブマト
リクス基板の一例を第３図に示す。第４図は、第３図の
ＩＶ−ＩＶ線に沿った断面図である。
下ではｒｃｓ」と称す）を備えた従来のアクティブマト
リクス基板の一例を第３図に示す。第４図は、第３図の
ＩＶ−ＩＶ線に沿った断面図である。
以下、製造工程に従ってこのアクティブマトリクス基板
を説明する。透明絶縁性基板１上にＴａ等の金属薄膜が
形成され、パターニングによってゲートパスライン（ゲ
ート電極）２及び付加容量用電極１３が形成される。次
に陽極酸化により、ゲートパスライン（ゲート電極）２
及び付加容量用電極１３の表面が陽極酸化膜３に変えら
れる。次にプラズマＣＶＤ（Ｃｈｅ＋ｍ１ｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により窒化ケイ素（以
下ではｒｓｉＮｘ」と称す）からなるゲート絶縁膜４が
全面に形成され、引続いてアモルファスシリコン（以下
ではｒａ−Ｓｉ」と称す）半導体膜、 ＳｉＮｘの絶縁
膜が連続して形成され１フオトリソグラフ法によりパタ
ーニングされて、絶縁膜６が形成される。さらにｎ ”
−ａ−５ｔ半導体膜が形成され、フォトリソグラフによ
るパターニングによってａ−Ｓｉ半導体膜５．及びｎ“
−ａ−５ｔ半導体体膜７が形成される。次にＴｉなどの
金属薄膜が形成された後、パターニングされてソース電
極８及びドレイン電極１０が形成される。その上から酸
化イソジウムを主成分とする透明電極が形成された後、
パタニングにより、第２ソース電極８“、第２ドレイン
電極１０”、及び絵素電極１２が形成される。
を説明する。透明絶縁性基板１上にＴａ等の金属薄膜が
形成され、パターニングによってゲートパスライン（ゲ
ート電極）２及び付加容量用電極１３が形成される。次
に陽極酸化により、ゲートパスライン（ゲート電極）２
及び付加容量用電極１３の表面が陽極酸化膜３に変えら
れる。次にプラズマＣＶＤ（Ｃｈｅ＋ｍ１ｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により窒化ケイ素（以
下ではｒｓｉＮｘ」と称す）からなるゲート絶縁膜４が
全面に形成され、引続いてアモルファスシリコン（以下
ではｒａ−Ｓｉ」と称す）半導体膜、 ＳｉＮｘの絶縁
膜が連続して形成され１フオトリソグラフ法によりパタ
ーニングされて、絶縁膜６が形成される。さらにｎ ”
−ａ−５ｔ半導体膜が形成され、フォトリソグラフによ
るパターニングによってａ−Ｓｉ半導体膜５．及びｎ“
−ａ−５ｔ半導体体膜７が形成される。次にＴｉなどの
金属薄膜が形成された後、パターニングされてソース電
極８及びドレイン電極１０が形成される。その上から酸
化イソジウムを主成分とする透明電極が形成された後、
パタニングにより、第２ソース電極８“、第２ドレイン
電極１０”、及び絵素電極１２が形成される。
Ｃｓは絵素電極１２と付加容量用電極１３とによって形
成される。さらに全面に保護膜１４が形成される。
成される。さらに全面に保護膜１４が形成される。
（発明が解決しようとする課題）
このような従来のアクティブマトリクス基板では、 Ｃ
ｓの誘電体層となる陽極酸化膜３及びゲート絶縁膜４が
、 ＴＦＴ １５を形成するときに同時に形成されるた
め問題が生じる。すなわちＴＦＴ １５に最適の条件で
ゲート絶縁膜４の膜厚が決定されるため。
ｓの誘電体層となる陽極酸化膜３及びゲート絶縁膜４が
、 ＴＦＴ １５を形成するときに同時に形成されるた
め問題が生じる。すなわちＴＦＴ １５に最適の条件で
ゲート絶縁膜４の膜厚が決定されるため。
この膜厚が必ずしもＣｓの誘電体層の厚さとして最適で
あるとは限らない。例えばゲート絶縁膜４の最適の膜厚
が２０００人である場合、 Ｃｓの誘電体層としてはそ
れ程薄くする必要はなく、逆にピンホールの発生等の問
題から、より厚い膜の方が有利となる。逆にゲート絶縁
膜４をＣｓに最適の膜厚とすると、 ＴＦＴ １５にと
っては不適切な膜厚となる。そこでＴＦＴ １５とＣｓ
に最適な絶縁膜４を別々に形成することも考えられるが
、工程数が増加するので好ましくない。
あるとは限らない。例えばゲート絶縁膜４の最適の膜厚
が２０００人である場合、 Ｃｓの誘電体層としてはそ
れ程薄くする必要はなく、逆にピンホールの発生等の問
題から、より厚い膜の方が有利となる。逆にゲート絶縁
膜４をＣｓに最適の膜厚とすると、 ＴＦＴ １５にと
っては不適切な膜厚となる。そこでＴＦＴ １５とＣｓ
に最適な絶縁膜４を別々に形成することも考えられるが
、工程数が増加するので好ましくない。
本発明はこのような現状に鑑みてなされたものであり２
本発明の目的は、工程数をあまり増加させることなく、
ゲート絶縁膜とＣｓの誘電体膜とをそれぞれに適した条
件で形成することのできる構成を有するアクティブマト
リクス基板を提供することにある。
本発明の目的は、工程数をあまり増加させることなく、
ゲート絶縁膜とＣｓの誘電体膜とをそれぞれに適した条
件で形成することのできる構成を有するアクティブマト
リクス基板を提供することにある。
（課題を解決するための手段）
本発明のアクティブマトリクス基板は、絶縁性基板、該
絶縁性基板上にマトリクス状に配された絵素電極、咳絵
素電極を駆動するための薄膜トランジスタ、該薄膜トラ
ンジスタを覆うだめの保護絶縁膜、及び該絵素電極の下
方に付加容量用電極を備えたアクティブマトリクス基板
であって、該絵素電極と該付加容量用電極との間に該保
護絶縁膜と同じ材料で構成された膜が設けられておりそ
のことより、上記目的が達成される。
絶縁性基板上にマトリクス状に配された絵素電極、咳絵
素電極を駆動するための薄膜トランジスタ、該薄膜トラ
ンジスタを覆うだめの保護絶縁膜、及び該絵素電極の下
方に付加容量用電極を備えたアクティブマトリクス基板
であって、該絵素電極と該付加容量用電極との間に該保
護絶縁膜と同じ材料で構成された膜が設けられておりそ
のことより、上記目的が達成される。
（実施例）
本発明を実施例について以下に説明する。
第１図は本発明のアクティブマトリクス基板の一実施例
を示す図であり、第２図は第１図の■■線に沿った断面
図である。以下製造工程に従って本実施例を説明する。
を示す図であり、第２図は第１図の■■線に沿った断面
図である。以下製造工程に従って本実施例を説明する。
ガラス等の透明絶縁性基板１上にスパッタリング又は電
子ビーム蒸着により、 Ｔａ、 ＡＩ＋ Ｔｉ＋ Ｃｒ
等の金属薄膜が２０００−４０００人の厚さで形成され
る。これをバターニングしてゲートパスライン（ゲート
電極）２．及び付加容量用電極１３が形成される。次に
、ゲートパスライン（ゲート電極）２．及び付加容量用
電極１３の表面が陽極酸化され、膜厚１０００−３００
０人の陽極酸化膜３が形成される。次に、プラズマＣＶ
ＤによりＳｉＮｘからなる絶縁膜が全面に形成される。
子ビーム蒸着により、 Ｔａ、 ＡＩ＋ Ｔｉ＋ Ｃｒ
等の金属薄膜が２０００−４０００人の厚さで形成され
る。これをバターニングしてゲートパスライン（ゲート
電極）２．及び付加容量用電極１３が形成される。次に
、ゲートパスライン（ゲート電極）２．及び付加容量用
電極１３の表面が陽極酸化され、膜厚１０００−３００
０人の陽極酸化膜３が形成される。次に、プラズマＣＶ
ＤによりＳｉＮｘからなる絶縁膜が全面に形成される。
この絶縁膜は後に形成されるＴＰＴ １５のゲート絶縁
膜４となるので、 ＴＦＴ １５に最適となるように膜
厚が選定される。引続いてａ −５ｔ半導体膜、 Ｓｉ
Ｎｘ絶縁膜が連続して形成され、該ＳｉＮｘ絶縁膜をフ
ォトリソグラフ法によりバターニングすることより、絶
縁膜６が形成される。さらにプラズマＣＶＤによりｎ
”−ａ−Ｓｔ半導体膜が形成され、フォトリソグラフ法
によりａ−Ｓｉ半導体膜５．及びｎ ”−ａ−５ｔ半導
体膜７が形成される。次にフォトリソグラフ法により、
ゲートパスライン２の存在する領域、及びＴＦＴ １５
の形成される領域以外の前記ＳｉＮｘ絶縁膜が除かれ、
ゲート絶縁膜４が形成される。次にスパッタリング又は
電子ビーム蒸着により、 Ｔｉ、 Ｍｏ、 Ｗ等の金属
薄膜が形成され、フォトリソグラフ法によりパターニン
グされ、ソース電極８．ソースパスライン９、及びドレ
イン電極１０が形成される。その後。
膜４となるので、 ＴＦＴ １５に最適となるように膜
厚が選定される。引続いてａ −５ｔ半導体膜、 Ｓｉ
Ｎｘ絶縁膜が連続して形成され、該ＳｉＮｘ絶縁膜をフ
ォトリソグラフ法によりバターニングすることより、絶
縁膜６が形成される。さらにプラズマＣＶＤによりｎ
”−ａ−Ｓｔ半導体膜が形成され、フォトリソグラフ法
によりａ−Ｓｉ半導体膜５．及びｎ ”−ａ−５ｔ半導
体膜７が形成される。次にフォトリソグラフ法により、
ゲートパスライン２の存在する領域、及びＴＦＴ １５
の形成される領域以外の前記ＳｉＮｘ絶縁膜が除かれ、
ゲート絶縁膜４が形成される。次にスパッタリング又は
電子ビーム蒸着により、 Ｔｉ、 Ｍｏ、 Ｗ等の金属
薄膜が形成され、フォトリソグラフ法によりパターニン
グされ、ソース電極８．ソースパスライン９、及びドレ
イン電極１０が形成される。その後。
プラズマＣＶＤにより、 ＳｉＮｘの保護絶縁膜１４が
形成される。この保護絶縁膜１４は、 ＴＦＴ １５の
存在する領域では単にＴＰＴの保護膜として作用するが
、付加容量用電極１３の上では後にＣｓの誘電体膜層と
して作用するので、 Ｃｓの誘電体膜厚として最適の膜
厚で形成される。次にフォトリソグラフ法によりコンタ
クトホール１１が保護絶縁膜１４に開けられる。
形成される。この保護絶縁膜１４は、 ＴＦＴ １５の
存在する領域では単にＴＰＴの保護膜として作用するが
、付加容量用電極１３の上では後にＣｓの誘電体膜層と
して作用するので、 Ｃｓの誘電体膜厚として最適の膜
厚で形成される。次にフォトリソグラフ法によりコンタ
クトホール１１が保護絶縁膜１４に開けられる。
最後にスパッタリング又は電子ビーム蒸着により。
酸化インジウムを主成分とする透明導電膜が形成され、
フォトリソグラフ法によりバターニングされて、絵素電
極１２が形成される。絵素電極１２は。
フォトリソグラフ法によりバターニングされて、絵素電
極１２が形成される。絵素電極１２は。
コンクタクトホール１１を通じてドレイン電極１０に接
続される。
続される。
（発明の効果）
本発明のアクティブマトリクス基板はこのようにゲート
絶縁膜及びＣｓの誘電体膜がぞれぞれに適した条件で形
成されているので、アクティブマトリクス基板の表示特
性、信顧性、及び歩留りが向上する。
絶縁膜及びＣｓの誘電体膜がぞれぞれに適した条件で形
成されているので、アクティブマトリクス基板の表示特
性、信顧性、及び歩留りが向上する。
４ ゛の な蕾゛
第１図は本発明のアクティブマトリクス基板の一例を示
す図、第２図は第１図の■−■線に沿った断面図、第３
図は従来のアクティブマトリクス基板の一例を示す図、
第４図は第３図のＩＶ−ＩＶ線に沿った断面図である。
す図、第２図は第１図の■−■線に沿った断面図、第３
図は従来のアクティブマトリクス基板の一例を示す図、
第４図は第３図のＩＶ−ＩＶ線に沿った断面図である。
２・・・ゲートパスライン（ゲート電極）、３・・・陽
極酸化膜、４・・・ゲート絶縁膜、８・・・ソース電極
。
極酸化膜、４・・・ゲート絶縁膜、８・・・ソース電極
。
９・・・ソースパスライン、１０・・・ドレイン電極、
１１・・・コンタクトホール、 １２・・・絵素電極。
１１・・・コンタクトホール、 １２・・・絵素電極。
用電極、１４・・・保護絶縁膜、 １５・・・ＴＰＴ１
３・・・付加容量
３・・・付加容量
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板、該絶縁性基板上にマトリクス状に配さ
れた絵素電極、該絵素電極を駆動するための薄膜トラン
ジスタ、該薄膜トランジスタを覆うための保護絶縁膜、
及び該絵素電極の下方に付加容量用電極を備えたアクテ
ィブマトリクス基板であって、 該絵素電極と該付加容量用電極との間に該保護絶縁膜と
同じ材料で構成された膜が設けられているアクティブマ
トリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29332288A JPH0816757B2 (ja) | 1988-11-18 | 1988-11-18 | 透過型アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29332288A JPH0816757B2 (ja) | 1988-11-18 | 1988-11-18 | 透過型アクティブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137826A true JPH02137826A (ja) | 1990-05-28 |
| JPH0816757B2 JPH0816757B2 (ja) | 1996-02-21 |
Family
ID=17793332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29332288A Expired - Lifetime JPH0816757B2 (ja) | 1988-11-18 | 1988-11-18 | 透過型アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816757B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0709718A2 (en) | 1994-10-28 | 1996-05-01 | Hitachi, Ltd. | Liquid crystal display apparatus and production method thereof |
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| JP2016066101A (ja) * | 2009-10-09 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58192090A (ja) * | 1982-05-06 | 1983-11-09 | セイコーエプソン株式会社 | マトリツクスアレ− |
| JPS5922029A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | マトリクス表示パネルの製造方法 |
| JPS6017479A (ja) * | 1983-07-09 | 1985-01-29 | キヤノン株式会社 | 電気的回路基板 |
| JPS6269670A (ja) * | 1985-09-24 | 1987-03-30 | Toshiba Corp | 表示装置用基板の製造方法 |
-
1988
- 1988-11-18 JP JP29332288A patent/JPH0816757B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58192090A (ja) * | 1982-05-06 | 1983-11-09 | セイコーエプソン株式会社 | マトリツクスアレ− |
| JPS5922029A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | マトリクス表示パネルの製造方法 |
| JPS6017479A (ja) * | 1983-07-09 | 1985-01-29 | キヤノン株式会社 | 電気的回路基板 |
| JPS6269670A (ja) * | 1985-09-24 | 1987-03-30 | Toshiba Corp | 表示装置用基板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0709718A2 (en) | 1994-10-28 | 1996-05-01 | Hitachi, Ltd. | Liquid crystal display apparatus and production method thereof |
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| JP2016066101A (ja) * | 2009-10-09 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0816757B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| EP0301571B1 (en) | Thin film transistor array | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPS60160173A (ja) | 薄膜トランジスタ | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| JPS6270817A (ja) | 薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法 | |
| JPH04280231A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| JPH03161938A (ja) | 薄膜トランジスタの製造方法 | |
| US5068699A (en) | Thin film transistor for a plate display | |
| JPH0580650B2 (ja) | ||
| JPS63289533A (ja) | 液晶ディスプレイ装置 | |
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH0587029B2 (ja) | ||
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JPS61133662A (ja) | アクテイブマトリクス型薄膜トランジスタ基板 | |
| JPH0685440B2 (ja) | 薄膜トランジスタ | |
| JPH04111322A (ja) | 薄膜トランジスタの製造方法 | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JPH09107106A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |