JPH0691247B2 - 双方向性半導体装置 - Google Patents
双方向性半導体装置Info
- Publication number
- JPH0691247B2 JPH0691247B2 JP59102624A JP10262484A JPH0691247B2 JP H0691247 B2 JPH0691247 B2 JP H0691247B2 JP 59102624 A JP59102624 A JP 59102624A JP 10262484 A JP10262484 A JP 10262484A JP H0691247 B2 JPH0691247 B2 JP H0691247B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- main
- surface layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/80—Bidirectional devices, e.g. triacs
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は双方向性半導体装置にうち導電形が交互に異な
る５層構造を持つ交流用スイッチング半導体装置（以
下、トライアックと略称する）に関するもので、特に点
弧特性の改善されたゲート構造に関するものである。
る５層構造を持つ交流用スイッチング半導体装置（以
下、トライアックと略称する）に関するもので、特に点
弧特性の改善されたゲート構造に関するものである。
［発明の技術的背景とその問題点］ トライアックは正又は負のゲート信号により交流電流を
双方向とも制御できる半導体スイッチング素子である。
第４図は従来のトライアックの平面図で、同図の折れ線
分Ｘ−Ｘの断面図を第３図に示す。その断面はｎ−ｐ−
ｎ−ｐ−ｎの５層構造からなる。１は第１主電極T1（T1
と略称、以下同じ）であり、２はT1と接続するｎエミッ
タNE1、９は第２主電極T2、８はT2と接続するｎエミッ
タNE2、３はゲート電極Ｇ、４はＧと接続するｎエミッ
タNEG、である。5,6,7はそれぞれｐベースPB、ｎベース
NBおよびｐエミッタPEである。このトライアックの点弧
モードはT1−T2間のバイアス方向（正負２方向）と、T1
−Ｇ間のバイアス方向（２方向）の組合せで４通りの型
が存在する。すなわちＩモード（T1に対しT2に正のバ
イアスを印加し同時にT1に対しＧに正のバイアスを印加
する場合）、Ｉモード（T1に対しT2正、Ｇ負）、III
モード（T1に対しT2負、Ｇ正）、IIIモード（T1に
対しT2負、Ｇ負）、の４つのモードが存在する。Ｉモー
ドは電極T2をアノード、電極T1をカソードとするPENBPB
NE1の四層構造のサイリスタ部分がターンオンする場合
であり、IIIモードは電極T1をアノード、電極T2をカソ
ードとするPBNBPENE2の四層構造のサイリスタ部分がタ
ーンオンする場合である。第５図（ａ）および（ｂ）は
各モードにおいて初期の電子注入が発生する領域を説明
するための平面図であるが図面を見やすくするためNE2
の記載は省略されている。第５図（ａ）の場合、ゲート
ＧにT1に対し正電圧を印加すると同図中の矢印の向きに
（イ）から（ロ）にゲート電流が流れる。このゲート電
流路は２のNE1すなわちT1電極に接するｎエミッタ側に
片寄っていて、NE1と４のNEGにはさまれたｐベースPB領
域に電位降下が生じている。
双方向とも制御できる半導体スイッチング素子である。
第４図は従来のトライアックの平面図で、同図の折れ線
分Ｘ−Ｘの断面図を第３図に示す。その断面はｎ−ｐ−
ｎ−ｐ−ｎの５層構造からなる。１は第１主電極T1（T1
と略称、以下同じ）であり、２はT1と接続するｎエミッ
タNE1、９は第２主電極T2、８はT2と接続するｎエミッ
タNE2、３はゲート電極Ｇ、４はＧと接続するｎエミッ
タNEG、である。5,6,7はそれぞれｐベースPB、ｎベース
NBおよびｐエミッタPEである。このトライアックの点弧
モードはT1−T2間のバイアス方向（正負２方向）と、T1
−Ｇ間のバイアス方向（２方向）の組合せで４通りの型
が存在する。すなわちＩモード（T1に対しT2に正のバ
イアスを印加し同時にT1に対しＧに正のバイアスを印加
する場合）、Ｉモード（T1に対しT2正、Ｇ負）、III
モード（T1に対しT2負、Ｇ正）、IIIモード（T1に
対しT2負、Ｇ負）、の４つのモードが存在する。Ｉモー
ドは電極T2をアノード、電極T1をカソードとするPENBPB
NE1の四層構造のサイリスタ部分がターンオンする場合
であり、IIIモードは電極T1をアノード、電極T2をカソ
ードとするPBNBPENE2の四層構造のサイリスタ部分がタ
ーンオンする場合である。第５図（ａ）および（ｂ）は
各モードにおいて初期の電子注入が発生する領域を説明
するための平面図であるが図面を見やすくするためNE2
の記載は省略されている。第５図（ａ）の場合、ゲート
ＧにT1に対し正電圧を印加すると同図中の矢印の向きに
（イ）から（ロ）にゲート電流が流れる。このゲート電
流路は２のNE1すなわちT1電極に接するｎエミッタ側に
片寄っていて、NE1と４のNEGにはさまれたｐベースPB領
域に電位降下が生じている。
これによって同図に示される領域が最初に順バイアス
され、電子の初期注入を行なう部分である。この初期注
入領域はＩモード、IIIモードにおいて寄与す
る。すなわちＩモードにおいてはこれによりPENBNE1
のサイリスタ構造部がターンオンし、10で示す主電流通
電領域Ｉが形成される（斜線で示す領域）。IIIモー
ドの場合はこの電子の注入によってPBNBPENE2のサイリ
スタ構造部がターンオンし、11で示す主電流通電領域II
Iが形成される。Ｉモードの場合には初期注入領域
と主電流通電領域Ｉとが近接しターンオン過程も通常の
サイリスタと同様であるため容易にターンオンがおこな
われる。IIIモードの場合にはこの領域が主電流通
電領域IIIから隔たっているため点弧領域が移転するの
に時間を要し、その過程も複雑なため点弧特性が悪くな
る。
され、電子の初期注入を行なう部分である。この初期注
入領域はＩモード、IIIモードにおいて寄与す
る。すなわちＩモードにおいてはこれによりPENBNE1
のサイリスタ構造部がターンオンし、10で示す主電流通
電領域Ｉが形成される（斜線で示す領域）。IIIモー
ドの場合はこの電子の注入によってPBNBPENE2のサイリ
スタ構造部がターンオンし、11で示す主電流通電領域II
Iが形成される。Ｉモードの場合には初期注入領域
と主電流通電領域Ｉとが近接しターンオン過程も通常の
サイリスタと同様であるため容易にターンオンがおこな
われる。IIIモードの場合にはこの領域が主電流通
電領域IIIから隔たっているため点弧領域が移転するの
に時間を要し、その過程も複雑なため点弧特性が悪くな
る。
第５図（ｂ）に示すゲート電極３に負電圧を印加した場
合を考えると同図に示す矢印の方向に（ロ）から（イ）
にゲート電流が流れる。この電流により生じた電位分布
が同図に示す領域に最初の電子注入領域を生じさせ
る。この初期注入領域はＩモードとIIIモードに
おいて寄与する。この領域はIIIモードにとっては
主電流通電領域IIIに近い領域のため比較的容易にPBNBP
ENE2のサイリスタ構造部をターンオンさせることができ
る。またＩモードの場合には初期注入領域が主電流通
電領域Ｉよりかなる隔たっているが、NBPB接合が逆バイ
アスされその点弧過程がIIIモードに比べてＩモードは
単純なためほとんど影響を受けていない。
合を考えると同図に示す矢印の方向に（ロ）から（イ）
にゲート電流が流れる。この電流により生じた電位分布
が同図に示す領域に最初の電子注入領域を生じさせ
る。この初期注入領域はＩモードとIIIモードに
おいて寄与する。この領域はIIIモードにとっては
主電流通電領域IIIに近い領域のため比較的容易にPBNBP
ENE2のサイリスタ構造部をターンオンさせることができ
る。またＩモードの場合には初期注入領域が主電流通
電領域Ｉよりかなる隔たっているが、NBPB接合が逆バイ
アスされその点弧過程がIIIモードに比べてＩモードは
単純なためほとんど影響を受けていない。
トライアックは交流スイッチング素子として用いられて
いるが、その場合に使われる点弧モードは先に述べた点
弧モードのうちIIIモードをのぞく３モードのうちの
２つを組合せている。IIIモードを使用しない理由は
前述のように点弧特性が悪く、点弧に必要なゲート電流
が他の３つのモードに比べ非常に大きいためである。そ
の点弧の様子を述べると、第５図においてゲート電極Ｇ
から主電極T1に流れるゲート電流によって順バイアスさ
れたNE1からPBに電子が注入される（第５図（ａ）の領
域）。
いるが、その場合に使われる点弧モードは先に述べた点
弧モードのうちIIIモードをのぞく３モードのうちの
２つを組合せている。IIIモードを使用しない理由は
前述のように点弧特性が悪く、点弧に必要なゲート電流
が他の３つのモードに比べ非常に大きいためである。そ
の点弧の様子を述べると、第５図においてゲート電極Ｇ
から主電極T1に流れるゲート電流によって順バイアスさ
れたNE1からPBに電子が注入される（第５図（ａ）の領
域）。
第３図においてこの電子が６のｎベースNBに蓄積されNB
の電位を下げる結果PBよりNBへホールの注入が起きる。
このホールはNBを通り７のｐエミッタPEから９のT2電極
へと流れるがこのときPE内で電位降下を生じ、これがN
E2からの電子の注入を促進し最終的に主電流通電領域II
Iが形成される。このような過程でIIIモードは点弧に
いたるのであるがゲートＧ部分のｎエミッタNEGとPBと
のパターン配置及びNE1とNE2との部分的重なりがこの点
弧特性の優劣を左右する。このうちゲートのNEGのパタ
ーン配置によってゲート電流路を制限してNE1からの電
子注入が効率よく起きるようにすることがIIIモード
の特性改善に寄与すると考えられる。従来のゲートパタ
ーンにおいてはゲーＧからT1電極へのゲート電流路は１
系統であり、点弧モードによっては初期の電子の注入が
起きる場所と最終的に導通する主電流通電領域とが隔っ
ている場合がある。IIIモードはまさにこの状態にな
っており、点弧特性が悪くなる一因と考えられる。
の電位を下げる結果PBよりNBへホールの注入が起きる。
このホールはNBを通り７のｐエミッタPEから９のT2電極
へと流れるがこのときPE内で電位降下を生じ、これがN
E2からの電子の注入を促進し最終的に主電流通電領域II
Iが形成される。このような過程でIIIモードは点弧に
いたるのであるがゲートＧ部分のｎエミッタNEGとPBと
のパターン配置及びNE1とNE2との部分的重なりがこの点
弧特性の優劣を左右する。このうちゲートのNEGのパタ
ーン配置によってゲート電流路を制限してNE1からの電
子注入が効率よく起きるようにすることがIIIモード
の特性改善に寄与すると考えられる。従来のゲートパタ
ーンにおいてはゲーＧからT1電極へのゲート電流路は１
系統であり、点弧モードによっては初期の電子の注入が
起きる場所と最終的に導通する主電流通電領域とが隔っ
ている場合がある。IIIモードはまさにこの状態にな
っており、点弧特性が悪くなる一因と考えられる。
以上のごとく初期の電子の注入を起こす領域が点弧モー
ドによっては非常に不適当な位置にあることが、従来の
トライアックの欠点であり問題点である。
ドによっては非常に不適当な位置にあることが、従来の
トライアックの欠点であり問題点である。
［発明の目的］ 本発明は、４つの点弧モードを持つトライアックのうち
従来はその点弧特性が他の３つのモードに比べ非常に悪
かったIIIモードを改善するとともに４つのモードす
べてを自由に使用できるようにすることを目的とする。
従来はその点弧特性が他の３つのモードに比べ非常に悪
かったIIIモードを改善するとともに４つのモードす
べてを自由に使用できるようにすることを目的とする。
［発明の概要］ 本発明はトライアックの各モードに対し、初期の電子注
入の起きる領域を１箇所又は２箇所以上とし、この初期
注入領域を各モードの主電流通電領域に最も近い位置に
配置することにより問題点を解決しようとするものであ
る。
入の起きる領域を１箇所又は２箇所以上とし、この初期
注入領域を各モードの主電流通電領域に最も近い位置に
配置することにより問題点を解決しようとするものであ
る。
すなわち本発明は（イ）導電形が交互に異なるｎ−ｐ−
ｎ−ｐ−ｎの５層構造を持つ半導体と基板、（ロ）該基
体の一方の表面側にあるｎ形のNEG（第１表面層）、NE3
（第２表面層）およびNEG（第３表面層）と、（ハ）
NE1、NE3およびNEGのそれぞれに隣接する第１中間層で
あってその一部が表面に露出して上記の３つのｎエミッ
タを互いに分離するｐ形のベース層PBと、（ニ）NE1と
それに隣接するPBの表面露出面に接触して設けられる第
１主電極T1とNE3とそれに隣接するPBの表面露出面に接
触して設けられる第３電極T3と、NEGとそれに隣接するP
Bの表面露出面に接触して設けられるゲート電極Ｇと、
（ホ）該基体の他の表面側にあるｎ形のNE2（第４表面
層）と、（ヘ）NE2に隣接しその一部が表面に露出する
ｐ形の体２中間層のPEと、（ト）NE2とPEの露出面とに
接触して設けられる第２主電極T2とを具備し、かつNE2
が平面からみてNE1、NE3およびNEGの各層に少なくとも
一部分において重なる構造のトライアックであって、 （ａ）NE3がNEGをとり囲んで配置され、（ｂ）NE3とNEG
との各々には、初期のキャリア注入が起きる領域を主電
流通電領域にできるだけ近づけるように１又は複数の開
口部を設け、該開口部の位置が、NE1の第１主電流通電
領域Ｉと表面に露出するPBの第２主電流通電領域IIIと
にはさまれる細長い領域をほぼ２等分する等分直線に関
し、開口部の位置は、（ｂ−１）開口部が１個のとき
は、等分直線上にあって上記第１および第２主電流通電
領域のいずれにも近い領域に配置し、（ｂ−２）開口部
が複数個のときは、そのうちの少なくとも２個は該等分
直線に関し互に反対側にあって１個は第１主電流通電領
域に近い領域に他の１個は第２主電流通電領域に近い領
域に配置されていることを特徴とするトライアックであ
る。
ｎ−ｐ−ｎの５層構造を持つ半導体と基板、（ロ）該基
体の一方の表面側にあるｎ形のNEG（第１表面層）、NE3
（第２表面層）およびNEG（第３表面層）と、（ハ）
NE1、NE3およびNEGのそれぞれに隣接する第１中間層で
あってその一部が表面に露出して上記の３つのｎエミッ
タを互いに分離するｐ形のベース層PBと、（ニ）NE1と
それに隣接するPBの表面露出面に接触して設けられる第
１主電極T1とNE3とそれに隣接するPBの表面露出面に接
触して設けられる第３電極T3と、NEGとそれに隣接するP
Bの表面露出面に接触して設けられるゲート電極Ｇと、
（ホ）該基体の他の表面側にあるｎ形のNE2（第４表面
層）と、（ヘ）NE2に隣接しその一部が表面に露出する
ｐ形の体２中間層のPEと、（ト）NE2とPEの露出面とに
接触して設けられる第２主電極T2とを具備し、かつNE2
が平面からみてNE1、NE3およびNEGの各層に少なくとも
一部分において重なる構造のトライアックであって、 （ａ）NE3がNEGをとり囲んで配置され、（ｂ）NE3とNEG
との各々には、初期のキャリア注入が起きる領域を主電
流通電領域にできるだけ近づけるように１又は複数の開
口部を設け、該開口部の位置が、NE1の第１主電流通電
領域Ｉと表面に露出するPBの第２主電流通電領域IIIと
にはさまれる細長い領域をほぼ２等分する等分直線に関
し、開口部の位置は、（ｂ−１）開口部が１個のとき
は、等分直線上にあって上記第１および第２主電流通電
領域のいずれにも近い領域に配置し、（ｂ−２）開口部
が複数個のときは、そのうちの少なくとも２個は該等分
直線に関し互に反対側にあって１個は第１主電流通電領
域に近い領域に他の１個は第２主電流通電領域に近い領
域に配置されていることを特徴とするトライアックであ
る。
初期の電子注入が起きる領域とは、NE3の開口部にあるT
3電極とPBとの接触部分に対向するPBNEG接合領域又はN
EGの開口部にあるゲート電極ＧとPBとの接触部分に対向
するPBNEG接合領域をいう。また主電流通電領域はT1，T
2両電極に挾まれたPENBPBNE1の四層でサイリスタ構造を
形成する第１主電流通電領域と、T1・T2両電極に挾まれ
たPBNBPENE2の四層でサイリスタ構造を形成する第２主
電流通電領域である。更に付言すれば第１主電流通電領
域とは表面からみてT1電極、NE1層、PB層、NB層、PE層
およびT2電極の６つが重なる幾何学的領域をいう。実際
最終的に主電流の通電する領域は、電極および各層の端
効果により上記幾何学的領域とは完全には一致しない。
3電極とPBとの接触部分に対向するPBNEG接合領域又はN
EGの開口部にあるゲート電極ＧとPBとの接触部分に対向
するPBNEG接合領域をいう。また主電流通電領域はT1，T
2両電極に挾まれたPENBPBNE1の四層でサイリスタ構造を
形成する第１主電流通電領域と、T1・T2両電極に挾まれ
たPBNBPENE2の四層でサイリスタ構造を形成する第２主
電流通電領域である。更に付言すれば第１主電流通電領
域とは表面からみてT1電極、NE1層、PB層、NB層、PE層
およびT2電極の６つが重なる幾何学的領域をいう。実際
最終的に主電流の通電する領域は、電極および各層の端
効果により上記幾何学的領域とは完全には一致しない。
各モードにおける点弧特性のバランス及び生産性を考慮
したときの好ましい実施態様として開口部の位置は、開
口部が１個の場合は、等分直線上にあってこの直線によ
って対称に等分されかつ第1,第２主電流通電領域のいず
れにも近い領域に、また開口部が複数個のときはそのう
ちの少なくとも２個は等分直線に対称な位置であって第
１および第２主電流通電領域のいずれかに近い領域に配
置される。
したときの好ましい実施態様として開口部の位置は、開
口部が１個の場合は、等分直線上にあってこの直線によ
って対称に等分されかつ第1,第２主電流通電領域のいず
れにも近い領域に、また開口部が複数個のときはそのう
ちの少なくとも２個は等分直線に対称な位置であって第
１および第２主電流通電領域のいずれかに近い領域に配
置される。
［発明の実施例］ 第１図（ａ）および（ｂ）は特許請求の範囲第３項に記
載される本発明によるトライアックの実施例の第１主面
側からみた平面図である。図面をみやすくするため、同
図（ａ）はNE2層８、また同図（ｂ）は第１主電極１、
第３電極15およびゲート電極３の記載を省略してある。
同図（ｂ）に示すようにNE2（第４表面層）８はNE1（第
１表面層）２の一部とNE3（第２表面層）16とNEG（第３
表面層）４に平面からみて重なっている。またNE3はNEG
をとり囲んで配置され、NE3は１つの開口部18およびNEG
は２つの開口部17を持っている。第２図（ａ）および
（ｂ）は本発明のトライアックの初期の電子注入領域を
説明するための平面図である。同図（ａ）で斜線で示す
領域10は第１主電流通電領域（Ｉモードで動作）、領域
11は第２主電流通電領域（IIIモードで動作）を示す。
直線Ｙ−Ｙは領域10と領域11とにはさまれる細長い部分
を二等分する等分直線である。同図（ａ）は第１主電極
（T1）１に対しゲート電極（Ｇ）３に正電圧を印加した
場合でも、２つのゲート開口部17のそれぞれから流出し
たゲート電流は同図に示す如くNEG４およびNE316によっ
て制限されるゲート電流路を流れ、NE3の開口部18に接
する第３電極15に集められる。この電流によりゲート電
流路の各部はゲート開口部17から18に沿って降下する電
位分布が生じ、これと接するNE3PB接合の各部を順バイ
アスする。そのうち最も大きく順バイアスされる領域
は、開口部17に対向するNE3PB接合部分である。したが
って同図に示す領域において最初の電子の注入が起き
る。また等分直線Ｙ−Ｙに関し対称に配置された他の開
口部に対向するNE3PB接合領域′においても同様の電
子注入が起きる。Ｉモードを点弧させるためには主電
流通電領域Ｉに近い領域の注入電子により、またIII
モードを点弧させるためには主電流通電領域IIIに近
い領域′の注入電子を利用する。第２図（ｂ）は第１
主電極（T1）１に対しゲート電極（Ｇ）３に負電圧を印
加した場合で、ゲート電流は同図に示す矢印の如くNE31
6の開口部18と接する第３電極15の部分から２方向に分
流してNEG４の２つの開口部17にそれぞれ流入する。こ
のゲート電流によりNEG４とNE316に囲まれたゲート電流
路のPB領域には開口部18より開口部17に向かう電位降下
が生じ、これと接するPBNEG接合の各部を順バリアスす
る。その中でも特にバイアスの強い領域は開口部18に対
向するPBNEG部分である。したがって同図に示す領域
から最初の電子の注入が起きる。この場合注入領域は等
分直線Ｙ−Ｙ上にあって２つの主電流通電領域のいずれ
にも近い位置にある。このためＩモードとIIIモー
ドはこの領域の注入電子により対称的に点弧がはじま
る。
載される本発明によるトライアックの実施例の第１主面
側からみた平面図である。図面をみやすくするため、同
図（ａ）はNE2層８、また同図（ｂ）は第１主電極１、
第３電極15およびゲート電極３の記載を省略してある。
同図（ｂ）に示すようにNE2（第４表面層）８はNE1（第
１表面層）２の一部とNE3（第２表面層）16とNEG（第３
表面層）４に平面からみて重なっている。またNE3はNEG
をとり囲んで配置され、NE3は１つの開口部18およびNEG
は２つの開口部17を持っている。第２図（ａ）および
（ｂ）は本発明のトライアックの初期の電子注入領域を
説明するための平面図である。同図（ａ）で斜線で示す
領域10は第１主電流通電領域（Ｉモードで動作）、領域
11は第２主電流通電領域（IIIモードで動作）を示す。
直線Ｙ−Ｙは領域10と領域11とにはさまれる細長い部分
を二等分する等分直線である。同図（ａ）は第１主電極
（T1）１に対しゲート電極（Ｇ）３に正電圧を印加した
場合でも、２つのゲート開口部17のそれぞれから流出し
たゲート電流は同図に示す如くNEG４およびNE316によっ
て制限されるゲート電流路を流れ、NE3の開口部18に接
する第３電極15に集められる。この電流によりゲート電
流路の各部はゲート開口部17から18に沿って降下する電
位分布が生じ、これと接するNE3PB接合の各部を順バイ
アスする。そのうち最も大きく順バイアスされる領域
は、開口部17に対向するNE3PB接合部分である。したが
って同図に示す領域において最初の電子の注入が起き
る。また等分直線Ｙ−Ｙに関し対称に配置された他の開
口部に対向するNE3PB接合領域′においても同様の電
子注入が起きる。Ｉモードを点弧させるためには主電
流通電領域Ｉに近い領域の注入電子により、またIII
モードを点弧させるためには主電流通電領域IIIに近
い領域′の注入電子を利用する。第２図（ｂ）は第１
主電極（T1）１に対しゲート電極（Ｇ）３に負電圧を印
加した場合で、ゲート電流は同図に示す矢印の如くNE31
6の開口部18と接する第３電極15の部分から２方向に分
流してNEG４の２つの開口部17にそれぞれ流入する。こ
のゲート電流によりNEG４とNE316に囲まれたゲート電流
路のPB領域には開口部18より開口部17に向かう電位降下
が生じ、これと接するPBNEG接合の各部を順バリアスす
る。その中でも特にバイアスの強い領域は開口部18に対
向するPBNEG部分である。したがって同図に示す領域
から最初の電子の注入が起きる。この場合注入領域は等
分直線Ｙ−Ｙ上にあって２つの主電流通電領域のいずれ
にも近い位置にある。このためＩモードとIIIモー
ドはこの領域の注入電子により対称的に点弧がはじま
る。
上記の実施例により明らかなように初期の電子注入の起
きる領域は、ゲート電位がモードの場合には電位の高
いNEGの開口部（ゲート電流の流出端）に対向するPBNE3
接合部であり、ゲート電位がモードの場合には電位の
高いNE3の開口部（ゲート電流の流出端）に対向するPBN
EG接合部である。NE316はNE1２の一部であるが、PB５の
領域19により分離させた理由は主として主電流通電領域
IIIに近接するNE316の部分と主電流通電領域Ｉに近接す
るNE3部分とが各々Ｐ領域とシャントされる効果を同レ
ベルにして製造上の簡便性を増すことにある。NE3はPB
によりNE1と分離されているが、第１主電極１と第３電
極15とはPBの領域19を介して接続され近似的に同電位に
あると考えられる。
きる領域は、ゲート電位がモードの場合には電位の高
いNEGの開口部（ゲート電流の流出端）に対向するPBNE3
接合部であり、ゲート電位がモードの場合には電位の
高いNE3の開口部（ゲート電流の流出端）に対向するPBN
EG接合部である。NE316はNE1２の一部であるが、PB５の
領域19により分離させた理由は主として主電流通電領域
IIIに近接するNE316の部分と主電流通電領域Ｉに近接す
るNE3部分とが各々Ｐ領域とシャントされる効果を同レ
ベルにして製造上の簡便性を増すことにある。NE3はPB
によりNE1と分離されているが、第１主電極１と第３電
極15とはPBの領域19を介して接続され近似的に同電位に
あると考えられる。
本実施例ではNE3とNEGの二重パターンを等分直線Ｙ−Ｙ
に関し対称に形成したが、本発明はこれに限定されな
い。主電流通電領域ＩおよびIIIの形状が異なり上記等
分直線をきめることができない場合には、例えばNEGに
２つの開口部を設けその１つは領域Ｉに他の１つは領域
IIIにそれぞれ最も近い位置に配置する（ゲート正の
モードで機能する）。NE3には１つの開口部を設け、領
域ＩおよびIIIのいずれにも近い位置に配置する。
に関し対称に形成したが、本発明はこれに限定されな
い。主電流通電領域ＩおよびIIIの形状が異なり上記等
分直線をきめることができない場合には、例えばNEGに
２つの開口部を設けその１つは領域Ｉに他の１つは領域
IIIにそれぞれ最も近い位置に配置する（ゲート正の
モードで機能する）。NE3には１つの開口部を設け、領
域ＩおよびIIIのいずれにも近い位置に配置する。
この場合２系統のゲート電流路が形成されるが、点弧電
流のバランスはNE3の開口部よりNEGの開口部にいたるゲ
ート電流路の抵抗が互に等しくなるようにし（例えば該
電流路の幅を調整して）、かつNEGの開口部にあるゲー
ト電極からこれに対向するNE3までのPBの拡がり抵抗が
互に等しくなるように（例えばこの部分を等しい形状と
する）すればよい。
流のバランスはNE3の開口部よりNEGの開口部にいたるゲ
ート電流路の抵抗が互に等しくなるようにし（例えば該
電流路の幅を調整して）、かつNEGの開口部にあるゲー
ト電極からこれに対向するNE3までのPBの拡がり抵抗が
互に等しくなるように（例えばこの部分を等しい形状と
する）すればよい。
［発明の効果］ 本発明によりトライアックの初期の電子注入領域をNEG
とNE3の開口部の位置により意図的に変えることが可能
となる。従来のトライアックは、IIIモードにおける
初期電子注入領域と主電流通電領域IIIとが距たってお
り点弧特性を悪くしていたが、本発明により上記両領域
を接近して設けることが可能となり点弧特性も改善され
た。従来のトライアックでは３つのモードしか使用され
なかったものが４つのモードすべてを使用できるように
なった。
とNE3の開口部の位置により意図的に変えることが可能
となる。従来のトライアックは、IIIモードにおける
初期電子注入領域と主電流通電領域IIIとが距たってお
り点弧特性を悪くしていたが、本発明により上記両領域
を接近して設けることが可能となり点弧特性も改善され
た。従来のトライアックでは３つのモードしか使用され
なかったものが４つのモードすべてを使用できるように
なった。
またゲートのＮ領域のパターンを対称的に配置し、ゲー
ト電流路も対称に設定することでゲートパターンの非対
称性による注入領域の発生の非対称性が解消される。こ
のことは結果的に点弧特性におけるゲート電流のモード
別のアンバランスを低減し、トライアックを使用する電
気回路の設計自由度を増加する。
ト電流路も対称に設定することでゲートパターンの非対
称性による注入領域の発生の非対称性が解消される。こ
のことは結果的に点弧特性におけるゲート電流のモード
別のアンバランスを低減し、トライアックを使用する電
気回路の設計自由度を増加する。
第１図（ａ）および（ｂ）は本発明によるトライアック
の平面部分図、第２図（ａ）および（ｂ）は本発明によ
るトライアックの初期の電子注入領域を説明するための
平面図、第３および第４図は従来のトライアックのそれ
ぞれ断面図および平面図、第５図（ａ）および（ｂ）は
従来のトライアックの初期の電子注入領域を説明するた
めの平面図である。 １…第１主電極（T1）、２…第１表面層（NE1）、３…
ゲート電極（Ｇ）、４…第３表面層（NEG）、５…第１
中間層（PB）、７…第２中間層（PE）、８…第４表面層
（NE2）、９…第２主電極（T2）、10…第１主電流通電
領域（Ｉ）、11…第２主電流通電領域（III）、15…第
３電極（T3）、16…第２表面層（NE3）、17,18…開口
部、Ｙ−Ｙ…等分直線。
の平面部分図、第２図（ａ）および（ｂ）は本発明によ
るトライアックの初期の電子注入領域を説明するための
平面図、第３および第４図は従来のトライアックのそれ
ぞれ断面図および平面図、第５図（ａ）および（ｂ）は
従来のトライアックの初期の電子注入領域を説明するた
めの平面図である。 １…第１主電極（T1）、２…第１表面層（NE1）、３…
ゲート電極（Ｇ）、４…第３表面層（NEG）、５…第１
中間層（PB）、７…第２中間層（PE）、８…第４表面層
（NE2）、９…第２主電極（T2）、10…第１主電流通電
領域（Ｉ）、11…第２主電流通電領域（III）、15…第
３電極（T3）、16…第２表面層（NE3）、17,18…開口
部、Ｙ−Ｙ…等分直線。
Claims (2)
- 【請求項１】導電形が交互に異なる５層構造を持つ半導
体基体と、該基体の第１主面側の第１導電形の第１表面
層、第２表面層および第３表面層と、上記第１、第２お
よび第３表面層のそれぞれに隣接する第１中間層であっ
てその一部が第１主面に露出して上記３つの表面層を互
に分離する第２導電形の第１中間層と、第１表面層およ
びそれに隣接する第１中間層露出面に接触して設けられ
る第１主電極と、第２表面層およびそれに隣接する第１
中間層露出面に接触して設けられる第３電極と、第３表
面層およびそれに隣接する第１中間層露出面に接触して
設けられるゲート電極と、該基体の第２主面側の第１導
電形の第４表面層と、第４表面層に隣接しその一部が第
２主面に露出する第２導電形の第２中間層と、第４表面
層と第２中間層露出面とに接触して設けられる第２主電
極とを具備し、かつ第４表面層が平面からみて第１、第
２および第３表面層の各々に少なくとも一部分において
重なる構造の双方向性半導体装置であって、 （ａ）第２表面層が第３表面層をとり囲んで配置され、 （ｂ）第２表面層と第３表面層の各々には、初期のキャ
リア注入が起きる領域を主電流通電領域にできるだけ近
づけるように１又は複数の開口部を設け、該開口部の位
置が、第１表面層の第１主電流通電領域と第１中間層露
出面の第２主電流通電領域とにはさまれる領域をほぼ２
等分する等分直線に関し、 （ｂ−１）開口部が１個のときは、等分直線上にあって
上記第１および第２主電流通電領域のいずれも近い領域
に、 （ｂ−２）開口部が複数個のときは、そのうちの少なく
とも２個は該直線に関し互に反対側にあって上記第１お
よび第２主電流通電領域のいずれかに近い領域に配置さ
れていることを特徴とする双方向性半導体装置。 - 【請求項２】開口部の位置が等分直線に対し対称に配置
されている特許請求の範囲第１項記載の双方向性半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102624A JPH0691247B2 (ja) | 1984-05-23 | 1984-05-23 | 双方向性半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102624A JPH0691247B2 (ja) | 1984-05-23 | 1984-05-23 | 双方向性半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60247970A JPS60247970A (ja) | 1985-12-07 |
| JPH0691247B2 true JPH0691247B2 (ja) | 1994-11-14 |
Family
ID=14332392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102624A Expired - Lifetime JPH0691247B2 (ja) | 1984-05-23 | 1984-05-23 | 双方向性半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691247B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206193A (ja) * | 2008-02-26 | 2009-09-10 | Sansha Electric Mfg Co Ltd | トライアック |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2585882B1 (fr) * | 1985-07-30 | 1988-06-24 | Thomson Csf | Triac desensibilise vis-a-vis des risques de reamorcage a la commutation sur charge reactive |
| JPH0671080B2 (ja) * | 1988-07-01 | 1994-09-07 | サンケン電気株式会社 | 双方向サイリスタ |
| JPH0680822B2 (ja) * | 1989-08-22 | 1994-10-12 | サンケン電気株式会社 | 双方向サイリスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043671B2 (ja) * | 1979-01-10 | 1985-09-30 | 株式会社日立製作所 | 双方向性半導体装置 |
-
1984
- 1984-05-23 JP JP59102624A patent/JPH0691247B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206193A (ja) * | 2008-02-26 | 2009-09-10 | Sansha Electric Mfg Co Ltd | トライアック |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60247970A (ja) | 1985-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4786959A (en) | Gate turn-off thyristor | |
| US4626888A (en) | Gate turn-off thyristor | |
| JPH0534834B2 (ja) | ||
| JPH0691247B2 (ja) | 双方向性半導体装置 | |
| EP0065346A2 (en) | Semiconductor switching device | |
| JPS62140463A (ja) | 切換可能なエミツタ短絡を有するサイリスタ | |
| JP5446103B2 (ja) | 双方向サイリスタ | |
| JPS62109361A (ja) | サイリスタ | |
| JP2510972B2 (ja) | 双方向サイリスタ | |
| US3943548A (en) | Semiconductor controlled rectifier | |
| JP2004200380A (ja) | 双方向フォトサイリスタチップ | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| GB1578758A (en) | Semiconductor switching arrangement and method | |
| US4825270A (en) | Gate turn-off thyristor | |
| WO2024029153A1 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0136270B2 (ja) | ||
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JPH09148559A (ja) | ２方向性２端子サイリスタ | |
| JPH0138384B2 (ja) | ||
| JPS6122871B2 (ja) | ||
| JPH025307B2 (ja) | ||
| JPS58188161A (ja) | トライアツク | |
| JPH0691246B2 (ja) | 半導体装置 | |
| JP2688510B2 (ja) | ゲートターンオフサイリスタの駆動方法 | |
| JPH0646657B2 (ja) | Ｇｔｏサイリスタ |