JPH0691448B2 - 負荷駆動用半導体回路装置 - Google Patents

負荷駆動用半導体回路装置

Info

Publication number
JPH0691448B2
JPH0691448B2 JP62113958A JP11395887A JPH0691448B2 JP H0691448 B2 JPH0691448 B2 JP H0691448B2 JP 62113958 A JP62113958 A JP 62113958A JP 11395887 A JP11395887 A JP 11395887A JP H0691448 B2 JPH0691448 B2 JP H0691448B2
Authority
JP
Japan
Prior art keywords
output
transistor
load
reactor
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62113958A
Other languages
English (en)
Other versions
JPS63279613A (ja
Inventor
弘之 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP62113958A priority Critical patent/JPH0691448B2/ja
Publication of JPS63279613A publication Critical patent/JPS63279613A/ja
Publication of JPH0691448B2 publication Critical patent/JPH0691448B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は出力トランジスタにMOSトランジスタなどの電
界効果トランジスタを用いて負荷を開閉駆動する負荷駆
動用半導体回路装置に関する。
〔従来の技術〕
MOS集積回路は周知のように広汎な用途に適用され、最
近ではその動作速度などの性能が著しく向上され、用途
面でも種々のASICの形で重用されるに至っている。この
ASICの場合にとくにそうであるが、集積回路といっても
直接に外部の負荷を駆動とくに開閉駆動する場合が多
く、このため同じ半導体基板上に小信号を扱う信号ない
しはデータ処理部のほかに比較的高電圧,大電流を扱う
出力部が組み込まれることが多くなって来た。第5図は
この出力部ないしは負荷の開閉駆動部として通常用いら
れている半導体回路装置を示すものである。
図示のように開閉駆動部1は2個のMOSトランジスタ対1
1,12および21,22からなり負荷を開閉駆動する。出力ト
ランジスタ対11,12は電源電圧Vdを受ける直列接続の相
補MOSトランジスタ対であって、MOSトランジスタ11はp
チャネル,MOSトランジスタ12はnチャネル形で両トラン
ジスタの相互接続点から開閉出力電圧Voがとられ、負荷
2は図示のようにこの開閉出力点Voと接地電位点Eとの
間または電源電位点Vdと開閉出力点Voとの間に接続され
る。これらの出力トランジスタ11,12のゲートは共通接
続され、同様に電源電位点Vdと接地電位Eとの間に直列
接続された相補MOSトランジスタ21,22の相互接続点から
の開閉操作指令SSを受ける。この両MOSトランジスタの
ゲートも共通接続され、集積回路内の信号処理回路部か
らのデイジタル信号DSを受け、出力トランジスタ対11,1
2に対して開閉操作指令SSを発する操作トランジスタ対
としての役目を果たす。容易にわかるように、操作トラ
ンジスタ対21,22からの開閉操作指令SSはデイジタル信
号DSの補信号となり、出力トランジスタ対11,12からの
開閉出力電圧Voはデイジタル信号DSと同位相となるが、
それらの電圧値はデイジタル信号DSのもつ電圧値よりは
ふつうは高い電源電圧Vdとほぼ等しい値になる。なお、
図では出力トランジスタ11,12の操作回路として、2個
の操作トランジスタ21,22のみからなる最も簡単な場合
を示したが、電源電圧値Vdがデイジタル信号DSの電圧値
よりもずっと高い場合には公知のようにそれに適したよ
り複雑な操作回路が用いられることが多い。ただし、こ
の場合でも出力トランジスタ回路としては、図示のよう
な相補トランジスタ対11,12からなる回路構成が用いら
れるのがふつうである。
〔発明が解決しようとする問題点〕
上述の負荷開閉駆動用の半導体回路装置は、電源電圧Vd
の値を適宜に選択することにより、開閉入力信号として
のデイジタル信号DSのもつ電圧とは独立に負荷の開閉駆
動に適した任意の電圧値の開閉出力Voを負荷に出力する
ことができ、かつその開閉の切換え動作も非常に高速化
することができる。最近の電界効果トランジスタ技術に
よればこの開閉動作に要する時間は1nS程度にまで短く
することが可能である。ところが、かかる動作の高速化
に伴って負荷側でスイッチングノイズが発生する問題が
以前より深刻になって来た。よく知られているように、
このスイッチングノイズは負荷2に至る配線がもつ第5
図に示した漏洩インダクタンスLsや配線相互間の漏洩キ
ャパシタンスCsに基づくもので、もちろんこの配線は出
力回路外であるからその長さを短縮してスイッチングノ
イズの発生を防止することはまず不可能である。第6図
はこのスイッチングノイズの発生状況を示すもので、同
図(b)に示す負荷2に掛かる負荷電圧V1は、同図
(a)に示すデイジタル信号DSに対して遅れがほとんど
ない同位相の波形をもつが、開閉に伴うその立ち上がり
と立ち下がりに際して減衰は早いものの図示のような非
常に鋭い波形のスイッチングノイズがこれに重なって来
る。負荷に対する配線が通常の長さである場合、1配線
あたりの漏洩インダクタンスLsは10nH前後で漏洩キャパ
シタンスCsは20〜30pF程度のことが多く、スイッチング
ノイズは3nS程度の周期をもつ高周波でその波高値は出
力トランジスタのオン抵抗を0と仮定すると開閉出力電
圧の20倍程度にも達し得る。もちろん出力トランジスタ
にも必ずなにがしかのオン抵抗があるから、実際の波高
値はこれよりは1桁程度低くなるのがふつうであるが、
それでも開閉出力電圧Voと同程度以上には簡単になりう
る。
このスイッチングノイズは種々の干渉を起こし、場合に
より絶縁の破壊や劣化の原因となるから、もちろん何ら
かの対策が必要になる。スイッチングノイズの発生自体
を防止するにはスイッチングノイズの振動回路に対して
一種のダンピング効果をもつ出力トランジスタのオン抵
抗を増やしてやるのが最も簡単ではあるが、これでは開
閉出力部の性能をみすみす落とすことになるし、また大
電流出力用の場合にはオン抵抗を増すことは許されな
い。従って、従来から採られている消極的ではあるが最
も実際的な対策は、負荷側にキャパシタを並列に接続す
ることによりスイッチングノイズを吸収してやることに
ある。この目的に用いられるキャパシタとしては、場合
により異なるが最低でも500pFのものが必要で時として1
0,000pF程度のものも必要となる。集積回路からの出力
数が少ない場合、かかるキャパシタを、負荷側に接続す
ること自体は大した失費でないにしても、これで開閉出
力トランジスタが折角もつ高速動作性能をわざわざ殺す
ことにほかならない。また、集積回路の出力数やそれに
つながる負荷の数が多くなると、キャパシタのコストは
もちろんその取り付けに要するスペースが問題となる。
この場合、キャパシタを集積回路の出力回路部内にあら
かじめ組み込んでおくことでも原理的にはよいのである
が、実際には集積回路の寸法が非常に大きくなってしま
って経済的には無意味であり実現が困難である。
本発明はかかる問題点を解消して、スイッチングノイズ
の対策のためにキャパシタを用いる要がなく、開閉出力
回路がもつ高速動作性能をほぼそのまま生かして使うこ
とができる負荷駆動用半導体回路装置を得ることを目的
とする。
〔問題点を解決するための手段〕
本発明は、上述の目的を達成するため、電源間に相補接
続された第1の電界効果トランジスタ対からなり、その
相互接続点に外部負荷が接続される出力トランジスタ対
と、前記電源間に相補接続された第2の電界効果トラン
ジスタ対からなり、前記出力トランジスタ対に開閉操作
指令を与える操作トランジスタ対とを同一半導体基板上
に収納してなる負荷駆動用半導体回路装置において、渦
巻き状に巻回した配線からなる平面的なリアクトルを前
記半導体基板上に設け、該リアクトルを介して前記操作
トランジスタ対の相互接続点と前記出力トランジスタ対
のゲートを接続することにより前記開閉操作指令を当該
操作トランジスタ対から出力トランジスタ対に伝達する
ことを特徴としている。
〔作用〕
上記の構成の出力トランジスタとしての電界効果トラン
ジスタは負荷を開閉するスイッチとして用いられている
のであるが、元来はそれに与えるゲート電圧によって制
御が可能な一種の可変抵抗と考えることができ、スイッ
チ作用はその可変抵抗値を最大値から最小値にあるいは
その逆方向に短時間内に変化させることによって得られ
る。一方、負荷側に生じるスイッチングノイズは配線が
もつ漏洩インダクタンスと漏洩キャパシタンスとの一種
の共振現象に基づくもので、その共振回路内に適度な抵
抗を挿入することによってその振動を有効に制動をかけ
るなり非振動の状態に換えるなりすることができる。こ
のために共振回路内に挿入すべき抵抗は出力トランジス
タがもつ抵抗であってよいのであるから、出力トランジ
スタをスイッチとして動作させる間にそのゲートに与え
る開閉操作指令信号の時間的な経過ないしは波形をうま
く制御してやれば、負荷への配線内に生じやすい前述の
共振に制動をかけあるいは非振動の状態を保ちながら負
荷開閉の動作を完了させることができる。
本発明はこの点に着目してなされたもので、出力トラン
ジスタに対する開閉操作指令を発する操作トランジスタ
と出力トランジスタとの間にリアクトルを接続すること
によって、負荷回路内の有害なスイッチングノイズの発
生を防止することに成功したものである。開閉操作指令
そのものは単純なオンオフの電圧であり、出力トランジ
スタはこれによりそのゲートキャパシタンスを充電ない
しは放電されることによて動作する。操作トランジスタ
はこの充放電中1個の抵抗として作用し、リアクトルが
ないとき出力トランジスタのゲート電圧はこの操作トラ
ンジスタの抵抗値と出力トランジスタのゲートキャパシ
タンスとの積である時定数で決まる単純な指数関数で表
わされる波形となる。リアクトルを介して開閉操作指令
を出力トランジスタのゲートに与えるようにすると、こ
の充放電回路は操作トランジスタの抵抗とリアクトルが
もつインダクタンスと出力トランジスタのゲートキャパ
シタンスとの直列回路となり、出力トランジスタのゲー
ト電圧の波形にはその時間的な変化の比較的緩やかな期
間が短時間ではあるが現われて来る。本発明ではこのゲ
ート電圧が緩やかに変化する時間内に出力トランジスタ
がその時にもつ抵抗値によって負荷への配線内に生じう
る振動を抑制しながら負荷における電圧を立ち上がらせ
あるいは立ち下がらせる。この振動の抑制に適する出力
トランジスタの対抗値は、それが完全開時にもつ最大値
と完全閉時にもつ最小値とのもちろん中間であって、こ
の中間値は出力トランジスタのゲート電圧波形従ってリ
アクトルのインダクタンス値を適宜に選択することによ
って設定することができる。出力トランジスタの抵抗を
このいわば過渡的な中間値付近に置いておく時間は、前
述のゲート電圧波形が比較的緩やかに変化する極く短時
間であってもよく、この間に負荷電圧が充分立ち上がり
ないしは立ち下がった後は出力トランジスタの抵抗をそ
の最小値ないしは最大値に速やかに移行させる。このよ
うにして本発明によれば、出力トランジスタの抵抗を負
荷への配線内で漏洩インダクタンンスと漏洩キャパシタ
ンスとの共振を抑制する値に短時間内置くことにより負
荷に有害なスイッチングノイズが掛かるのを防止できる
ので、従来のようにスイッチングノイズを吸収させるた
めにキャパシタを用いる必要がなくなり、また負荷の開
閉駆動も短時間内に完了するので前述の課題が解決され
る。
なお、上述のように本発明では出力トランジスタのゲー
トに対する充放電回路内にリアクトルのもつインダクタ
ンスを出力トランジスタのゲートキャパシタンスとが含
まれるので、この充放電回路内で共振が生じてしまって
は出力トランジスタのゲート電圧制御が満足に機能しな
くなってしまう。このためリアクトルに与えるべきイン
ダクタンス値はこの充放電回路中の抵抗成分である操作
トランジスタのオン抵抗との関連で常にゲートキャパシ
タンスの充放電が非振動条件でなされ得る範囲内に選定
する要があるが、実用的な負荷駆動用半導体回路装置で
はリアクトルのインダクタンス値を極端に大きく取らな
い限りこの制限条件は常に満たされているものとしてよ
い。
〔実施例〕
以下図を参照しながら本発明の実施例を具体的に説明す
る。第1図は出力トランジスタと操作トランジスタとが
ともに相補トランジスタ対として構成される実施例の回
路を示すものである。図ではこの本発明による負荷駆動
用半導体回路装置が符号1により、それにより開閉駆動
される負荷が2により示されており、負荷駆動用半導体
回路装置1は集積回路装置内の一部を取り出して示した
ものである。図の左側に示された操作トランジスタ対2
1,22は電源電位点Vdと接地電位Eとの間に直列接続され
たpチャネルMOSトランジスタ21とnチャネルMOSトラン
ジスタ22とからなる相補トランジスタ対で、両MOSトラ
ンジスタの共通ゲートに集積回路内の信号処理部からの
5V程度の電圧値をもつデイジタル信号DSを受け、両MOS
トランジスタ21,22の相互接続点からデイジタル信号と
は補の関係にあるただし電源電圧Vdと等しい振幅をもつ
開閉操作指令SSを発する。この開閉操作指令SSの波形は
第2図(a)に示されたデイジタル信号DSの補信号に当
たる方形波である。
出力トランジスタ対も電源電位点Vdと接地電位Eとの間
に直列接続されたpチャネルMOSトランジスタ11とnチ
ャネルMOSトランジスタ12とからなる相補トランジスタ
対で、その共通ゲートにリアクトル30を介して開閉操作
指令信号SS受け、両トランジスタ11,12の相互接続点か
ら負荷2に対する開閉出力電圧Voが取られる。図には操
作トランジスタ21の方がオンで操作トランジスタ22がオ
フ状態にあるときの出力トランジスタ11,12の共通ゲー
トがもつゲートキャパシタンスCgに対する充電回路が等
価的に示されており、該ゲートキャパシタンスCgは電源
電圧Vdにより操作トランジスタ21のオン抵抗Rとリアク
トルのインダクタンスLと介して充電され、この充電完
了後は出力トランジスタ11がオフ,出力トランジスタ12
がオンとなって、開閉出力電圧Voが0になる。逆に開閉
出力Voを電源電圧Vdとするためには操作トランジスタ21
がオフ,操作トランジスタ22がオンされ、出力トランジ
スタ11,12の共通ゲートのゲートキャパシタンスCgはリ
アクトルのインダクタンスLと操作トランジスタ22のオ
ン抵抗Rを介して放電され、該放電完了後出力トランジ
スタ11がオン,出力トランジスタ12がオフになる。
第2図(b)はこのゲートキャパシタンスCgの充放電の
結果である両出力トランジスタ11,12の共通ゲートの電
圧Vgの波形を示すもので、図示のように該ゲート電圧Vg
の波形はその立ち上がりや立ち下がりの途中でやや変化
が緩やかないわば肩部をもった波形となる。また、この
図では理解を容易にするため、出力トランジスタ11,12
のいわゆる動作のしきい値Th11,Th12は電源電位点Vdと
接地電位Eとのちょうど中間の所にあり、この中間点に
前述のゲート電圧Vgの波形の肩部が来るようにリアクト
ル30のインダクタンスLが選ばれているものとして示さ
れている。出力トランジスタ11,12のもつ抵抗値はその
オンからオフないしはオフからオンへの動作の途中のこ
の動作しきい値ないしはゲート電圧波形の肩部の付近で
その最大値と最小値との間の中間値をとって、負荷2へ
の配線中の漏洩インダクタンスLsと漏洩キャパシタンス
Csとの共振に有効な制動を掛けてスイッチングノイズの
発生を防止する。第2図(c)はこの動作の結果の開閉
出力電圧Voの変化の波形を示すもので、図からわかるよ
うにデイジタル信号DSと同位相であるが、それよりはや
や遅れて立ち上がりないしは立ち下がり、その後はかな
り急速に電源電位Vdないしは接地電位Eに移行する波形
となる。
第3図は本発明による負荷駆動用半導体回路装置に組み
込むに適したリアクトル30の構成例を示すもので、出力
トランジスタ対11,12や操作トランジスタ対21,22が収納
ないしは集積化される半導体基板上の比較的厚いいわゆ
るフィールド酸化膜ないしは絶縁膜上に蒸着またはスパ
ッタされた例えばアルミの配線31によって作られる。該
アルミ配線31は図のように平面的な渦巻の形状をもって
おり、その外形は図では方形であるが円形であってもよ
く、該渦巻状の巻回の巻き初め31aと巻き終わり31bの一
方が2個の操作トランジスタ21,22の相互接続点に,他
方が出力トランジスタ11,12の共通ゲートにそれぞれ前
記絶縁膜に明けた窓を通して導電接続される。このリア
クトル30に持たせるべきインダクタンス値はもちろん回
路条件によって異なるが、出力トランジスタ11,12の共
通ゲートのゲートキャパシタンスCgが1000pF程度の場
合、数nHから10nH程度が適当で、巻回数が数回程度,外
径が数+μm程度の小さな空心リアクトルでよい。アル
ミ配線31の電流容量はもちろん極小であってよく、その
厚みは1μm以下でその幅はホトリソグラフィ上許され
る最小の例えば2μm以下であってもよい。また巻回は
むしろ密にした方がよく、アルミ配線31の相互間隔をそ
の幅より小さい目に取るのが有利である。なお、各操作
トランジスタ21,22のオン抵抗はふつう数十から数百オ
ーム程度あるので、リアクトル30のインダクタンス値が
前述のような値であればゲートキャパシタンスCgの充放
電回路が振動条件に入るおそれは全くない。第3図に示
されたような構造のリアクトル30は、通常のMOS集積回
路の製作中におけるMOSトランジスタ相互間の接続層を
作り込む工程と同時に作り込みかつ接続することができ
る。また、出力トランジスタ11,12用に振り当てられる
半導体基板の面積がかなり大きいので、その上の絶縁膜
上にリアクトルを容易に配置することができ、それを組
み込むために基板の面積をとくに広げる要はない。
第4図はこのようなリアクトルを組み込んだ場合の出力
トランジスタ11,12の共通ゲート電圧Vgの波形の要部を
拡大して示すものである。前の第1図を参照しながら説
明すると、まずリアクトル30が用いられないとき、ゲー
トキャパシタンスCgは単に操作トランジスタのオン抵抗
Rを介して例えば充電されるから、同図(a)に示すよ
うにゲート電圧の波形はAのような単純な指数関数で表
わせる波形となる。リアクトル30が用いられると、それ
がもつインダクタンス値により充電電流の立ち上がりが
遅らされるので、ゲート電圧の波形はBのようなS字状
の波形となり、前の波形Aからの遅れはリアクトルがも
つインダクタンス値が大きい程大きくなるが、前述のよ
うな波形上の肩部はこれだけではまだ現われない。しか
し、第3図からわかるようにリアクトル30中のアルミ配
線31の巻回の相互間には分布されたキャパシタンスが実
際には存在するので、等価的には第1図に示すようにリ
アクトル30はインダクタンスLとそれに並列な等価キャ
パシタンスC1とからなっている。この等価キャパシタン
スC1はゲートキャパシタンスCgと直列に入るから、ゲー
トキャパシタンスCgはこの等価キャパシタンスC1を通し
ても充電されることになり、この等価キャパシタンスC1
の貢献分が第4図(a)では波形Cで示されている。こ
の波形Cは指数関数的ではもちろんその飽和電圧は電源
電圧Vdより低い。従って、実際にゲート電圧Vgがとる波
形は波形BとCとを合成した同図(a)に示すような肩
部をもった波形になる。この肩部の図の上下方向の高さ
は、波形Cの飽和電圧値つまり等価キャパシタンスC1の
大きさに依存し、リアクトル30のアルミ配線31の巻回を
密にすることによって高めることができる。ふつうこの
リアクトルの巻回の密度を調整することによって、この
肩部の高さを出力トランジスタの動作しきい値の近傍に
して負荷への配線中の共振に制動を掛けるに適した値に
することができるが、さらに必要な場合は小形のキャパ
シタンスを集積回路内に作り込むようにすることもでき
る。図ではこの共振に対する制動作用がとくに有効な部
分がハッチングで示されている。同図(b)にはゲート
キャパシタCgが逆に放電されるときのゲート電圧Vgの波
形が示されているが、それに関連する現象は前と逆にな
るだけであるから説明を省略する。
以上説明した実施例のほか、本発明は諸回路常数の選定
を含めて種々の態様で実施することができる。例えば上
述の実施例ではリアクトルが1個だけ設けられる場合に
ついて説明したが、開閉出力電圧Voに例えば100V以上の
高電圧が必要な場合、出力トランジスタ11,12に対する
操作回路は別個に設ける必要が生じ、出力トランジスタ
は実施例のような共通ゲートではなく分離されて各出力
トランジスタのゲートはそれ用の操作回路によって操作
されるようになるので、リアクトルも2個設けて各操作
回路内に操作トランジスタとそれによって操作される出
力トランジスタの分離されたゲートとの間にそれぞれ接
続してやればよいことになる。この場合、リアクトルを
接続すべきゲートキャパシタタンスは共通ゲートの半分
になるから、リアクトルのインダクタンス値もこれに応
じて減少させてよいことになる。
〔発明の効果〕
以上のような本発明によれば、渦巻き状に巻回した配線
からなる平面的なリアクトルを半導体基板上に設け、こ
のリアクトルを介して操作トランジスタ対の相互接続点
と出力トランジスタ対のゲートを接続することにより開
閉操作指令を操作トランジスタ対から出力トランジスタ
対に伝達するようにして、負荷駆動用半導体回路装置の
出力トランジスタから負荷に至る配線がもつ漏洩インダ
クタンスと漏洩キャパシタンスとの共振に有効な制動を
開閉駆動中に過渡的に掛けることにより、有害なスイッ
チングノイズの発生を防止できるので、従来のように負
荷への配線にスイッチングノイズ吸収用のキャパシタを
接続してやる必要がなくなる。また上述の共振への制動
は開閉駆動動作中のごく短時間内に過渡的に掛けてやれ
ばすむので、出力トランジスタがもつ高速動作性能があ
まり落ちない程度に活かして使うことができ、従来のよ
うに完全のために大きなキャパシタを負荷回路に接続し
て折角の高速動作性能を殺してしまうようなことがなく
なる。
かかる効果をもつ本発明による負荷駆動用半導体回路装
置はそれを構成するリアクトルを従来からのMOS集積回
路の製作工程を増やすことなくまた半導体基板の面積も
増やすことなく集積回路内に組み込むことができる。
以上の特長をもつ本発明による負荷駆動用半導体回路装
置は出力回路数が多い集積回路に用いてとくに顕著な効
果を上げることができ、ASIC等の集積回路の一層の発展
と用途拡大に貢献することが期待される。
【図面の簡単な説明】
第1図から第4図が本発明に関し、内第1図は本発明に
よる負荷駆動用半導体回路装置の実施例の回路図、第2
図はそれに関連する主な信号の波形図、第3図は本発明
装置を構成するリアクトルの例を示す平面図、第4図は
本発明装置内の出力トランジスタのゲート電圧波形の要
部の拡大図である。第5図以降は従来技術に関し、第5
図は従来の負荷駆動用半導体回路装置の回路図、第6図
はその入出力の波形図である。図において、 1:負荷駆動用半導体回路装置、2:負荷、11,12:出力トラ
ンジスタ、21,22:操作トランジスタ、30:リアクトル、3
1:アルミ配線、31a,31b:アルミ配線の巻回の巻き初めお
よび巻き終わり、A,B,C:出力トランジスタのゲートキャ
パシタンスに対する充電波形成分、Cg:出力トランジス
タのゲートキャパシタンス、C1:リアクトルがもつ等価
キャパシタンス、Cs:負荷への配線がもつ漏洩キャパシ
タンス、DS:負荷駆動用半導体回路装置へのデイジタル
信号入力、E:接地電位、L:リアクトルのインダクタン
ス、Ls:負荷への配線がもつ漏洩インダクタンス、R:操
作トランジスタのオン抵抗、Vd:出力トランジスタおよ
び操作トランジスタへの電源電位点ないしは電源電圧
値、Vg:出力トランジスタのゲート電圧、Ve:負荷電圧、
Vo:負荷駆動用半導体回路装置からの開閉出力電圧、で
ある。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】電源間に相補接続された第1の電界効果ト
    ランジスタ対からなり、その相互接続点に外部負荷が接
    続される出力トランジスタ対と、前記電源間に相補接続
    された第2の電界効果トランジスタ対からなり、前記出
    力トランジスタ対に開閉操作指令を与える操作トランジ
    スタ対とを同一半導体基板上に収納してなる負荷駆動用
    半導体回路装置において、渦巻き状に巻回した配線から
    なる平面的なリアクトルを前記半導体基板上に設け、該
    リアクトルを介して前記操作トランジスタ対の相互接続
    点と前記出力トランジスタ対のゲートを接続することに
    より前記開閉操作指令を当該操作トランジスタ対から出
    力トランジスタ対に伝達することを特徴とする負荷駆動
    用半導体回路装置。
JP62113958A 1987-05-11 1987-05-11 負荷駆動用半導体回路装置 Expired - Lifetime JPH0691448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62113958A JPH0691448B2 (ja) 1987-05-11 1987-05-11 負荷駆動用半導体回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62113958A JPH0691448B2 (ja) 1987-05-11 1987-05-11 負荷駆動用半導体回路装置

Publications (2)

Publication Number Publication Date
JPS63279613A JPS63279613A (ja) 1988-11-16
JPH0691448B2 true JPH0691448B2 (ja) 1994-11-14

Family

ID=14625470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62113958A Expired - Lifetime JPH0691448B2 (ja) 1987-05-11 1987-05-11 負荷駆動用半導体回路装置

Country Status (1)

Country Link
JP (1) JPH0691448B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6679463B2 (ja) * 2016-10-26 2020-04-15 ニチコン株式会社 スイッチング素子の駆動回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825721A (ja) * 1981-08-10 1983-02-16 Nippon Telegr & Teleph Corp <Ntt> Mosトランジスタの駆動方法

Also Published As

Publication number Publication date
JPS63279613A (ja) 1988-11-16

Similar Documents

Publication Publication Date Title
US11558048B2 (en) High voltage nanosecond pulser
US5949259A (en) Zero-delay slew-rate controlled output buffer
CN103970182A (zh) 用于宽带宽谐振全局时钟分配的可调扇区缓冲器
JPH026452B2 (ja)
CN104638008A (zh) 晶体管和可调谐电感
US6144217A (en) Low switching noise logic circuit
US5534819A (en) Circuit and method for reducing voltage error when charging and discharging a variable capacitor through a switch
US20010050598A1 (en) Band-Switched Integrated Voltage Controlled Oscillator
US4199695A (en) Avoidance of hot electron operation of voltage stressed bootstrap drivers
JP3825202B2 (ja) 負荷適応型の低雑音出力バッファ及びそれを有する半導体装置
US5543668A (en) Charge stacking on-chip high-voltage generator and method
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
US5734277A (en) Output circuit and method for suppressing switching noise therein
US6867724B2 (en) Input stage with switched capacitors for analog-digital converters
US5343099A (en) Output device capable of high speed operation and operating method thereof
JPS63279613A (ja) 負荷駆動用半導体回路装置
KR102855191B1 (ko) 전력반도체 소자 구동 장치 및 이를 이용한 전력 스위칭 장치
JPH05291931A (ja) オープンドレイン出力回路
Svensson et al. A sub-CV/sup 2/pad driver with 10 ns transition time
JP2617239B2 (ja) ディジタル集積回路
JPS5848529A (ja) スイツチング回路
JPS611273A (ja) 変成器を備えたインバータ回路装置
JPH05243957A (ja) 出力バッファ回路
JP2006042512A (ja) 電圧駆動型半導体素子の電圧ばらつき抑制方式
US9948182B2 (en) LC pulse forming network substitution for rayleigh networks in pulsed power applications