JPH069307B2 - 複合回路基板の製造方法 - Google Patents
複合回路基板の製造方法Info
- Publication number
- JPH069307B2 JPH069307B2 JP62184009A JP18400987A JPH069307B2 JP H069307 B2 JPH069307 B2 JP H069307B2 JP 62184009 A JP62184009 A JP 62184009A JP 18400987 A JP18400987 A JP 18400987A JP H069307 B2 JPH069307 B2 JP H069307B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- glass
- conductor
- composite circuit
- connecting conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は各種電子機器に用いられる回路モジュール・混
成集積回路等における回路基板に関するものであり、特
に高密度実装のために積層化・複合化した複合回路基板
に関するものである。
成集積回路等における回路基板に関するものであり、特
に高密度実装のために積層化・複合化した複合回路基板
に関するものである。
従来の技術 近年電子部品の小形化・高密度実装化の進展には著しい
ものがあり、特に回路基板の多層化・積層化が多方面で
検討されている。
ものがあり、特に回路基板の多層化・積層化が多方面で
検討されている。
たとえば、グリーンシート法によるＣＲ内蔵多層セラミ
ック基板については、ＩＳＨＭ日本本部発行のインター
ネプコン・ジャパン／セミコンダクター，８６ＩＳＨＭ
特別セミナー予稿集のＰ．２５〜Ｐ．３２に記載されて
いる。この場合、高密度化という点では従来の厚膜印刷
法による回路基板等と比較して優れている半面、下記の
欠点を有している。第１に電極材料・抵抗体材料・絶縁
材料・誘電体材料の異種材料を同時焼結するため、その
材料選定・製造工程を厳密に管理する必要があり、また
含有する有機材料の飛散性が悪いため、短時間焼成が困
難である。以上の理由により、製造コストが高いという
欠点を有している。
ック基板については、ＩＳＨＭ日本本部発行のインター
ネプコン・ジャパン／セミコンダクター，８６ＩＳＨＭ
特別セミナー予稿集のＰ．２５〜Ｐ．３２に記載されて
いる。この場合、高密度化という点では従来の厚膜印刷
法による回路基板等と比較して優れている半面、下記の
欠点を有している。第１に電極材料・抵抗体材料・絶縁
材料・誘電体材料の異種材料を同時焼結するため、その
材料選定・製造工程を厳密に管理する必要があり、また
含有する有機材料の飛散性が悪いため、短時間焼成が困
難である。以上の理由により、製造コストが高いという
欠点を有している。
また、第２として内層に抵抗体を構成する場合、抵抗値
修正が困難である。これは、抵抗体上に絶縁層が介在す
るため、レーザ・ビーム等の透過が不可能なためであ
る。そのため、高精度な抵抗素子を内層に形成すること
は不可能である。
修正が困難である。これは、抵抗体上に絶縁層が介在す
るため、レーザ・ビーム等の透過が不可能なためであ
る。そのため、高精度な抵抗素子を内層に形成すること
は不可能である。
以上のグリーンシート法の欠点を克服する方法として
は、焼結済のセラミック基板の用いて回路形成を施こし
た複数個の回路基板に対して、それらをはんだにより接
合した積層型混成ＩＣの試みが上げられる。これは特開
昭６２−４３１９７号公報に記載されている。前記のは
んだ接合法は、その特長として下記の点があげられる。
は、焼結済のセラミック基板の用いて回路形成を施こし
た複数個の回路基板に対して、それらをはんだにより接
合した積層型混成ＩＣの試みが上げられる。これは特開
昭６２−４３１９７号公報に記載されている。前記のは
んだ接合法は、その特長として下記の点があげられる。
(1) 電気的，機械的接合を同時にリフローで行えるた
め経済的である。
め経済的である。
(2) 各基板毎に特性確認ができるため、歩留りを向上
させることができる。
させることができる。
(3) 設計変更に対し、各基板の一部を変更すればよ
く、敏速な開発と試作対応ができる。
く、敏速な開発と試作対応ができる。
(4) 各基板ごとに抵抗，コンデンサ，インダクタン
ス，部品実装用として機能を分割するため、クロストー
ク等の回路設計上の問題を簡素化できる。
ス，部品実装用として機能を分割するため、クロストー
ク等の回路設計上の問題を簡素化できる。
(5) 抵抗体のレーザートリミングを行った後、各基板
間の接合を行うため高精度な抵抗素子が得られる。
間の接合を行うため高精度な抵抗素子が得られる。
以上の特長を有したR.C.L内蔵型積層化複合回路基板を
提供することが前記発明の目的であった。
提供することが前記発明の目的であった。
発明が解決しようとする問題点 しかしながら特開昭６２−４３１９７号公報に見られる
焼結済セラミック回路基板をはんだで接合するはんだ接
合法は、下記の問題点を有している。第１の問題点は、
温度サイクル等による熱疲労による破断を起こしやすい
点である。特に電極材質としてAg，AgPd，Cu等の厚膜電
極を用いた場合、はんだ中のSn拡散によって合金層を形
成し、機械的に脆くなるという接続信頼性上の欠点を有
している。
焼結済セラミック回路基板をはんだで接合するはんだ接
合法は、下記の問題点を有している。第１の問題点は、
温度サイクル等による熱疲労による破断を起こしやすい
点である。特に電極材質としてAg，AgPd，Cu等の厚膜電
極を用いた場合、はんだ中のSn拡散によって合金層を形
成し、機械的に脆くなるという接続信頼性上の欠点を有
している。
また、第２の問題点として、後往低において部品あるい
はＩＣベアチップを実装する際、接合に用いたはんだの
融点以下でなければならないという操作温度の制約があ
った。実際には部品実装は通常、Sn/Pb＝60/40程度の共
晶はんだが用いられるが、はんだ付け温度としては２０
０℃〜２５０℃でのはんだ浸漬またはリフロー法等が使
用されているえ。またＩＣベアチップのボンディングに
しても、超音波併用熱圧着方式で２００℃〜３００℃程
度の予熱が必要となる。以上の後工程加熱条件を考慮に
入れると、はんだによる基板接合法では、はんだの融点
が高い高温はんだしか使用できない。具体的には、Pb含
有率９０％以上が必要となる。一般的にはんだ組成中の
Pbが多くなると、はんだが酸化されやすくなり、いわゆ
る「イモはんだ」が発生しやすくなる。この現象は接合
強度劣化を招きやすく、信頼性上の問題が多い。以上の
ように接合に用いられるはんだが共晶はんだの場合、部
品実装に温度制約があり通常のはんだ付けや、ボンディ
ングが不可能となる点と、あるいは接合に高温はんだを
使用した場合、Pb酸化を抑制する方法をとらなければ接
合強度とその信頼性に問題が生じる点が欠点として残っ
ている。これらを要約すると、後工程での部品実装時の
加熱条件を考慮すると、適合するはんだ材料が非常に限
られてくるということである。以上が第２の問題点であ
る。
はＩＣベアチップを実装する際、接合に用いたはんだの
融点以下でなければならないという操作温度の制約があ
った。実際には部品実装は通常、Sn/Pb＝60/40程度の共
晶はんだが用いられるが、はんだ付け温度としては２０
０℃〜２５０℃でのはんだ浸漬またはリフロー法等が使
用されているえ。またＩＣベアチップのボンディングに
しても、超音波併用熱圧着方式で２００℃〜３００℃程
度の予熱が必要となる。以上の後工程加熱条件を考慮に
入れると、はんだによる基板接合法では、はんだの融点
が高い高温はんだしか使用できない。具体的には、Pb含
有率９０％以上が必要となる。一般的にはんだ組成中の
Pbが多くなると、はんだが酸化されやすくなり、いわゆ
る「イモはんだ」が発生しやすくなる。この現象は接合
強度劣化を招きやすく、信頼性上の問題が多い。以上の
ように接合に用いられるはんだが共晶はんだの場合、部
品実装に温度制約があり通常のはんだ付けや、ボンディ
ングが不可能となる点と、あるいは接合に高温はんだを
使用した場合、Pb酸化を抑制する方法をとらなければ接
合強度とその信頼性に問題が生じる点が欠点として残っ
ている。これらを要約すると、後工程での部品実装時の
加熱条件を考慮すると、適合するはんだ材料が非常に限
られてくるということである。以上が第２の問題点であ
る。
第３の問題点として積層された各基板間には、２０μｍ
〜２００μｍ程度の間隙が存在するため高温高湿中での
湿気の進入を阻止できず耐湿性能に問題が生じる点があ
げられる。具体的には配線導体間のマイグレーションに
よる短絡不良，内蔵抵抗，コンデンサ，インダクタンス
素子または実装部品の故障，吸湿による絶縁不良が発生
しやすい。
〜２００μｍ程度の間隙が存在するため高温高湿中での
湿気の進入を阻止できず耐湿性能に問題が生じる点があ
げられる。具体的には配線導体間のマイグレーションに
よる短絡不良，内蔵抵抗，コンデンサ，インダクタンス
素子または実装部品の故障，吸湿による絶縁不良が発生
しやすい。
以上のように、特開昭６２−４３１９７号公報に見られ
るはんだ接合法は、安価で、かつＲＣＬ内蔵可能で高密
度な積層化複合回路基板を提供できるものの、その接合
強度と接合信頼性及び耐湿性の点で非常に問題が多く、
実用性に乏しいものであった。
るはんだ接合法は、安価で、かつＲＣＬ内蔵可能で高密
度な積層化複合回路基板を提供できるものの、その接合
強度と接合信頼性及び耐湿性の点で非常に問題が多く、
実用性に乏しいものであった。
本発明はかかる点に鑑みてなされたもので、接合強度及
びその信頼性に優れ、更に耐湿性に優れたＲＣＬ内蔵型
積層化複合回路基板を提供することを目的としている。
びその信頼性に優れ、更に耐湿性に優れたＲＣＬ内蔵型
積層化複合回路基板を提供することを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、焼結済みセラミッ
ク等から成る無機系絶縁基板上に電極形成、あるいは抵
抗素子形成、回路配線形成を施こした複数個の回路基板
を用いている。ここまでははんだ接合法と同様である。
前記回路基板の所望の電極上に接続用導体を塗布形成
し、更に各接続用導体の周囲及び間隙にシール用ガラス
を塗布形成した後、前記接続用導体が相い対向し、その
周囲をシール用ガラスが密閉するように各回路基板を積
層した状態で焼成温度３５０℃〜７００℃にて焼成する
ことにより、前記接続用導体及びシール用ガラスを焼結
接着させる点が本発明の特徴である。また、接続用導体
としてはAg，Pd，Pt，Cuのうち、いずれか種の金属また
はこれらの混合物、あるいは前記金属を主成分とし、ガ
ラスフリット，有機バインダ等とを混練したペースト状
導体組成物を使用している。シール用ガラスとしては軟
化点３００℃〜７００℃のガラスフリット、あるいは前
記ガラスフリットを主成分とし、有機バインダを添加し
て混練したペースト状絶縁体組成物を使用している。
ク等から成る無機系絶縁基板上に電極形成、あるいは抵
抗素子形成、回路配線形成を施こした複数個の回路基板
を用いている。ここまでははんだ接合法と同様である。
前記回路基板の所望の電極上に接続用導体を塗布形成
し、更に各接続用導体の周囲及び間隙にシール用ガラス
を塗布形成した後、前記接続用導体が相い対向し、その
周囲をシール用ガラスが密閉するように各回路基板を積
層した状態で焼成温度３５０℃〜７００℃にて焼成する
ことにより、前記接続用導体及びシール用ガラスを焼結
接着させる点が本発明の特徴である。また、接続用導体
としてはAg，Pd，Pt，Cuのうち、いずれか種の金属また
はこれらの混合物、あるいは前記金属を主成分とし、ガ
ラスフリット，有機バインダ等とを混練したペースト状
導体組成物を使用している。シール用ガラスとしては軟
化点３００℃〜７００℃のガラスフリット、あるいは前
記ガラスフリットを主成分とし、有機バインダを添加し
て混練したペースト状絶縁体組成物を使用している。
作 用 本発明は、前記の構成により、前述した従来の焼結済セ
ラミックを用いたはんだ接合法の問題点を解決すること
となる。本発明においては、はんだ以外の高融点金属と
してAg，Pd，Pt，Cuのうちいずれか１種の金属またはこ
れらの混合物を用いている。望ましくは、これらの金属
を微粉化した金属粉にガラスフリット，有機バインダを
添加しペースト状に混練した導体組成物を用いることが
できる。これは回路基板表面の電極上に接続用導体を着
膜する際、スクリーン印刷法を用いることができ実用性
が高い。
ラミックを用いたはんだ接合法の問題点を解決すること
となる。本発明においては、はんだ以外の高融点金属と
してAg，Pd，Pt，Cuのうちいずれか１種の金属またはこ
れらの混合物を用いている。望ましくは、これらの金属
を微粉化した金属粉にガラスフリット，有機バインダを
添加しペースト状に混練した導体組成物を用いることが
できる。これは回路基板表面の電極上に接続用導体を着
膜する際、スクリーン印刷法を用いることができ実用性
が高い。
以上の接続用導体は３５０℃〜７００℃の温度領域で回
路基板表面の電極、たとえばAg，AgPd，Cu等に対し拡散
・合金化する。あるいは、ガラスフリットを添加したペ
ースト状導体組成物の場合は、ガラスフリットが回路基
板表面の電極に対し、適度に濡れることにより接合力を
得ることができる。この接続用導体の形状・組成・焼成
雰囲気・温度をコントロールすることで電気的接続性と
機械的接合強度及びその信頼性を得ることができる。
路基板表面の電極、たとえばAg，AgPd，Cu等に対し拡散
・合金化する。あるいは、ガラスフリットを添加したペ
ースト状導体組成物の場合は、ガラスフリットが回路基
板表面の電極に対し、適度に濡れることにより接合力を
得ることができる。この接続用導体の形状・組成・焼成
雰囲気・温度をコントロールすることで電気的接続性と
機械的接合強度及びその信頼性を得ることができる。
更に接続用導体の周囲に設けたシール用ガラスについて
も、３００℃〜７００℃にて充分に軟化するガラスフリ
ット組成を選択することにより接続導体間を密閉構造と
し、耐湿性に優れた複合回路基板を提供することとな
る。また、接続用導体のみであってもはんだによる接合
に比べて優れた信頼性を有しているが、更にシール用ガ
ラスの接着効果により、各基板間の接合を補強する構造
であるため、接合強度が大幅に向上する。
も、３００℃〜７００℃にて充分に軟化するガラスフリ
ット組成を選択することにより接続導体間を密閉構造と
し、耐湿性に優れた複合回路基板を提供することとな
る。また、接続用導体のみであってもはんだによる接合
に比べて優れた信頼性を有しているが、更にシール用ガ
ラスの接着効果により、各基板間の接合を補強する構造
であるため、接合強度が大幅に向上する。
実施例 以下本発明について図面を参照しながら詳細に説明す
る。第１図は本発明の一実施例における複合回路基板の
製造法を示す図である。第１図(a)は、本発明における
複合回路基板に用いる各回路基板の断面を示す図であ
る。第１図(a)において１は第１の回路基板、２は第２
の回路基板を示している。前記第１，第２回路基板１，
２は、それぞれ焼結済みセラミック等の無機系絶縁基板
であり、今回は純度９６％のアルミナを使用している。
そのアルミナ表面には電極３が形成されている。これら
の回路基板は図中には省略されているがそれぞれ回路配
線形成，抵抗素子形成，コンデンサ素子形成，インダク
タンス素子形成，多層化等が厚膜印刷法，グリーンシー
ト法，薄膜法，メッキ法等によって施されたものを必要
に応じて使用すればよい。本実施例において電極３はCu
電極を用いており、厚膜Cuペーストをスクリーン印刷に
よってアルミナ基板上に塗布したものを８５０℃〜９５
０℃の窒素雰囲気中で焼成することにより得られたもの
である。
る。第１図は本発明の一実施例における複合回路基板の
製造法を示す図である。第１図(a)は、本発明における
複合回路基板に用いる各回路基板の断面を示す図であ
る。第１図(a)において１は第１の回路基板、２は第２
の回路基板を示している。前記第１，第２回路基板１，
２は、それぞれ焼結済みセラミック等の無機系絶縁基板
であり、今回は純度９６％のアルミナを使用している。
そのアルミナ表面には電極３が形成されている。これら
の回路基板は図中には省略されているがそれぞれ回路配
線形成，抵抗素子形成，コンデンサ素子形成，インダク
タンス素子形成，多層化等が厚膜印刷法，グリーンシー
ト法，薄膜法，メッキ法等によって施されたものを必要
に応じて使用すればよい。本実施例において電極３はCu
電極を用いており、厚膜Cuペーストをスクリーン印刷に
よってアルミナ基板上に塗布したものを８５０℃〜９５
０℃の窒素雰囲気中で焼成することにより得られたもの
である。
第１図(b)は、前記第１，第２の回路基板１，２の電極
上にそれぞれ接続用導体４とシール用ガラス５を塗布し
た状態を示している。接続用導体４は電極３と同様、厚
膜Cuペーストを用いてスクリーン印刷によって３０μｍ
〜１００μｍ程度の膜厚で塗布し乾燥させたものであ
る。接続用導体４に用いる厚膜Cuペーストとしては、Cu
粉８０〜９８wt％，ガラスフリット２〜２０wt％，有機
バインダ２〜２０wt％のものを使用した。また、Cu粉に
ついては６５０℃以下での焼結性が得やすいように、粒
径１．５μｍ以下の微粉を使用した。シール用ガラス５
は軟化点３５０℃〜５００℃のガラスフリットを主成分
とし、有機バインダを添加して混練した厚膜ガラスペー
ストを使用し、スクリーン印刷によって前記接続用導体
４と等しい膜厚になるように塗布後、乾燥させたもので
ある。
上にそれぞれ接続用導体４とシール用ガラス５を塗布し
た状態を示している。接続用導体４は電極３と同様、厚
膜Cuペーストを用いてスクリーン印刷によって３０μｍ
〜１００μｍ程度の膜厚で塗布し乾燥させたものであ
る。接続用導体４に用いる厚膜Cuペーストとしては、Cu
粉８０〜９８wt％，ガラスフリット２〜２０wt％，有機
バインダ２〜２０wt％のものを使用した。また、Cu粉に
ついては６５０℃以下での焼結性が得やすいように、粒
径１．５μｍ以下の微粉を使用した。シール用ガラス５
は軟化点３５０℃〜５００℃のガラスフリットを主成分
とし、有機バインダを添加して混練した厚膜ガラスペー
ストを使用し、スクリーン印刷によって前記接続用導体
４と等しい膜厚になるように塗布後、乾燥させたもので
ある。
第１図(c)は接続用導体４及びシール用ガラス５を塗布
した第１の回路基板１と第２の回路基板２をそれぞれ前
記接続用導体４が相い対向するように積層した後、焼成
によって接合・一体化した複合回路基板の断面図であ
る。接続用導体４及びシール用ガラス５の焼成は、５０
０℃〜６５０℃の窒素雰囲気中で同時に行い、第１の回
路基板１と第２の回路基板２を接合・一体化した。なお
接合強度とその信頼性を向上させる目的で接続用導体及
びシール用ガラス半乾燥状態で積層し、１０ｇ／１０kg
程度の荷重を加えて再加熱することで、更に良好な接合
性が認められた。あるいは、焼成時に１０ｇ〜１０kg程
度の荷重を加えても同様に接合性の向上が得られる。
した第１の回路基板１と第２の回路基板２をそれぞれ前
記接続用導体４が相い対向するように積層した後、焼成
によって接合・一体化した複合回路基板の断面図であ
る。接続用導体４及びシール用ガラス５の焼成は、５０
０℃〜６５０℃の窒素雰囲気中で同時に行い、第１の回
路基板１と第２の回路基板２を接合・一体化した。なお
接合強度とその信頼性を向上させる目的で接続用導体及
びシール用ガラス半乾燥状態で積層し、１０ｇ／１０kg
程度の荷重を加えて再加熱することで、更に良好な接合
性が認められた。あるいは、焼成時に１０ｇ〜１０kg程
度の荷重を加えても同様に接合性の向上が得られる。
以上の構成及び製造法により作製された複合回路基板は
電気的接合性に優れ、０．５mm×０．５mmのボンディン
グパッド面積において５０mΩ以下の導体抵抗が得られ
た。また１０mm×１０mm角のテスト用回路基板２枚を使
用し、０．５mm×０．５mmのボンディングパッド４０個
を四方に配置し、その周囲及び間隙にシール用ガラスを
配置して接合した試料において５kg・ｆ以上の接着強度
が得られ、その性能が充分に実用性の高いものであるこ
とを確認した。
電気的接合性に優れ、０．５mm×０．５mmのボンディン
グパッド面積において５０mΩ以下の導体抵抗が得られ
た。また１０mm×１０mm角のテスト用回路基板２枚を使
用し、０．５mm×０．５mmのボンディングパッド４０個
を四方に配置し、その周囲及び間隙にシール用ガラスを
配置して接合した試料において５kg・ｆ以上の接着強度
が得られ、その性能が充分に実用性の高いものであるこ
とを確認した。
なお本実施例においては、接続用導体４として溶融温度
の高いCu膜を使用しているため、後工程での部品のはん
だ付けや、ＩＣベアチップのボンディング時の基板予熱
等において使用できる温度範囲が従来のはんだ接続法に
比べて非常に広い。
の高いCu膜を使用しているため、後工程での部品のはん
だ付けや、ＩＣベアチップのボンディング時の基板予熱
等において使用できる温度範囲が従来のはんだ接続法に
比べて非常に広い。
また、接続用導体の周囲及び間隙をシール用ガラスで密
封する構造のため、湿気の侵入を防ぎ耐湿性に優れた複
合回路基板を実現している。
封する構造のため、湿気の侵入を防ぎ耐湿性に優れた複
合回路基板を実現している。
更に具体的な応用例として他の実施例を第２図に示す。
第２図は４個の回路基板を積層した実施例を示す図であ
り、断面構造を第２図(a)に、斜視図を第２図(b)に示し
てる。第２図において、６はＩＣ実装用基板、７はコン
デンサブロック基板、８はインダクタンスブロック基
板、９は抵抗内蔵リードレスチップキャリア基板を示し
ている。
第２図は４個の回路基板を積層した実施例を示す図であ
り、断面構造を第２図(a)に、斜視図を第２図(b)に示し
てる。第２図において、６はＩＣ実装用基板、７はコン
デンサブロック基板、８はインダクタンスブロック基
板、９は抵抗内蔵リードレスチップキャリア基板を示し
ている。
１０，１０′，１０″，１０は各基板表面上の電極を
示している。最下段のリードレスチップキャリア基板９
上には抵抗素子１１が形成され、端面電極１２によって
マザーボードに対してはんだ付けされる。１３は各基板
の表裏を電気的に接続するスルーホールであり、そのス
ルーホール部の電極上には接続用導体１４が塗布されて
いる。更に接続用導体１４の周囲及び間隙にはシール用
ガラス１８が塗布されており、前述した実施例と同様に
して各基板を積層した後、一括して焼成することにより
電気的にかつ機械的に一体化したＲＣＬ内蔵複合回路基
板を得ている。以上のようにして一体化された複合回路
基板の最上段であるＩＣ実装用基板６上にＩＣベアチッ
プ１５がダイボンディングによって固定され、ボンディ
ングワイヤー16により、ＩＣ実装用基板上の配線と接続
されている。１７はＩＣベアチップの封止用樹脂を示し
ている。
示している。最下段のリードレスチップキャリア基板９
上には抵抗素子１１が形成され、端面電極１２によって
マザーボードに対してはんだ付けされる。１３は各基板
の表裏を電気的に接続するスルーホールであり、そのス
ルーホール部の電極上には接続用導体１４が塗布されて
いる。更に接続用導体１４の周囲及び間隙にはシール用
ガラス１８が塗布されており、前述した実施例と同様に
して各基板を積層した後、一括して焼成することにより
電気的にかつ機械的に一体化したＲＣＬ内蔵複合回路基
板を得ている。以上のようにして一体化された複合回路
基板の最上段であるＩＣ実装用基板６上にＩＣベアチッ
プ１５がダイボンディングによって固定され、ボンディ
ングワイヤー16により、ＩＣ実装用基板上の配線と接続
されている。１７はＩＣベアチップの封止用樹脂を示し
ている。
以上のように本実式例によるＲＣＬ内蔵複合回路基板を
用いて高密度でかつ面実装対応の積層型混成集積回路が
形成される。
用いて高密度でかつ面実装対応の積層型混成集積回路が
形成される。
発明の効果 以上説明したように本発明によれば、下記に列記する諸
々の効果がある。
々の効果がある。
(1) 焼結済みセラミック等の無機系基板を用いた回路
基板をそれぞれ個々に作製後、接続用導体で接合する構
造のため、グリーンシート法等の同時焼結技術に比べて
製造方法が簡素化されかつ歩留りが向上する。その結果
低コスト化が実現できる。(2) 個々の基板において、
予め抵抗素子形成・抵抗値修正を実施した後、各基板間
の接合を行う際、その焼成温度が３５０℃〜７００℃と
比較的低温のため、抵抗値変化が非常に小さくなりその
結果、高精度な抵抗素子が複合回路基板内部に内蔵でき
る。
基板をそれぞれ個々に作製後、接続用導体で接合する構
造のため、グリーンシート法等の同時焼結技術に比べて
製造方法が簡素化されかつ歩留りが向上する。その結果
低コスト化が実現できる。(2) 個々の基板において、
予め抵抗素子形成・抵抗値修正を実施した後、各基板間
の接合を行う際、その焼成温度が３５０℃〜７００℃と
比較的低温のため、抵抗値変化が非常に小さくなりその
結果、高精度な抵抗素子が複合回路基板内部に内蔵でき
る。
(3) 従来のはんだ接合法の問題点であったＳｎ拡散等
による接合強度劣化を防ぎ、基板間の接合信頼性が飛躍
的に向上する。
による接合強度劣化を防ぎ、基板間の接合信頼性が飛躍
的に向上する。
(4) 溶融温度の高い接続用導体を使用するため、後工
程での部品実卒における温度条件として３５０℃以下の
任意の温度が選択できるため、はんだ接合法に比べて工
程設計が容易となる。
程での部品実卒における温度条件として３５０℃以下の
任意の温度が選択できるため、はんだ接合法に比べて工
程設計が容易となる。
(5) 各基板間の間隙をシール用ガラスで密封する構造
のため、耐湿性が向上すると同時に接合強度も向上す
る。
のため、耐湿性が向上すると同時に接合強度も向上す
る。
以上のような諸効果が得られるため、本発明による複合
回路基板の製造方法は、その実用的効果は大なるものが
ある。
回路基板の製造方法は、その実用的効果は大なるものが
ある。
第１図ａ〜ｃは本発明の一実施例における複合回路基板
の製造方法を示す工程図、第２図ａ，ｂは本発明の具体
的な応用例を示す断面図及び斜視図である。 １……第１の回路基板、２……第２の回路基板、３……
電極、４……接続用導体、５……シール用ガラス、６…
…ＩＣ実装用基板、７……コンデンサブロック基板、８
……インダクタンスブロック基板、９……抵抗内蔵リー
ドレスチップキャリア基板、１０，１０′，１０″，１
０……電極、11……抵抗体、１２……端面電極、１３
……スルーホール、１４……接続用導体、１５……ＩＣ
ベアチップ、１６……ボンディング用ワイヤー、１７…
…封止用樹脂、１８……シール用ガラス。
の製造方法を示す工程図、第２図ａ，ｂは本発明の具体
的な応用例を示す断面図及び斜視図である。 １……第１の回路基板、２……第２の回路基板、３……
電極、４……接続用導体、５……シール用ガラス、６…
…ＩＣ実装用基板、７……コンデンサブロック基板、８
……インダクタンスブロック基板、９……抵抗内蔵リー
ドレスチップキャリア基板、１０，１０′，１０″，１
０……電極、11……抵抗体、１２……端面電極、１３
……スルーホール、１４……接続用導体、１５……ＩＣ
ベアチップ、１６……ボンディング用ワイヤー、１７…
…封止用樹脂、１８……シール用ガラス。
Claims (4)
- 【請求項１】無機系絶縁基板上に電極形成、あるいは抵
抗素子形成、回路配線形成を施こした複数個の回路基板
を有し、前記回路基板の所望の電極上に接続用導体を塗
布形成し、更に各接続用導体の周囲及び間隙にシール用
ガラスを塗布形成した後、前記接続用導体が相い対向
し、その周囲をシール用ガラスが密閉するように各回路
基板を積層した状態で焼成することにより、前記接続用
導体及びシール用ガラスを焼結接着し、電気的かつ機械
的に一体に構成したことを特徴とする複合回路基板の製
造方法。 - 【請求項２】接続用導体が、Ag，Pd，Pt，Cuのうちいず
れか一種の金属またはこれらの混合物、あるいは前記金
属を主成分とし、ガラスフリット，有機バインダ等とを
混練したペースト状導体組成物であることを特徴とする
特許請求の範囲第１項記載の複合回路基板の製造方法。 - 【請求項３】シール用ガラスが軟化点３００℃〜７００
℃のガラスフリット、あるいは前記ガラスフリットを主
成分とし、有機バインダを添加して混練したペースト状
絶縁体組成物であることを特徴とする特許請求の範囲第
１項記載の複合回路基板の製造方法。 - 【請求項４】無機系絶縁基板材料がアルミナ等の低誘電
率系セラミック基板，チタン酸バリウム等の高誘電率系
セラミック基板，フェライト等の磁性体基板のうち、少
なくとも１種から成ることを特徴とする特許請求の範囲
第１項記載の複合回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62184009A JPH069307B2 (ja) | 1987-07-23 | 1987-07-23 | 複合回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62184009A JPH069307B2 (ja) | 1987-07-23 | 1987-07-23 | 複合回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6428889A JPS6428889A (en) | 1989-01-31 |
| JPH069307B2 true JPH069307B2 (ja) | 1994-02-02 |
Family
ID=16145730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62184009A Expired - Lifetime JPH069307B2 (ja) | 1987-07-23 | 1987-07-23 | 複合回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069307B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19847537A1 (de) * | 1998-10-15 | 2000-05-04 | Mannesmann Vdo Ag | Platine mit auf beiden Seiten angeordneten Leiterbahnen |
| JP2005311188A (ja) * | 2004-04-23 | 2005-11-04 | Fuchigami Micro:Kk | 多層配線基板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS505374A (ja) * | 1973-05-28 | 1975-01-21 | ||
| JPS602551B2 (ja) * | 1977-07-13 | 1985-01-22 | ダイハツ工業株式会社 | 変速操作装置のミスシフト防止機構 |
| JPS6243197A (ja) * | 1985-08-21 | 1987-02-25 | 株式会社日立製作所 | 積層型混成ｉｃ |
| JPS63220598A (ja) * | 1987-03-10 | 1988-09-13 | 三菱鉱業セメント株式会社 | セラミック多層配線基板の製法 |
-
1987
- 1987-07-23 JP JP62184009A patent/JPH069307B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6428889A (en) | 1989-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436316B2 (en) | Conductive paste and printed wiring board using the same | |
| JPS63107087A (ja) | 混成集積回路基板 | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP2001307547A (ja) | 導電性組成物およびそれを用いた印刷回路板 | |
| JPH069307B2 (ja) | 複合回路基板の製造方法 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP2005268672A (ja) | 基板 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JPS61108192A (ja) | 低温焼結多層セラミツク基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP3666308B2 (ja) | 導電性ペーストおよびセラミック電子部品 | |
| JPS62196811A (ja) | コンデンサ内蔵型セラミツク基板 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JPH11177016A (ja) | 混成集積回路装置 | |
| JPH11126797A (ja) | 配線基板の接続構造 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| JPH04225297A (ja) | セラミック基板の製造方法 | |
| JPH0544200B2 (ja) | ||
| JPH06232528A (ja) | 混成集積回路基板及びその製法 | |
| JP2839308B2 (ja) | 多層配線基板 | |
| JP2842707B2 (ja) | 回路基板 | |
| JPS60169194A (ja) | ハイブリツド集積回路用基板 | |
| JPH0821780B2 (ja) | 積層複合セラミック基板およびその製造方法 | |
| JPH0467360B2 (ja) |