JPH0821780B2 - 積層複合セラミック基板およびその製造方法 - Google Patents

積層複合セラミック基板およびその製造方法

Info

Publication number
JPH0821780B2
JPH0821780B2 JP1143561A JP14356189A JPH0821780B2 JP H0821780 B2 JPH0821780 B2 JP H0821780B2 JP 1143561 A JP1143561 A JP 1143561A JP 14356189 A JP14356189 A JP 14356189A JP H0821780 B2 JPH0821780 B2 JP H0821780B2
Authority
JP
Japan
Prior art keywords
module
conductor
ceramic substrate
dielectric
composite ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1143561A
Other languages
English (en)
Other versions
JPH038395A (ja
Inventor
吉伸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1143561A priority Critical patent/JPH0821780B2/ja
Publication of JPH038395A publication Critical patent/JPH038395A/ja
Publication of JPH0821780B2 publication Critical patent/JPH0821780B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は積層複合セラミック基板に関し、特に受動素
子を含むセラミック基板の積層体に関する。
(従来の技術) 従来この種の複合セラミック基板は低温燃焼ガラスセ
ラミックのグリーンシートに受動素子(抵抗体、誘電
体、インダクタンス等)を形成し、導体配線層、及び絶
縁層を積層プレス後焼結するタイプのものや高温焼成ア
ルミナセラミックのグリーンシートに受動素子を形成し
導体配線層、絶縁層を積層、プレス後焼結するものがあ
る。
高温焼成アルミナセラミック系の積層体は1500℃以上
の高温で焼成しなければならず又配線導体に比較的抵抗
値の高いW,Moなどの高融点金属を使用することや金属の
酸化を防ぐため還元雰囲気が必要であることなど微細配
線の形成や製造コストなどの点で現在は低温焼結ガラス
セラミック系の複合体が多くなっている。
ここで図面を用いて従来技術を説明する。第2図の絶
縁層15にはAl2O3,SiO2,B2O3,CaCO3,MgO系のセラミック
を使用し、抵抗体5にはCaMoO4とガラスを主体としたも
のを使用している。導体16にはCu材料が使用されてお
り、抵抗体5とともに還元雰囲気で約960℃で焼成され
る。
誘電体を内層に実装した例(低温焼結多層セラミック
配線基板エレクトロニックセラミック誌、1987、5月
号)としては低温焼結ガラスセラミック基板を絶縁体と
し内層に誘電体層と導体を実装したものがある(第3図
参照)。この構成の特徴は抵抗体、導体、誘電体が一回
の焼成で完成することにある。
(発明が解決しようとする課題) しかし従来の技術に於ては積層体を同時に焼結するこ
とを特徴としていることから焼結時の絶縁体、導体抵抗
体、誘電体の熱的挙動に於て反応ガスによるボイドの発
生、膨張率の違いによるデラミネーション、反り、及び
抵抗体の特性不良があり積層体の焼結温度、時間との関
係で銀導体の融点が比較的焼成温度に近いことによる銀
導体のベーパライズ現象や、絶縁体への拡散等の問題が
生じ、導体抵抗の上昇と導体間の絶縁抵抗の劣化が起き
る。
さらにガラス、セラミック材料の特性としてアルミナ
とガラスの濡れを良くするためにB2O3,V2O5,PbO,K2Oを
添加するケースが見られる。しかし積層体の焼結過程に
於ける脱バインダー工程で炭素分の除去が不充分である
ことこの炭素が還元剤となり上述の添加酸化物が還元さ
れCO,CO2ガスを発生する。このガス発生により積層体内
に気泡を作ることがある。
これらの対策として従来技術に於ては脱バインダー条
件(温度、時間、酸素量等)の最適化検討がなされてい
る。しかしグリーンシートの積層数が増加したり、グリ
ーンシートの有機バインダーと他ペーストとの有機物の
反応によりこの脱バインダー条件が変化することがあり
しばしば工程内でトラブルの原因となっている。
(課題を解決するための手段) 本発明の積層複合セラミック基板は各機能モジュール
を予め別々に焼結することにより各モジュールに合った
焼成条件で形成し、モジュール間相互の反応による問題
や焼結時の高温処理による熱的問題を感光性を有する接
続層にフォトリソグラフィー技術によって各モジュール
間の電気的接続を目的としたビアホールとこのホール内
に充填されるビアフィルを形成し各モジュールを積層
し、接続層を軟化させ、さらに硬化させることにより形
成している。
これにより各モジュールの膨張率、収縮率の違い及び
焼結時の反応(酸化、還元、軟化、結晶化等)による問
題を、例えば感光性ポリイミド樹脂と金粉の混合体を使
用しポリイミド樹脂の弾性と金粉の展性により解決して
いる。
又接続層に感光性低融点ガラスペーストと厚膜金ペー
ストを使用すれば各モジュールの接着を感光性を有する
低融点ガラスペーストの軟化時の粘性の低下による各モ
ジュールへの接着性の向上により各モジュール間の膨張
率の違いを解決している。
(実施例) 次に本発明について図面を参照して詳細に説明する。
第1図は本発明の一実施例を説明する断面図である。
第1図に於て、導体モジュール1、誘電体モジュール
3、抵抗体モジュール4は接続層2a,2bを介して接着さ
れている。接続層2a,2bはフォトリソグラフィー技術に
よりビアホール8が形成され、ビアホール8内にはビア
フィル9が充填されている。
以上の構成に於て表面層にはLSI搭載用各種PAD10〜11
と入出力端子7が形成されている。
導体モジュール1は低温焼結グリーンシートの積層体
で構成され内層導体により回路が形成されさらに各モジ
ュール間の接続PAD13が形成されている。この様な積層
構成に於て焼結されている。誘電体モジュール3は誘電
体セラミックグリーンシートの積層体で構成され表裏面
にはコンデンサー用電極12が形成されさらに各モジュー
ル間の接続用回路と、接続PAD13が形成され、焼結され
ている。
抵抗体モジュール4は低温焼結グリーンシートの積層
体で構成され各モジュール間の接続回路と接続PAD13が
形成され表層には抵抗体5が形成され焼結されている。
この状態で抵抗体5は所望の抵抗値にレーザートリミン
グされている。
これらモジュール接着及び接続は接続層2a,2bにより
行われる。本実施例の構成に於ては、先ず誘電体モジュ
ール3の導体モジュール1との接合面側に感光性低融点
ガラスペーストを塗布し、100℃〜130℃で乾燥した後、
UV型露光機により所望のパターンを露光する。次に1.1.
1.トリクロロエタンによりスプレー現像をしビアホール
を形成する。次にこのビアホール内に厚膜金ペーストを
スクリーン印刷にて充填をし乾燥する。
次に導体モジュール1の誘電体モジュール3の接合面
側に前記ペーストを薄く塗布し(ペースト塗布状態で約
7〜10μm)乾燥後UV光にて所望のパターンを露光後、
1.1.1.トリクロロエタンによりスプレー現像を実施しビ
アホールを形成する。
次に誘電体モジュール3の抵抗体モジュール4との接
合面及び抵抗体モジュール4の誘電体モジュール3の接
合面同様に前述の方法にて形成する。この状態で抵抗体
モジュール4、誘電体モジュール3、導体モジュール1
の順に積層し各モジュール間の位置合わせをした後にこ
のものをアルミナセッター上に設置し荷重をかけて脱バ
インダー、焼成を実施する。
本実施例に於ては各モジュールの膨張率はほぼ一致し
ているが、接続層2a,2bに低融点ガラスペーストを使用
することにより接着温度は低く出来、熱膨張率の影響は
小さくなる。又感光性を有するためパターン性が良くビ
アホールが形成出来る。感光基がペースト内に添加され
ているためビアフィル用厚膜金ペーストと比較し収縮率
が大きいため焼成後のモジュール間の電気的接続が良好
である。
又感光性低融点ガラスペーストを接合面の両面に塗布
することにより積層時の接合面が感光性低融点ガラスペ
ースト同士となりなじみが良く焼成時の接着が良好であ
る。
次に本実施例の構成に於て接続層2a,2bに感光性ポリ
イミド樹脂を使用し、ビアフィル8にポリイミド樹脂と
金粉の混合体を使用したものについても前述の感光性低
融点ガラスペーストを100℃〜130℃で乾燥する工程の代
わりに、ポリイミドと金粉の混合体を塗布後乾燥し、次
に400℃程度の窒素雰囲気中で硬化させる工程を加える
ことによって、同様な積層複合セラミック基板を形成す
ることができる。なお、ポリイミドを用いる場合には樹
脂そのものが接続層となるため、感光性低融点ガラスペ
ーストを用いた場合に必要であった脱バインダー、焼成
を行う必要はない。この方法に於ては各モジュールの膨
張率の違いはポリイミド樹脂の弾性と金粉の展性効果に
より安定した接続が出来る。
(発明の効果) 以上説明したように本発明は各モジュール間の接続層
に感光性を有する材料を使用することにより、電気的に
安定な接続が出来、信頼性の高い積層複合セラミック基
板が手軽に出来るという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を説明するための断面
図、第2,3図は従来技術を説明するための断面図であ
る。 1……導体モジュール、2a,b……接続層、 3……誘電体モジュール、4……抵抗体モジュール、 5……抵抗体、6……コンデンサー、7……入出力端
子、 8……ビアホール、9……ビアフィル、 10……OLBPAD、11……DIEPAD、12……電極、 13……TABLSI、14……フリップチップLSI、 15……絶縁層、16……導体、17……誘電体層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁体、誘電体からなる薄板であって、そ
    の表面および内部に導体が形成されているモジュール
    が、感光性材料からなる接続層を介して2以上積層され
    ており、該接続層を介してとなり合うモジュールに形成
    された導体は接続層に形成されたビアホール中の導電材
    料を介して接続している構造を備えたことを特徴とする
    積層複合セラミック基板。
  2. 【請求項2】予め形成された導体モジュール、誘電体モ
    ジュール、抵抗体モジュールを積層するに際し、各モジ
    ュールの接合面に感光性材料を塗布しこれを乾燥する工
    程と、露光・現像を行って各モジュールの電気的接続用
    のビアホールを形成する工程と、このビアホールに厚膜
    導体ペーストを充填する工程と、前記感光性材料が塗布
    された各モジュールを積層し、感光性材料ならびに厚膜
    導体材料を軟化させるための熱処理を行う工程によって
    各モジュールを接続することを特徴とする積層複合セラ
    ミック基板の製造方法。
JP1143561A 1989-06-05 1989-06-05 積層複合セラミック基板およびその製造方法 Expired - Lifetime JPH0821780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1143561A JPH0821780B2 (ja) 1989-06-05 1989-06-05 積層複合セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1143561A JPH0821780B2 (ja) 1989-06-05 1989-06-05 積層複合セラミック基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH038395A JPH038395A (ja) 1991-01-16
JPH0821780B2 true JPH0821780B2 (ja) 1996-03-04

Family

ID=15341604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1143561A Expired - Lifetime JPH0821780B2 (ja) 1989-06-05 1989-06-05 積層複合セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0821780B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629503A (ja) * 1992-07-08 1994-02-04 Sony Corp 固体撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
JPS62279696A (ja) * 1986-05-29 1987-12-04 旭化成株式会社 改良された多層配線板の製造方法
JPS63128699A (ja) * 1986-11-19 1988-06-01 株式会社日立製作所 感光性ガラス−セラミツク多層配線基板
JPS63300593A (ja) * 1987-05-29 1988-12-07 Nec Corp セラミック複合基板

Also Published As

Publication number Publication date
JPH038395A (ja) 1991-01-16

Similar Documents

Publication Publication Date Title
JP3173410B2 (ja) パッケージ基板およびその製造方法
JP2783751B2 (ja) 多層セラミック基板の製造方法
JPS62501181A (ja) 寸法の安定した内部接続板の製造方法
US5655209A (en) Multilayer ceramic substrates having internal capacitor, and process for producing same
US4914260A (en) Ceramic multi-layer printed circuit boards
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP2857552B2 (ja) 積層電子部品及びその製造方法
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
JPH0821780B2 (ja) 積層複合セラミック基板およびその製造方法
JP2885477B2 (ja) 多層配線基板及びその製造方法
WO2001069991A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
JPH0542159B2 (ja)
JP2001160681A (ja) 多層セラミック基板およびその製造方法
JP2598706B2 (ja) コンデンサ内蔵キャリア基板
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JPS63239999A (ja) セラミツク多層積層体の製造方法
JP2001015930A (ja) 多層配線基板およびその製造方法
JPH08134388A (ja) 導電性インキ
JP3934910B2 (ja) 回路基板
JP3117967B2 (ja) 多層セラミックス基板
JP2515165B2 (ja) 多層配線基板の製造方法
JP2734404B2 (ja) セラミック配線基板およびその製造方法
JP3176258B2 (ja) 多層配線基板
JPH069307B2 (ja) 複合回路基板の製造方法
JPS59134803A (ja) チツプ抵抗体の製造方法