JPH0693222B2 - ユ−ザ定義マクロ命令の定義方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、書換え可能な制御記憶を有するマイクロプロ
グラム制御方式の情報処理装置に関し、特にユーザ自身
が作成したマクロ命令を情報処理装置に定義する方式に
関する。

〔従来の技術〕

従来、書換え可能な制御記憶を有するマイクロプログラ
ム制御方式の情報処理装置において、システム自身が基
本的に提供するマクロ命令とは別に、ユーザ自身が作成
したマクロ命令（ユーザ定義マクロ命令）を定義する場
合、定義しようとするユーザ定義マクロ命令に対応する
マイクロコード列を主記憶上に用意し、このマイクロコ
ード列を用意した主記憶上の領域と定義しようとするユ
ーザ定義マクロ命令に対応する制御記憶の領域とを指定
することにより、中央処理装置内部の転送手段がほぼ無
条件で前記指定された主記憶上の領域の内容を制御記憶
の前記指定された領域へ転送することで行なわれてい
た。

〔発明が解決しようとする問題点〕

従って、ユーザが制御記憶の領域のアドレスを誤って指
定した場合は、情報処理装置としての本来の機能を実現
しているシステム提供マクロ命令対応のマイクロコード
を破壊してしまうことがあり、システムの信頼性上問題
があった。

本発明はこのような事情に鑑みて為されたものであり、
その目的は、制御記憶上に既に記憶されたシステム提供
マクロ命令対応のマイクロコード等が破壊されるのを防
止しつつ、ユーザ定義マクロ命令の定義を行ない得るよ
うにすることにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、第１の発明にあっ
ては、書換え可能な制御記憶を有するマイクロプログラ
ム制御方式の情報処理装置において、 各マクロ命令に対応するマイクロコード列が記憶される
前記制御記憶の先頭アドレスを記憶するマップメモリ
と、 定義しようとするユーザ定義マクロ命令のコードを第１
パラメータとし、前記定義しようとするユーザ定義マク
ロ命令に対応するマイクロコード列を含む情報が格納さ
れた主記憶上のアドレスを第２パラメータとして持つ定
義用マクロ命令に応答して、前記第１パラメータで示さ
れるユーザ定義マクロ命令のコードがユーザ定義マクロ
命令として開放されたコードであるか否かをチェックす
る第１のチェック手段と、 前記第２パラメータで示される主記憶上のアドレスに格
納された情報中のマイクロ先頭アドレスに対応する前記
制御記憶の領域が未使用か否かをチェックする第２のチ
ェック手段と、 前記第１および第２のチェック手段のチェック結果に応
じて、前記第２パラメータで示される主記憶上のアドレ
スから前記マイクロコード列を読出し、前記マイクロ先
頭アドレスに対応する前記制御記憶の領域へ順次格納す
るマイクロコード転送手段とを有する。

また本発明の第２の発明にあっては、上記構成に加え、
前記第２パラメータで示される主記憶上のアドレスに格
納された内容がマイクロコードであるか否かをチェック
する第３のチェック手段が設けられ、マイクロコード転
送手段は第1,第２および第３のチェック手段のチェック
結果を考慮してマイクロコードの転送を行なう。

〔作用〕

ユーザが新たなユーザ定義マクロ命令を情報処理装置に
定義する場合、先ず、主記憶上にそのユーザ定義マクロ
命令に対応するマイクロコード列とこのマイクロコード
列を制御記憶のどの領域に記憶するかを示すマイクロ先
頭アドレスとを作成し、第１パラメータに定義しようと
するユーザ定義マクロ命令のコードをセットし、第２パ
ラメータに主記憶上の前記作成領域のアドレスをセット
した定義用マクロ命令を実行させる。若し、主記憶上に
作成したマイクロ先頭アドレスが制御記憶の例えばシス
テム定義マクロ命令対応のマイクロコード領域を誤って
指示していればその領域は使用済なので第２のチェック
手段により検出され、マイクロコード転送手段によるマ
イクロコードの転送は行なわれないので、制御記憶の既
登録のマイクロコードが破壊されるのを防止することが
できる。また、第１パラメータに誤ってシステム定義マ
クロ命令と同一のコードを指定した場合には第１のチェ
ック手段により検出され、第２パラメータに誤って主記
憶上のマイクロコード作成領域以外の領域のアドレスを
指定した場合にはマイクロコード列が存在しないことが
第３のチェック手段により検出され、何れもマイクロコ
ード転送手段によるマイクロコードの転送は行なわれな
いので、不正な登録を防止することができる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第２図は本発明を適用した情報処理装置の一例を示すブ
ロック図であり、１ワードが例えば32ビット幅で容量が
例えば1MWの主記憶１と、例えば32ビット固定長の命令
コードを処理する中央処理装置２と、１ワードが例えば
32ビット幅で容量が例えば64KWの書込み読出し可能な制
御記憶３と、１ワードが16ビット幅で容量が例えば256W
の書込み読出し可能なマップメモリ（マッピングメモ
リ）６と、入出力装置８とで構成されている。中央処理
装置２と主記憶１とはアドレス線4-1,制御線4-2および
データ線4-3で接続され、中央処理装置２と制御記憶３
とはアドレス線5-1,制御線5-2およびデータ線5-3で接続
され、中央処理装置２とマップメモリ６とはアドレス線
7-1,制御線7-2およびデータ線7-3で接続される。

第３図は第２図のより詳細なブロック図で、第２図中の
入出力装置８は図示を省略してある。この第３図におい
て、主記憶１と制御記憶３とマップメモリ６とは第２図
に示すものと同じであり、それ以外の部分は第２図の中
央処理装置２に含まれる主要な要素を示す。即ち、20は
命令レジスタ、21,23はセレクタ、22は制御記憶アドレ
スレジスタ、24は制御記憶データレジスタ、25はデコー
ダやALU等の各種の演算器，レジスタ等をマイクロコー
ドで指示される操作を実行する論理回路網、２はデコー
ダ、27は命令カウンタ、28はメモリアドレスレジスタ、
29はメモリデータレジスタである。命令カウンタ27の内
容等に従って定まるメモリアドレスレジスタ28で指示さ
れた主記憶１のアドレスから読出されたマイクロ命令
は、メモリデータレジスタ29を介して命令レジスタ20に
格納され、本実施例の場合その上位８ビットがマップメ
モリ６のアドレスとして使用され、マップメモリ６がア
クセスされる。このマップメモリ６には各マクロ命令に
対応するマイクロコード列が制御記憶３のどのアドレス
を先頭として格納されているかを示すマイクロ先頭アド
レスが格納されており、そのマイクロ先頭アドレスが制
御記憶アドレスレジスタ22に読出され、制御記憶３がア
クセスされる。制御記憶３から読出されたマイクロコー
ドは制御記憶データレジスタ24を介して論理回路網25に
加えられる。論理回路網25は、加えられたマイクロコー
ドに応じた動作を実行するために各種の制御信号を外部
に送出する。また、制御記憶アドレスレジスタ22の内容
を更新し、次のマイクロコードの読出しを行なう。そし
て、一つのマクロ命令に対応する動作を終えると命令カ
ウンタ27の内容を更新し、次のマクロ命令を主記憶１か
ら読出して上述と同様な動作を繰返す。更に、論理回路
網25はマップメモリ６および制御記憶３の内容の更新等
の動作も行なう。

第４図はユーザ定義マクロ命令の定義用マクロ命令のフ
ォーマット例およびその内容説明図である。同図に示す
ように定義用マクロ命令は、８ビットの命令コード10-1
と、８ビットの第１パラメータ10-2と、16ビットの第２
パラメータ10-3とから構成される。命令コード10-1は当
該マクロ命令が定義用マクロ命令であることを示す８ビ
ットのコードであり、第１パラメータ10-2は定義しよう
とするユーザ定義マクロ命令のコードを示し、第２パラ
メータ10-3は登録しようとするマイクロコード列が格納
された主記憶１上のアドレスを示す。即ち、第４図に示
すようにユーザ定義マクロ命令を新たに定義する合、主
記憶１上の或るアドレスA3〜Anに登録しようとする複数
のマイクロコードを作成しておくと共に、その２ワード
前のアドレスA1に本主記憶領域にマイクロコードが作成
されている旨を示す所定パターンのチェックコードを格
納し、更に１ワード前のアドレスA2にマイクロコードの
サイズ（マイクロコードの個数）及びマイクロコードを
記憶させる制御記憶３の先頭アドレス（マイクロ先頭ア
ドレス）とを格納しておくものであり、上記第２パラメ
ータ10-3にはこの場合アドレスA1が設定される。また、
第１パラメータ10-2に基づいてマップメモリ６のアドレ
スが決定され、このアドレスにマイクロ先頭アドレスが
主記憶１より転送される。更に制御記憶３のマイクロ先
頭アドレス以降にアドレスA3〜Anに記憶されたマイクロ
コードが書込まれ、後の削除の為にマイクロ先頭アドレ
ス−１のアドレスにマイクロコードのサイズが主記憶１
より転送される。

また第５図はユーザ定義マクロ命令の削除用マクロ命令
のフォーマット例を示す。同図に示すように削除用マク
ロ命令は、８ビットの命令コード11-1と、８ビットの第
１パラメータ11-2とを有し、下位16ビットは未使用とな
っている。命令コード11-1には当該マクロ命令が削除用
マクロ命令である旨の命令コードがセットされ、第１パ
ラメータ11-2には削除しようとするユーザ定義マクロ命
令のコードがセットされる。

第１図は第４図に示した定義用マクロ命令が中央処理装
置２においてマイクロプログラム制御により実行される
際の処理の流れ図、第６図は第５図に示した削除用マク
ロ命令が中央処理装置２においてマイクロプログラム制
御により実行される際の処理の流れ図であり、以下各図
を参照して本実施例の動作を説明する。

（ユーザ定義マクロ命令の定義） ユーザは、新たなマクロ命令を定義しようとする場合、
第４図に示したように主記憶１の或るアドレスA3〜Anに
定義しようとするマクロ命令対応のマイクロコード列を
作成し、その１ワード前のアドレスA2にそのマイクロコ
ードのサイズ及びそれらマイクロコードを記憶させる制
御記憶３の先頭アドレス（マイクロ先頭アドレス）とを
格納し、更に２ワード前のアドレスA1に本主記憶領域に
マイクロコードが作成されている旨を示すチェックコー
ドを作成する。そして、第２図の入出力装置８等から、
第４図に示した命令コード10-1に定義用マクロ命令の命
令コードを、第１パラメータ10-2に定義しようとするマ
クロ命令のコードを、第２パラメータ10-3に主記憶１の
アドレスＡを設定した定義用マクロ命令を投入する。

この定義用マクロ命令は、第３図に示す命令レジスタ20
に移送され、上位８ビットの命令コード10-1がセレクタ
21を介してマップメモリ６にアドレスとして加えられ、
マップメモリ６がアクセスされる。マップメモリ６の命
令コード10-1に対応するアドレスには、定義用マクロ命
令に対応するマイクロコード列の先頭アドレスが予め記
憶されているので、その先頭アドレスが取出されて制御
記憶アドレスレジスタ22に格納され、制御記憶３がアク
セスされる。これによって制御記憶３から読出されたマ
イクロコードは制御記憶データレジスタ24を経て論理回
路網25に加えられ、以後このマイクロコードおよび続い
て制御記憶３から読出される一連のマイクロコードに従
って第１図に示す処理が論理回路網25等によって実行さ
れる。

先ず、論理回路網25は、命令レジスタ20に格納されてい
る第１パラメータ10-2のユーザ定義マクロ命令のコード
がユーザに開放されているコードの一つであるか否かを
チェックする（ステップS1）。このチェックは、例えば
合計８ビットで表現される命令コードのうちユーザに開
放されているコードが少なくとも上位何ビットかは“1"
でなければならないとすると、それらのビットが全て
“1"であるか否かによりチェックされる。勿論、他の方
法によってチェックすることもできる。そして、ユーザ
に開放されていないコードをユーザ定義マクロ命令のコ
ードとして定義することが検出されたときは、命令トラ
ップを発生させ、ユーザに通知する（ステップS21）。

また、命令コードが正しいとき、論理回路網25は、命令
レジスタ20から読込んだ第１パラメータ10-2をセレクタ
21を介してマップメモリ６にアドレスとして与えてその
内容を読込み（ステップS2）、オール“0"か否かをチェ
ックする（ステップS3）。マップメモリ６は前述したよ
うに各マクロ命令に対応してそのマイクロコード列が制
御記憶３のどのアドレスから記憶されているかを示すマ
イクロ先頭アドレスを記憶するものであり、システム定
義マクロ命令に対応する領域及び既登録済のユーザ定義
マクロ命令に対応する領域には既に何等かのマイクロ先
頭アドレスが記憶されている。従って、オール“0"でな
いときは不正な登録であるとして命令トラップを発生さ
せる（ステップS21）。

次に、ステップS3でマップメモリ６の内容がオール“0"
であると判定したとき、論理回路網25は、命令レジスタ
20の第２パラメータ10-3で示される主記憶アドレスをMA
とし、このアドレスMAをメモリアドレスレジスタ28に設
定して主記憶１のアドレスMAの内容を読取る（ステップ
S4）。そしてこの内容が所定のチェックコードか否かを
判定し（ステップS5）、所定のチェックコードでなけれ
ば命令トラップを発生させる（ステップS21）。また所
定のチェックコードであれば、アドレスMAを＋１して主
記憶１の内容を読込み（ステップS6）、その下位16ビッ
トの内容（マイクロ先頭アドレス）を第１パラメータ10
-2の値に対応するマップメモリ６のアドレスに書込む
（ステップS7）。

次に論理回路網25は、ステップS6で読取ったマイクロ先
頭アドレスをμａとし、μａを−１した制御記憶３のア
ドレスの内容を読込み（ステップS8）、その内容がオー
ル“0"か否かを判定する（ステップS9）。オール“0"で
なければ、既にそのアドレスに何等かの有為な情報が設
定されておりそこに上書きすると有為な情報を破壊する
ことになるので、ステップS20の復元処理を行ない、ス
テップS7で書込んだマップメモリ６の内容をオール“0"
に復元し、命令トラップを発生させる（ステップS2
1）。一方、ステップS9でオール“0"と判別したとき、
ステップS6で読込んだ内容の上位16ビットの内容（マイ
クロコードのサイズ）を制御記憶３のアドレスμａ（現
在の値はマイクロ先頭アドレス−１である）に書込む
（ステップS10）。そして、そのマイクロコードのサイ
ズをμＳとし（ステップS11）、ステップS12へ進む。

ステップS12で論理回路網25は、μａを＋１した制御記
憶３のアドレスの内容を読込み、オール“0"か否かを判
定する（ステップS13）。そしてオール“0"でなければ
既登録情報の破壊を防止するために、ステップS20へ進
んでステップS7書込んだマップメモリ６の内容をオール
“0"に復元すると共にステップS15の処理が行なわれて
いればその処理で制御記憶３に書込んだアドレスを全て
オール“0"に復元し、命令トラップを発生させる（ステ
ップS21）。

ステップS13でオール“0"であると判別したとき、論理
回路網25はMAを＋１した主記憶１のアドレスの内容を読
込み（ステップS14）、その内容を制御記憶３のアドレ
スμａに書込む（ステップS15）。このステップS14,S15
の処理が１回行なわれることにより、一つのマイクロコ
ードが主記憶１から制御記憶３へ転送される。

次に論理回路網25は現マイクロコードのサイズμＳを−
１し、それが０以下でなければステップS12に戻って上
述した処理を繰返すことにより、主記憶１に記憶されて
いた全てのマイクロコードを制御記憶３へ転送する。

（ユーザ定義マクロ命令の定義の無効化） ユーザは、既に定義したマクロ命令を無効化しようとす
る場合、第５図に示した命令コード11-1に削除用マクロ
命令の命令コードを、第１パラメータ11-2に無効化しよ
うとするマクロ命令のコードをそれぞれ設定した削除用
マクロ命令を、第２図に示す入出力装置８等から投入す
る。

この削除用マクロ命令は、第３図に示す命令レジスタ20
に移送され、上位８ビットの命令コード11-1がセレクタ
21を介してマップメモリ６にアドレスとして加えられ、
マップメモリ６がアクセスされる。マップメモリ６の命
令コード11-1に対応するアドレスには、削除用マクロ命
令に対応するマイクロコード列の先頭アドレスが予め記
憶されているので、その先頭アドレスが取出されて制御
記憶アドレスレジスタ22に格納され、制御記憶３がアク
セスされる。これによって制御記憶３から読出されたマ
イクロコードは制御記憶データレジスタ24を経て論理回
路網25に加えられ、以後このマイクロコードおよび続い
て制御記憶３から読出される一連のマイクロコードに従
って第６図に示す処理が論理回路網25等によって実行さ
れる。

先ず論理回路網25は、命令レジスタ20に格納されている
第１パラメータ11-22のユーザ定義マクロ命令のコード
がユーザに開放されているコードの一つであるか否かを
チェックし（ステップS30）、ユーザに開放されていな
いコードを無効化の対象とするような不正な要求である
ことが検出されたときは、命令トラップを発生させ、ユ
ーザに通知する（ステップS37）。

また、命令コードが正しいとき、論理回路網25は、命令
レジスタ20から読込んだ第１パラメータ11-2をセレクタ
21を介してマップメモリ６にアドレスとして与えてその
内容（マイクロ先頭アドレスμａ）を読込み（ステップ
S31）、μａを−１した制御記憶３のアドレスの内容
（マイクロコードのサイズμＳ）を読込む（ステップS3
2）。そして、μａを＋１した制御記憶３のアドレスの
内容をオール“0"に更新し（ステップS33）、一つのマ
イクロコードを削除する。次いで、μＳを−１し（ステ
ップS34）、μＳが０以下でなければステップS33に戻っ
て次のマイクロコードの削除を行なう。ステップS35で
μＳが０になったことが検出されると、今回無効化の要
求されたユーザ定義マクロ命令に対応する全てのマイク
ロコードを削除し終えたので、命令レジスタ20の第１パ
ラメータ11-2に対応するマップメモリ６のアドレスの内
容をオール“0"に変更して処理を終える（ステップS3
6）。

なお、上述のようにしてマップメモリ6,制御記憶３から
ユーザ定義マクロ命令，マイクロコード列に関する情報
が削除された後、何等かの理由によりそのユーザ定義マ
クロ命令が命令レジスタ20に移送されて実行されようと
した場合、マップメモリ６の出力はオール“0"となり、
例えば制御記憶３のオール“0"のアドレスに格納された
マイクロコードにより命令トラップが発生される。

〔発明の効果〕

以上説明したように、本発明によれば、第１のチェック
手段によってシステム定義マクロ命令と同一コードをユ
ーザ定義マクロ命令として定義する誤りからシステテム
を保護することができ、第２のチェック手段によって制
御記憶に既に登録されているマイクロコードを破壊して
しまうことを防止することができる効果がある。

また第３のチェック手段を設けることにより、更にマイ
クロコード以外の不正な内容を誤って制御記憶に登録す
ることを防止することができ、不正な内容をマイクロコ
ードとして登録されることから生じるプログラム暴走等
を防ぐことができる。

従って、システムの信頼性を高めることができ、ユーザ
定義マクロ命令の定義操作を、ユーザは安心して行なう
ことができる効果がある。

【図面の簡単な説明】

第１図はユーザ定義マクロ命令の定義処理の一例を示す
流れ図、 第２図は本発明を適用した情報処理装置のブロック図、 第３図は第２図のより詳細なブロック図、 第４図は定義用マクロ命令のフォーマット例等を示す
図、 第５図は削除用マクロ命令のフォーマット例を示す図お
よび、 第６図はユーザ定義マクロ命令の無効化処理の一例を示
す流れ図である。 図において、 １……主記憶 ２……中央処理装置 ３……書込み読出し可能な制御記憶 4-1,5-1,7-1……アドレス線 4-2,5-2,7-2……制御線 4-3,5-3,7-3……データ線 ６……マップメモリ ８……入出力装置

Claims (2)

【特許請求の範囲】
1. 【請求項１】書換え可能な制御記憶を有するマイクロプ
   ログラム制御方式の情報処理装置において、 各マクロ命令に対応するマイクロコード列が記憶される
   前記制御記憶の先頭アドレスを記憶するマップメモリ
   と、 定義しようとするユーザ定義マクロ命令のコードを第１
   パラメータとし、前記定義しようとするユーザ定義マク
   ロ命令に対応するマイクロコード列を含む情報が格納さ
   れた主記憶上のアドレスを第２パラメータとして持つ定
   義用マクロ命令に応答して、前記第１パラメータで示さ
   れるユーザ定義マクロ命令のコードがユーザ定義マクロ
   命令として開放されたコードであるか否かをチェックす
   る第１のチェック手段と、 前記第２パラメータで示される主記憶上のアドレスに格
   納された情報中のマイクロ先頭アドレスに対応する前記
   制御記憶の領域が未使用か否かをチェックする第２のチ
   ェック手段と、 前記第１および第２のチェック手段のチェック結果に応
   じて、前記第２パラメータで示される主記憶上のアドレ
   スから前記マイクロコード列を読出し、前記マイクロ先
   頭アドレスに対応する前記制御記憶の領域へ順次格納す
   るマイクロコード転送手段とを具備したことを特徴とす
   るユーザ定義マクロ命令の定義方式。
2. 【請求項２】書換え可能な制御記憶を有するマイクロプ
   ログラム制御方式の情報処理装置において、 各マクロ命令に対応するマイクロコード列が記憶される
   前記制御記憶の先頭アドレスを記憶するマップメモリ
   と、 定義しようとするユーザ定義マクロ命令のコードを第１
   パラメータとし、前記定義しようとするユーザ定義マク
   ロ命令に対応するマイクロコード列を含む情報が格納さ
   れた主記憶上のアドレスを第２パラメータとして持つ定
   義用マクロ命令に応答して、前記第１パラメータで示さ
   れるユーザ定義マクロ命令のコードがユーザ定義マクロ
   命令として開放されたコードであるか否かをチェックす
   る第１のチェック手段と、 前記第２パラメータで示される主記憶上のアドレスに格
   納された情報中のマイクロ先頭アドレスに対応する前記
   制御記憶の領域が未使用か否かをチェックする第２のチ
   ェック手段と、 前記第２パラメータで示される主記憶上のアドレスに格
   納された内容がマイクロコードであるか否かをチェック
   する第３のチェック手段と、 前記第1,第２および第３のチェック手段のチェック結果
   に応じて、前記第２パラメータで示される主記憶上のア
   ドレスから前記マイクロコード列を読出し、前記マイク
   ロ先頭アドレスに対応する前記制御記憶の領域へ順次格
   納するマイクロコード転送手段とを具備したことを特徴
   とするユーザ定義マクロ命令の定義方式。