JPH0693511B2 - 絶縁ゲ−ト半導体装置 - Google Patents
絶縁ゲ−ト半導体装置Info
- Publication number
- JPH0693511B2 JPH0693511B2 JP61093511A JP9351186A JPH0693511B2 JP H0693511 B2 JPH0693511 B2 JP H0693511B2 JP 61093511 A JP61093511 A JP 61093511A JP 9351186 A JP9351186 A JP 9351186A JP H0693511 B2 JPH0693511 B2 JP H0693511B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- insulated gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
Description
【発明の詳細な説明】 この発明は全般的に半導体装置、特に固有バイポーラ・
トランジスタを含む形式の絶縁ゲート装置に関する。
トランジスタを含む形式の絶縁ゲート装置に関する。
発明の背景 典型的な絶縁ゲート装置は絶縁ゲート・トランジスタ
（IGT）であり、これはそのゲート電極に比較的低いバ
イアス電圧を印加することによって比較的高いレベルの
順方向電流を制御し得る装置である。この為、IGTは発
電及び電力制御の分野でよく使われている。
（IGT）であり、これはそのゲート電極に比較的低いバ
イアス電圧を印加することによって比較的高いレベルの
順方向電流を制御し得る装置である。この為、IGTは発
電及び電力制御の分野でよく使われている。
典型的なIGTは導電型が交互に変わる４つの隣接した半
導体領域（例えばPNPN構造）で構成され、これは固有サ
イリスタを形成する様に再生結合した１対の固有バイポ
ーラ・トランジスタを形成するとみなすことが出来る。
こういう固有バイポーラ・トランジスタの動作特性が、
装置の動作に或る制約を加える。具体的に云うと、IGT
装置で閾値の順方向電流レベルを越えると、この固有サ
イリスタが「オン」又は導電状態にラッチされ、ゲート
電極をバイアスすることによる順方向電流の制御（即
ち、ゲート制御）が出来なくなる。この様にゲート制御
が出来なくなると、順方向電流の流れを制限又は停止し
て、装置の破壊が起ることを防止する為に、装置の外部
で措置を講じなければならない。
導体領域（例えばPNPN構造）で構成され、これは固有サ
イリスタを形成する様に再生結合した１対の固有バイポ
ーラ・トランジスタを形成するとみなすことが出来る。
こういう固有バイポーラ・トランジスタの動作特性が、
装置の動作に或る制約を加える。具体的に云うと、IGT
装置で閾値の順方向電流レベルを越えると、この固有サ
イリスタが「オン」又は導電状態にラッチされ、ゲート
電極をバイアスすることによる順方向電流の制御（即
ち、ゲート制御）が出来なくなる。この様にゲート制御
が出来なくなると、順方向電流の流れを制限又は停止し
て、装置の破壊が起ることを防止する為に、装置の外部
で措置を講じなければならない。
固有バイポーラ・トランジスタの動作の解析から、IGT
がオンにラッチして、その後でゲート制御が出来なくな
る様になる物理的なメカニズムが明らかになった。Ｐ形
の導電型のベース領域を持つIGTでは、順方向電子電流
のレベルが上昇すると、ベース領域の寄生正孔電流のレ
ベルが増加し、このためエミッタ・ベース接合に隣接し
てベース領域に沿った横方向の電圧降下が生じる。この
横方向の電圧降下が固有のエミッタ・ベース接合電位を
越えると、この接合でバイポーラ動作が開始される。即
ち、エミッタがエミッタ・ベース接合を横切って電流担
体の注入を開始し、関連した固有バイポーラ・トランジ
スタの順方向電流利得が増加する。周知の様に、再生結
合された一対の固有バイポーラ・トランジスタの順方向
電流利得の和が１に近づくと、固有サイリスタがオンに
ラッチされ、前に述べたゲート制御が出来なくなる。
がオンにラッチして、その後でゲート制御が出来なくな
る様になる物理的なメカニズムが明らかになった。Ｐ形
の導電型のベース領域を持つIGTでは、順方向電子電流
のレベルが上昇すると、ベース領域の寄生正孔電流のレ
ベルが増加し、このためエミッタ・ベース接合に隣接し
てベース領域に沿った横方向の電圧降下が生じる。この
横方向の電圧降下が固有のエミッタ・ベース接合電位を
越えると、この接合でバイポーラ動作が開始される。即
ち、エミッタがエミッタ・ベース接合を横切って電流担
体の注入を開始し、関連した固有バイポーラ・トランジ
スタの順方向電流利得が増加する。周知の様に、再生結
合された一対の固有バイポーラ・トランジスタの順方向
電流利得の和が１に近づくと、固有サイリスタがオンに
ラッチされ、前に述べたゲート制御が出来なくなる。
別の形式の絶縁ゲート装置は、普通、金属−酸化物−半
導体電界効果トランジスタ（MOSFET）と呼ばれる絶縁ゲ
ート電界効果トランジスタ（IGFET）である。IGTと同じ
く、IGFETは比較的低いバイアス電圧で、高いレベルの
順方向電流をゲート制御することが出来る。IGFET装置
は、導電状態にバイアスされ得る１個の固有バイポーラ
・トランジスタを持ち、この様にバイアスされると、順
方向電流のゲート制御が出来なくなる。
導体電界効果トランジスタ（MOSFET）と呼ばれる絶縁ゲ
ート電界効果トランジスタ（IGFET）である。IGTと同じ
く、IGFETは比較的低いバイアス電圧で、高いレベルの
順方向電流をゲート制御することが出来る。IGFET装置
は、導電状態にバイアスされ得る１個の固有バイポーラ
・トランジスタを持ち、この様にバイアスされると、順
方向電流のゲート制御が出来なくなる。
発明の目的 この発明の主な目的は、上に述べた問題並びに欠点のな
い新規で改良された絶縁ゲート半導体装置を提供するこ
とである。
い新規で改良された絶縁ゲート半導体装置を提供するこ
とである。
この発明の別の目的は、選ばれた接合でバイポーラ動作
を開始する傾向を少なくした固有バイポーラ・トランジ
スタを含む絶縁ゲート半導体装置を提供することであ
る。
を開始する傾向を少なくした固有バイポーラ・トランジ
スタを含む絶縁ゲート半導体装置を提供することであ
る。
この発明の別の目的は、大きな順方向電流を確実に制御
し得る絶縁ゲート電界効果トランジスタを提供すること
である。
し得る絶縁ゲート電界効果トランジスタを提供すること
である。
この発明の別の目的は、大きな順方向電流を確実に制御
し得る絶縁ゲート・トランジスタを提供することであ
る。
し得る絶縁ゲート・トランジスタを提供することであ
る。
発明の要約 この発明の上に述べた目的が、従来に較べて比較的軽く
ドープされたエミッタ領域を持つ固有バイポーラ・トラ
ンジスタを含む新規で改良された絶縁ゲート半導体装置
を使うことによって達成される。この発明に従ってエミ
ッタ領域を軽くドープすると、固有バイポーラ・トラン
ジスタの動作特性が変わって、絶縁ゲート装置を通る制
御自在の順方向電流のレベルを予想外に大きく増加する
ことが出来、こうして電力スイッチングの用途に対する
その適応性を高めることが判った。
ドープされたエミッタ領域を持つ固有バイポーラ・トラ
ンジスタを含む新規で改良された絶縁ゲート半導体装置
を使うことによって達成される。この発明に従ってエミ
ッタ領域を軽くドープすると、固有バイポーラ・トラン
ジスタの動作特性が変わって、絶縁ゲート装置を通る制
御自在の順方向電流のレベルを予想外に大きく増加する
ことが出来、こうして電力スイッチングの用途に対する
その適応性を高めることが判った。
IGT装置として構成されたこの発明の実施例は、シリコ
ン半導体ウエーハの中に、コレクタ領域、該コレクタ領
域に接するドリフト領域、該ドリフト領域に接するベー
ス領域、及び該ベース領域に接してそれと共にエミッタ
・ベース接合を形成するエミッタ領域を含む。ゲート電
極がベース領域から絶縁して隔てられている。エミッタ
領域、ベース領域及びドリフト領域が一緒になって第１
の固有バイポーラ・トランジスタを構成し、これに対し
てコレクタ領域、ドリフト領域及びベース領域が一緒に
なって第２の固有バイポーラ・トランジスタを構成す
る。その構成により、第１及び第２のトランジスタが再
生結合されて、固有サイリスタを形成し、このサイリス
タは前の述べた様にオン状態にラッチされる惧れがあ
る。
ン半導体ウエーハの中に、コレクタ領域、該コレクタ領
域に接するドリフト領域、該ドリフト領域に接するベー
ス領域、及び該ベース領域に接してそれと共にエミッタ
・ベース接合を形成するエミッタ領域を含む。ゲート電
極がベース領域から絶縁して隔てられている。エミッタ
領域、ベース領域及びドリフト領域が一緒になって第１
の固有バイポーラ・トランジスタを構成し、これに対し
てコレクタ領域、ドリフト領域及びベース領域が一緒に
なって第２の固有バイポーラ・トランジスタを構成す
る。その構成により、第１及び第２のトランジスタが再
生結合されて、固有サイリスタを形成し、このサイリス
タは前の述べた様にオン状態にラッチされる惧れがあ
る。
この発明では、IGTの半導体エミッタ領域は、半導体ベ
ース領域の表面ドーパント濃度の150倍を越えない表面
ドーパント濃度レベル（即ち半導体表面でのドーパント
原子／cm3を云う）に不純物で軽くドープする。この様
に軽くドープすることにより、エミッタ領域の注入効率
が低下し、これは大幅に増大した順方向電流の閾値レベ
ルを越えるまで、エミッタ・ベース接合のバイポーラ動
作を抑制する効果を持ち、こうして第１の固有バイポー
ラ・トランジスタの順方向電流利得のそれに伴う増加を
抑制する。この為、固有バイポーラ・トランジスタの対
の順方向電流利得の和が１より低く抑えられ、従来は制
御出来なかった順方向電流レベルでゞも、サイリスタが
オン状態にラッチされない様にする。この為、IGT装置
は増大したレベルの制御自在の順方向電流を通すことが
出来る。
ース領域の表面ドーパント濃度の150倍を越えない表面
ドーパント濃度レベル（即ち半導体表面でのドーパント
原子／cm3を云う）に不純物で軽くドープする。この様
に軽くドープすることにより、エミッタ領域の注入効率
が低下し、これは大幅に増大した順方向電流の閾値レベ
ルを越えるまで、エミッタ・ベース接合のバイポーラ動
作を抑制する効果を持ち、こうして第１の固有バイポー
ラ・トランジスタの順方向電流利得のそれに伴う増加を
抑制する。この為、固有バイポーラ・トランジスタの対
の順方向電流利得の和が１より低く抑えられ、従来は制
御出来なかった順方向電流レベルでゞも、サイリスタが
オン状態にラッチされない様にする。この為、IGT装置
は増大したレベルの制御自在の順方向電流を通すことが
出来る。
この発明をIGFETに実施する時は、１個の固有バイポー
ラ・トランジスタのソース領域を軽くドープする。同じ
様に、この軽いドーピングにより、トランジスタのソー
スと本体の接合に於けるバイポーラ動作が抑制され、導
電を起しにくゝし、こうして前に述べたゲート制御が出
来なくなることが少なくなる様にする。
ラ・トランジスタのソース領域を軽くドープする。同じ
様に、この軽いドーピングにより、トランジスタのソー
スと本体の接合に於けるバイポーラ動作が抑制され、導
電を起しにくゝし、こうして前に述べたゲート制御が出
来なくなることが少なくなる様にする。
これから詳しく説明するが、夫々IGT及びIGFET装置のエ
ミッタ領域及びソース領域を軽くドープすることによっ
て得られる有利な効果が、これらの領域の深さを浅くす
ることによって高められる。
ミッタ領域及びソース領域を軽くドープすることによっ
て得られる有利な効果が、これらの領域の深さを浅くす
ることによって高められる。
この発明の新規と考えられる特徴は特許請求の範囲に具
体的に記載してあるが、この発明自体並びにその他の目
的は以下図面について説明する所から更によく理解され
よう。
体的に記載してあるが、この発明自体並びにその他の目
的は以下図面について説明する所から更によく理解され
よう。
詳しい説明 次に図面について説明する。第１図は絶縁ゲート・トラ
ンジスタ（IGT）10の代表的な部分を示す。このトラン
ジスタは、導電型が交互に変わる相接する半導体領域を
有するシリコン半導体ウエーハ12を有する。Ｎ−形（即
ち、軽くドープしたＮ形の導電型）ドリフト層22がＰ＋
形（即ち著しくドープしたＰ形の導電型）コレクタ層20
に重なっている。３つのＰ形（即ち中位にドープしたＰ
形の導電型）ベース領域24a,24b,24cがドリフト領域に
重なっており、その上には４つのエミッタ領域26a乃至2
6dが重なっている。この発明では、エミッタ領域は比較
的軽くドープしたＮ形の導電型であるが、詳しいことは
後で説明する。ドリフト領域及びコレクタ領域22,20がP
Nドリフト・コレクタ接合21を形成し、その上に重なる
ベース領域及びエミッタ領域が４つのPNベース・エミッ
タ接合27a,27b,27c,27dを形成する。コレクタ電極16が
コレクタ領域20と接触し、エミッタ電極14がベース領域
及びエミッタ領域の一部分と接触する。２つのゲート電
極18a,18bが、好ましくは著しくドープされたポリシリ
コンで構成してIGT 10内の選ばれた場所（図に示してな
い）で相互接続するが、夫々１対の絶縁領域19a,19bに
より、ベース領域、エミッタ領域及びドリフト領域の一
部分から絶縁して隔てられている。
ンジスタ（IGT）10の代表的な部分を示す。このトラン
ジスタは、導電型が交互に変わる相接する半導体領域を
有するシリコン半導体ウエーハ12を有する。Ｎ−形（即
ち、軽くドープしたＮ形の導電型）ドリフト層22がＰ＋
形（即ち著しくドープしたＰ形の導電型）コレクタ層20
に重なっている。３つのＰ形（即ち中位にドープしたＰ
形の導電型）ベース領域24a,24b,24cがドリフト領域に
重なっており、その上には４つのエミッタ領域26a乃至2
6dが重なっている。この発明では、エミッタ領域は比較
的軽くドープしたＮ形の導電型であるが、詳しいことは
後で説明する。ドリフト領域及びコレクタ領域22,20がP
Nドリフト・コレクタ接合21を形成し、その上に重なる
ベース領域及びエミッタ領域が４つのPNベース・エミッ
タ接合27a,27b,27c,27dを形成する。コレクタ電極16が
コレクタ領域20と接触し、エミッタ電極14がベース領域
及びエミッタ領域の一部分と接触する。２つのゲート電
極18a,18bが、好ましくは著しくドープされたポリシリ
コンで構成してIGT 10内の選ばれた場所（図に示してな
い）で相互接続するが、夫々１対の絶縁領域19a,19bに
より、ベース領域、エミッタ領域及びドリフト領域の一
部分から絶縁して隔てられている。
括弧31の上方に示したIGT 10の垂直部分が、エミッタ領
域26b、ベース領域24bの一部分及びドリフト領域並びに
コレクタ領域22,20の一部分を含むセルを構成するこ
と、並びにこのセル構造が（第１図で見て）IGTの水平
方向の長さ全体にわたって略同じ形で繰返されることが
理解されよう。従って、IGTの動作は、括弧31で示した
１個の垂直セルについて説明する。全てのセルが典型的
には同じ様に動作する。
域26b、ベース領域24bの一部分及びドリフト領域並びに
コレクタ領域22,20の一部分を含むセルを構成するこ
と、並びにこのセル構造が（第１図で見て）IGTの水平
方向の長さ全体にわたって略同じ形で繰返されることが
理解されよう。従って、IGTの動作は、括弧31で示した
１個の垂直セルについて説明する。全てのセルが典型的
には同じ様に動作する。
動作について説明すると、ゲート電極18aに正のバイア
ス電圧を印加して、ウエーハ12内に電界を設定する。こ
のバイアス電圧、従って電界が予定の閾値を越えると、
ベース領域24bの部分24′内に電子の反転層が形成され
る。こうして反転層24′がベース領域を通る電子通路を
設定し、エミッタ領域26bからの電子がベース領域を横
方向に流れてドリフト領域22に行くことが出来る様にす
る。これと平行して、ドリフト・コレクタ接合21がその
固有電位よりも高くバイアスされ、コレクタ層20が正孔
電流担体（図に示してない）をドリフト層22に注入し、
この担体がエミッタ層26bからの電子（図に示してな
い）と再結合する様にする。こうしてエミッタ電極14と
コレクタ電極16の間に順方向電流通路が設定され、ゲー
ト電極18aに印加するバイアス電圧の大きさを調整する
ことにより、順方向の電流のゲート制御が行なわれる。
ス電圧を印加して、ウエーハ12内に電界を設定する。こ
のバイアス電圧、従って電界が予定の閾値を越えると、
ベース領域24bの部分24′内に電子の反転層が形成され
る。こうして反転層24′がベース領域を通る電子通路を
設定し、エミッタ領域26bからの電子がベース領域を横
方向に流れてドリフト領域22に行くことが出来る様にす
る。これと平行して、ドリフト・コレクタ接合21がその
固有電位よりも高くバイアスされ、コレクタ層20が正孔
電流担体（図に示してない）をドリフト層22に注入し、
この担体がエミッタ層26bからの電子（図に示してな
い）と再結合する様にする。こうしてエミッタ電極14と
コレクタ電極16の間に順方向電流通路が設定され、ゲー
ト電極18aに印加するバイアス電圧の大きさを調整する
ことにより、順方向の電流のゲート制御が行なわれる。
コレクタ領域20からドリフト領域22に注入された正孔電
流担体は大部分が電子と再結合するが、この担体の一部
分が矢印25で示す通路に沿って、エミッタ電極14の内、
ベース領域24bの一部分38に隣接する部分へ流れる。通
路25の正孔電流が、点Ａ及びＢの間のエミッタ・ベース
接合27bに沿ったベース領域24bに横方向電圧降下を発生
する。この横方向電圧降下が固有接合電位（即ち、シリ
コンでは約0.7V）を越えると、この接合を横切ってバイ
ポーラ動作が開始される（即ち、エミッタの電子がベー
ス領域に注入される）。詳しいことは後で説明するが、
このバイポーラ動作により、固有サイリスタがオン状態
にラッチされ、順方向電流のゲート制御が出来なくな
る。
流担体は大部分が電子と再結合するが、この担体の一部
分が矢印25で示す通路に沿って、エミッタ電極14の内、
ベース領域24bの一部分38に隣接する部分へ流れる。通
路25の正孔電流が、点Ａ及びＢの間のエミッタ・ベース
接合27bに沿ったベース領域24bに横方向電圧降下を発生
する。この横方向電圧降下が固有接合電位（即ち、シリ
コンでは約0.7V）を越えると、この接合を横切ってバイ
ポーラ動作が開始される（即ち、エミッタの電子がベー
ス領域に注入される）。詳しいことは後で説明するが、
このバイポーラ動作により、固有サイリスタがオン状態
にラッチされ、順方向電流のゲート制御が出来なくな
る。
第２図の等価回路200に示したバイポーラ・トランジス
タの等価モデルと、この回路と第１図のIGT 10の物理的
な構造との関係を考えれば、IGT 10のサイリスタ・ラッ
チ作用の原因を更に徹底して理解することが出来る。こ
のモデルを第１図のIGT構造に等しいとすると、エミッ
タ領域26b、ベース領域24b、ドリフト領域22の相接する
部分がNPNバイポーラ・トランジスタ202を形成すること
が判る。同様に、ベース領域24b、ドリフト領域22及び
コレクタ領域20の相接する部分がPNPバイポーラ・トラ
ンジスタ204を形成する。その構造により、これらの２
つのバイポーラ・トランジスタが再生結合されて、固有
サイリスタ206を形成する。更に電気回路がIGFET208を
含む。これは絶縁ゲート電極18aとIGT 10のその下にあ
るエミッタ・ベース及びドリフト領域に対応する。第２
図で夫々214,218,216で示したエミッタ電極、ゲート電
極及びコレクタ電極が夫々第１図のIGT 10のエミッタ電
極、ゲート電極及びコレクタ電極14,18a,16に対応す
る。
タの等価モデルと、この回路と第１図のIGT 10の物理的
な構造との関係を考えれば、IGT 10のサイリスタ・ラッ
チ作用の原因を更に徹底して理解することが出来る。こ
のモデルを第１図のIGT構造に等しいとすると、エミッ
タ領域26b、ベース領域24b、ドリフト領域22の相接する
部分がNPNバイポーラ・トランジスタ202を形成すること
が判る。同様に、ベース領域24b、ドリフト領域22及び
コレクタ領域20の相接する部分がPNPバイポーラ・トラ
ンジスタ204を形成する。その構造により、これらの２
つのバイポーラ・トランジスタが再生結合されて、固有
サイリスタ206を形成する。更に電気回路がIGFET208を
含む。これは絶縁ゲート電極18aとIGT 10のその下にあ
るエミッタ・ベース及びドリフト領域に対応する。第２
図で夫々214,218,216で示したエミッタ電極、ゲート電
極及びコレクタ電極が夫々第１図のIGT 10のエミッタ電
極、ゲート電極及びコレクタ電極14,18a,16に対応す
る。
動作について説明すると、ゲート電極218に印加された
バイアス電圧の大きさによって、エミッタ電極214とコ
レクタ電極216の間の順方向電子電流の流れ、即ち固有
サイリスタ206を通る電流の大きさが制御される。前に
述べた様に、この順方向電流の流れにより、矢印220で
示す正孔電流の流れが増加し、それがエミッタ・ベース
接合27b（第１図）を順バイアスし、そこでバイポーラ
動作を開始する。このバイポーラ動作により、NPNトラ
ンジスタ202の順方向電流利得が急速に大幅に増加す
る。前に述べた様に、トランジスタ202,204の順方向電
流利得の和が１に近づくと、固有サイリスタ206がオン
状態にラッチされ、順方向電流のゲート制御が出来なく
なる。
バイアス電圧の大きさによって、エミッタ電極214とコ
レクタ電極216の間の順方向電子電流の流れ、即ち固有
サイリスタ206を通る電流の大きさが制御される。前に
述べた様に、この順方向電流の流れにより、矢印220で
示す正孔電流の流れが増加し、それがエミッタ・ベース
接合27b（第１図）を順バイアスし、そこでバイポーラ
動作を開始する。このバイポーラ動作により、NPNトラ
ンジスタ202の順方向電流利得が急速に大幅に増加す
る。前に述べた様に、トランジスタ202,204の順方向電
流利得の和が１に近づくと、固有サイリスタ206がオン
状態にラッチされ、順方向電流のゲート制御が出来なく
なる。
この発明では、従来のやり方に較べて、第１図のエミッ
タ領域26bを比較的軽くドープすることにより、エミッ
タ・ベース接合のバイポーラ動作を制御し、こうしてト
ランジスタ202の順方向電流利得を低く抑える。エミッ
タ領域をこの様に軽くドープすると、その注入効率が低
下し、これは順方向の電子電流の流れに対するエミッタ
領域の抵抗値を若干増加する効果がある。この為、順方
向電子電流の流れによってエミッタ・ベース接合27b
（第１図）に隣接してエミッタ領域内に発生される横方
向電圧降下が、従来のやり方でドープされたエミッタ領
域内に発生される電位よりも僅かに高くなる。この為、
接合を順バイアスするのに十分な横方向電圧降下をベー
ス領域に発生する為には、一層大きな正孔電流の流れが
必要になる。要約すれば、この発明に従ってエミッタ領
域を軽くドープすると、増大した閾値の順方向電流を越
えるまで、エミッタ・ベース接合に於けるバイポーラ動
作が起らず、従って、NPNトランジスタの順方向電流利
得が低く抑えられ、従来の場合よりも、サイリスタがオ
ン状態にラッチされることが一層大幅に抑制される。
タ領域26bを比較的軽くドープすることにより、エミッ
タ・ベース接合のバイポーラ動作を制御し、こうしてト
ランジスタ202の順方向電流利得を低く抑える。エミッ
タ領域をこの様に軽くドープすると、その注入効率が低
下し、これは順方向の電子電流の流れに対するエミッタ
領域の抵抗値を若干増加する効果がある。この為、順方
向電子電流の流れによってエミッタ・ベース接合27b
（第１図）に隣接してエミッタ領域内に発生される横方
向電圧降下が、従来のやり方でドープされたエミッタ領
域内に発生される電位よりも僅かに高くなる。この為、
接合を順バイアスするのに十分な横方向電圧降下をベー
ス領域に発生する為には、一層大きな正孔電流の流れが
必要になる。要約すれば、この発明に従ってエミッタ領
域を軽くドープすると、増大した閾値の順方向電流を越
えるまで、エミッタ・ベース接合に於けるバイポーラ動
作が起らず、従って、NPNトランジスタの順方向電流利
得が低く抑えられ、従来の場合よりも、サイリスタがオ
ン状態にラッチされることが一層大幅に抑制される。
第３図は、ベース領域の分布304、ドリフト領域の分布3
06、及び第１及び第２のエミッタ領域の分布300,302を
含むIGTの種々の領域に対する典型的なドーパント濃度
の分布を示す。第１のエミッタ領域の分布300は、従来
のやり方でドープされたエミッタ領域を示しており、表
面ドーパント濃度308は1020ドーパント原子／cm3である
（表面ドーパント濃度はエミッタ電極14に一番近い夫々
の領域の表面で測定する）。第２のエミッタ領域の分布
302はこの発明による比較的軽くドープされたエミッタ
領域を示す。分布302が５×1017ドーパント原子／cm3の
表面ドーパント濃度310を持ち、これはベース領域の分
布304の表面ドーパント濃度312の僅か５倍の値である。
これと比較して、従来の分布300の表面ドーパント濃度
は、ベース領域の表面ドーパント濃度より３桁も高い。
06、及び第１及び第２のエミッタ領域の分布300,302を
含むIGTの種々の領域に対する典型的なドーパント濃度
の分布を示す。第１のエミッタ領域の分布300は、従来
のやり方でドープされたエミッタ領域を示しており、表
面ドーパント濃度308は1020ドーパント原子／cm3である
（表面ドーパント濃度はエミッタ電極14に一番近い夫々
の領域の表面で測定する）。第２のエミッタ領域の分布
302はこの発明による比較的軽くドープされたエミッタ
領域を示す。分布302が５×1017ドーパント原子／cm3の
表面ドーパント濃度310を持ち、これはベース領域の分
布304の表面ドーパント濃度312の僅か５倍の値である。
これと比較して、従来の分布300の表面ドーパント濃度
は、ベース領域の表面ドーパント濃度より３桁も高い。
実験によると、1017ドーパント原子／cm3の表面濃度に
ドープされたベース領域を持つ典型的なIGT装置では、
エミッタ領域が７×1019ドーパント原子／cm3の表面濃
度、即ち従来（1020ドーパント原子／cm3）よりも僅か
だけ低い濃度にドープされた時、固有サイリスタをオン
状態にラッチするのに必要な順方向電流のレベルが、約
２倍も大きく増加することが判ったが、これは予想外で
あった。理論的な計算からは、エミッタ領域の表面ドー
パント濃度をベース領域の表面ドーパント濃度の150倍
以下に抑えた時、ゲート制御可能な順方向電流のレベル
が更に著しく増加することが予測される。別の実際的な
制約から、エミッタ領域の表面ドーパント濃度の下限
は、エミッタ領域とエミッタ電極14の間のオーミック接
触を設定するのに必要な値に定められる。
ドープされたベース領域を持つ典型的なIGT装置では、
エミッタ領域が７×1019ドーパント原子／cm3の表面濃
度、即ち従来（1020ドーパント原子／cm3）よりも僅か
だけ低い濃度にドープされた時、固有サイリスタをオン
状態にラッチするのに必要な順方向電流のレベルが、約
２倍も大きく増加することが判ったが、これは予想外で
あった。理論的な計算からは、エミッタ領域の表面ドー
パント濃度をベース領域の表面ドーパント濃度の150倍
以下に抑えた時、ゲート制御可能な順方向電流のレベル
が更に著しく増加することが予測される。別の実際的な
制約から、エミッタ領域の表面ドーパント濃度の下限
は、エミッタ領域とエミッタ電極14の間のオーミック接
触を設定するのに必要な値に定められる。
第４図はこの発明の別の実施例を示しており、これは第
３図の（従来の）エミッタ領域、ベース領域及びドリフ
ト領域のドーパント濃度分布と同一の（従来の）エミッ
タ領域、ベース領域及びドリフト領域のドーパント濃度
の分布400,404,406を持っている。エミッタ領域の分布4
02は、前に述べた様に軽くドープされていると共に、従
来のやり方に較べて、深さをずって浅くドープしてい
る。この領域の深さは、エミッタ電極14に一番近い領域
の表面から垂直下向きに測定する。408に示す様に、こ
の発明のこの別の実施例のエミッタ領域は、410に示し
た従来の分布の約１ミクロンの深さよりもずっと小さい
深さにドープされている。エミッタ領域を浅い深さに軽
くドープすると、第１図の通路25に沿って移動する正孔
電流担体がＰ形ベース領域24bからエミッタ領域26bに注
入され、エミッタ領域の中で輸送されて、その表面で再
結合する。この正孔電流の注入は、エミッタ領域の注入
効率及び正孔電流のレベルの両方を更に減少する効果を
持ち、その両方が、前に述べた様に、IGTの制御可能な
順方向電流のレベルを高めるという正味の効果を持つ。
３図の（従来の）エミッタ領域、ベース領域及びドリフ
ト領域のドーパント濃度分布と同一の（従来の）エミッ
タ領域、ベース領域及びドリフト領域のドーパント濃度
の分布400,404,406を持っている。エミッタ領域の分布4
02は、前に述べた様に軽くドープされていると共に、従
来のやり方に較べて、深さをずって浅くドープしてい
る。この領域の深さは、エミッタ電極14に一番近い領域
の表面から垂直下向きに測定する。408に示す様に、こ
の発明のこの別の実施例のエミッタ領域は、410に示し
た従来の分布の約１ミクロンの深さよりもずっと小さい
深さにドープされている。エミッタ領域を浅い深さに軽
くドープすると、第１図の通路25に沿って移動する正孔
電流担体がＰ形ベース領域24bからエミッタ領域26bに注
入され、エミッタ領域の中で輸送されて、その表面で再
結合する。この正孔電流の注入は、エミッタ領域の注入
効率及び正孔電流のレベルの両方を更に減少する効果を
持ち、その両方が、前に述べた様に、IGTの制御可能な
順方向電流のレベルを高めるという正味の効果を持つ。
この発明の考えは、順方向電子電流の流れのゲート制御
が出来なくなることを防止する為に、IGFET装置にも用
いることが出来る。典型的なIGFET構造（図に示してな
い）は第１図のIGT構造と略同一であるが、Ｐ＋形コレ
クタ領域20の代わりにＮ＋形ドレイン領域が入る点が異
なる。第１図のIGTのエミッタ領域、ベース領域及びド
リフト領域が、夫々IGFETのソース領域、本体領域及び
ドリフト領域に対応する。同様に、IGTのエミッタ電
極、ゲート電極及びコレクタ電極が、IGFETのソース電
極、ゲート電極及びドレイン電極に夫々対応する。IGFE
Tの本体領域に対する正孔電流の流れを開始するＰ＋形
コレクタ領域がないから、IGFETのソース・ドレイン電
圧の増加を原因とする熱的な発生によってこの正孔電流
の流れが開始される。
が出来なくなることを防止する為に、IGFET装置にも用
いることが出来る。典型的なIGFET構造（図に示してな
い）は第１図のIGT構造と略同一であるが、Ｐ＋形コレ
クタ領域20の代わりにＮ＋形ドレイン領域が入る点が異
なる。第１図のIGTのエミッタ領域、ベース領域及びド
リフト領域が、夫々IGFETのソース領域、本体領域及び
ドリフト領域に対応する。同様に、IGTのエミッタ電
極、ゲート電極及びコレクタ電極が、IGFETのソース電
極、ゲート電極及びドレイン電極に夫々対応する。IGFE
Tの本体領域に対する正孔電流の流れを開始するＰ＋形
コレクタ領域がないから、IGFETのソース・ドレイン電
圧の増加を原因とする熱的な発生によってこの正孔電流
の流れが開始される。
第５図は、固有NPNバイポーラ・トランジスタ502及びIG
FET504を含むIGFET半導体装置の電気回路500を示す。こ
の回路を（前に述べた様にドレイン領域がコレクタ領域
の代りになることを別として）第１図に示した構造と関
係づけると、第２図のトランジスタ202を構成するエミ
ッタ領域、ベース領域及びドリフト領域が、やはりNPN
トランジスタ502を構成することが判る。同様に、IGFET
504が第２図のIGFET208と同じ構造を表わす。３つの電
極506,508,510が、第１図のコレクタ電極、エミッタ電
極及びゲート電極に夫々対応するドレイン電極、ソース
電極及びゲート電極を表わす。（第１図の装置の領域26
bに相当する）IGFETのソース領域をこの発明に従って軽
くドープすることにより、前に述べたエミッタ・ベース
接合に於けるバイポーラ動作の抑制と略同様に、ソース
と本体の間の接合に於けるバイポーラ動作が抑制され、
固有バイポーラ・トランジスタ502の導電が抑制され
る。この為、従来可能であったよりも一層高いレベルの
順方向電流に対し、順方向電流のゲート制御が出来なく
なることが避けられる。
FET504を含むIGFET半導体装置の電気回路500を示す。こ
の回路を（前に述べた様にドレイン領域がコレクタ領域
の代りになることを別として）第１図に示した構造と関
係づけると、第２図のトランジスタ202を構成するエミ
ッタ領域、ベース領域及びドリフト領域が、やはりNPN
トランジスタ502を構成することが判る。同様に、IGFET
504が第２図のIGFET208と同じ構造を表わす。３つの電
極506,508,510が、第１図のコレクタ電極、エミッタ電
極及びゲート電極に夫々対応するドレイン電極、ソース
電極及びゲート電極を表わす。（第１図の装置の領域26
bに相当する）IGFETのソース領域をこの発明に従って軽
くドープすることにより、前に述べたエミッタ・ベース
接合に於けるバイポーラ動作の抑制と略同様に、ソース
と本体の間の接合に於けるバイポーラ動作が抑制され、
固有バイポーラ・トランジスタ502の導電が抑制され
る。この為、従来可能であったよりも一層高いレベルの
順方向電流に対し、順方向電流のゲート制御が出来なく
なることが避けられる。
この発明の実施例では２種類のドーパント濃度の分布を
図示して説明したが、正確な分布は上に述べた限界内で
量及びその分布状態を変えることが出来ることが理解さ
れよう。勿論、種々のドーピング方法によって異なるド
ーパント分布が生ずる。更に、この発明に従ってエミッ
タ領域の表面ドーパント濃度のレベルを下げると、前に
述べた様に、絶縁ゲート装置のゲート制御が可能な順方
向電流レベルが増加するが、このレベルの低下は装置の
両端の順方向電圧降下を増加する別の効果を持つことが
理解されよう。従って、こゝで述べた限界内で表面ドー
パント濃度を変えて、ゲート制御が可能な順方向電流の
レベルを高くすると共に、受入れることが出来る様な大
きさの順方向電圧降下にすることが出来る。順方向電圧
降下の受入れることの出来る様な大きさは、装置の特定
の用途によって決まる。
図示して説明したが、正確な分布は上に述べた限界内で
量及びその分布状態を変えることが出来ることが理解さ
れよう。勿論、種々のドーピング方法によって異なるド
ーパント分布が生ずる。更に、この発明に従ってエミッ
タ領域の表面ドーパント濃度のレベルを下げると、前に
述べた様に、絶縁ゲート装置のゲート制御が可能な順方
向電流レベルが増加するが、このレベルの低下は装置の
両端の順方向電圧降下を増加する別の効果を持つことが
理解されよう。従って、こゝで述べた限界内で表面ドー
パント濃度を変えて、ゲート制御が可能な順方向電流の
レベルを高くすると共に、受入れることが出来る様な大
きさの順方向電圧降下にすることが出来る。順方向電圧
降下の受入れることの出来る様な大きさは、装置の特定
の用途によって決まる。
当業者であれば、この明細書で云う「ベース」及び「ゲ
ート」と、「エミッタ」及び「ソース」と云う言葉が均
等物であることは明らかであろう。従って、この発明の
範囲を決定する際、何れの言葉を使っても、その均等物
を含むことを承知されたい。特定の導電型を持つ半導体
領域について説明したが、この発明は相補形の半導体領
域を持つ、即ちＰ形及びＮ形領域の導電型が逆になって
いる絶縁ゲート装置にも同じ様に適用し得る。更に、特
定のIGT及びIGFET装置を図示して説明したが、この発明
の範囲は、こういうバイポーラ・トランジスタを持つあ
らゆる形の絶縁ゲート装置を含むことを承知されたい。
ート」と、「エミッタ」及び「ソース」と云う言葉が均
等物であることは明らかであろう。従って、この発明の
範囲を決定する際、何れの言葉を使っても、その均等物
を含むことを承知されたい。特定の導電型を持つ半導体
領域について説明したが、この発明は相補形の半導体領
域を持つ、即ちＰ形及びＮ形領域の導電型が逆になって
いる絶縁ゲート装置にも同じ様に適用し得る。更に、特
定のIGT及びIGFET装置を図示して説明したが、この発明
の範囲は、こういうバイポーラ・トランジスタを持つあ
らゆる形の絶縁ゲート装置を含むことを承知されたい。
この発明を好ましい実施例について図示して説明した
が、当業者には、この発明の範囲内で種々の変更が考え
られよう。従って、この発明は特許請求の範囲の記載の
みによって限定されることを承知されたい。
が、当業者には、この発明の範囲内で種々の変更が考え
られよう。従って、この発明は特許請求の範囲の記載の
みによって限定されることを承知されたい。
第１図はこの発明に従って構成された絶縁ゲート・トラ
ンジスタの断面図、第２図は第１図の絶縁ゲート・トラ
ンジスタの等価回路図、第３図はこの発明に従ってドー
プされたエミッタ領域の分布を含む、第１図の絶縁ゲー
ト・トランジスタの各領域のドーパント濃度の分布を示
すグラフ、第４図はこの発明の別の実施例のドーパント
濃度の分布を示すグラフ、第５図は絶縁ゲート電界効果
トランジスタの等価回路図である。 （主な符号の説明） 18:ゲート電極 22:ドリフト領域 24;ベース領域 26:エミッタ領域
ンジスタの断面図、第２図は第１図の絶縁ゲート・トラ
ンジスタの等価回路図、第３図はこの発明に従ってドー
プされたエミッタ領域の分布を含む、第１図の絶縁ゲー
ト・トランジスタの各領域のドーパント濃度の分布を示
すグラフ、第４図はこの発明の別の実施例のドーパント
濃度の分布を示すグラフ、第５図は絶縁ゲート電界効果
トランジスタの等価回路図である。 （主な符号の説明） 18:ゲート電極 22:ドリフト領域 24;ベース領域 26:エミッタ領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−197771（ＪＰ，Ａ) ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉ ｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．ＥＤＬ− ５［８］（1984），Ｂａｌｉｇａ ｅｔ ａｌ．：“Ｓｕｐｐｒｅｓｓｉｎｇ Ｌａ ｔｃｈｕｐ ｉｎ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒｓ”，Ｐ Ｐ．323−325.
Claims (4)
- 【請求項１】少なくとも１つの固有バイポーラトランジ
スタを含む絶縁ゲート半導体装置であって、前記半導体
装置は、シリコン半導体ウエハ12に、第１導電型の半導
体ドリフト領域22と、前記第１導電型と反対の第２導電
型の半導体ベース領域24bと、前記ベース領域に接する
前記第１導電型の半導体エミッタ領域27bと、前記ベー
ス領域から隔てられていて絶縁されているとともに印加
される適当なバイアスに応答して前記ベース領域に形成
された反転層24′によって前記ドリフト領域を前記エミ
ッタ領域に導電的に結合するゲート電極とを含み、前記
エミッタ領域は1017〜1019ドーパント原子／cm3の表面
ドーパント濃度を有し、前記ベース領域の表面濃度の15
0倍以下である絶縁ゲート半導体装置。 - 【請求項２】前記エミッタ領域の前記表面ドーパント濃
度は前記エミッタ領域とこれに接触するエミッタ電極14
の間にオーミック接触を設定するのに十分な値である特
許請求の範囲第１項の絶縁ゲート半導体装置。 - 【請求項３】前記第２導電型のコレクタ領域20は前記ド
リフト領域に接し、コレクタ電極16は前記コレクタ領域
に接する特許請求の範囲第１項あるいは第２項の絶縁ゲ
ート半導体装置。 - 【請求項４】前記ベース，エミッタおよびドリフト領域
は第１の表面を形成し、前記エミッタ領域は前記ベース
領域へ伸びるとともに深さが１μｍ以下である特許請求
の範囲第１項，第２項あるいは第３項の絶縁ゲート半導
体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US72674985A | 1985-04-24 | 1985-04-24 | |
| US726749 | 1985-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61281557A JPS61281557A (ja) | 1986-12-11 |
| JPH0693511B2 true JPH0693511B2 (ja) | 1994-11-16 |
Family
ID=24919847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61093511A Expired - Lifetime JPH0693511B2 (ja) | 1985-04-24 | 1986-04-24 | 絶縁ゲ−ト半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0199293B2 (ja) |
| JP (1) | JPH0693511B2 (ja) |
| KR (1) | KR900007044B1 (ja) |
| DE (1) | DE3677627D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0202477A3 (en) * | 1985-04-24 | 1988-04-20 | General Electric Company | Method of forming an electrical short circuit between adjoining regions in an insulated gate semiconductor device |
| JP2511010B2 (ja) * | 1987-01-13 | 1996-06-26 | 日産自動車株式会社 | 縦型ｍｏｓトランジスタの製造方法 |
| DE58901063D1 (de) * | 1988-03-10 | 1992-05-07 | Asea Brown Boveri | Mos-gesteuerter thyristor (mct). |
| JPH0687504B2 (ja) * | 1988-04-05 | 1994-11-02 | 株式会社東芝 | 半導体装置 |
| DE19808348C1 (de) * | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| US6037631A (en) * | 1998-09-18 | 2000-03-14 | Siemens Aktiengesellschaft | Semiconductor component with a high-voltage endurance edge structure |
| GB0208833D0 (en) * | 2002-04-18 | 2002-05-29 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US123936A (en) * | 1872-02-20 | Improvement in top-joints and their connections | ||
| IT1133869B (it) * | 1979-10-30 | 1986-07-24 | Rca Corp | Dispositivo mosfet |
| US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
| SE8107136L (sv) * | 1980-12-02 | 1982-06-03 | Gen Electric | Styrelektrodforsedd likriktaranordning |
| IE55992B1 (en) * | 1982-04-05 | 1991-03-13 | Gen Electric | Insulated gate rectifier with improved current-carrying capability |
| KR910006249B1 (ko) * | 1983-04-01 | 1991-08-17 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 장치 |
| JPS605568A (ja) * | 1983-06-23 | 1985-01-12 | Sanken Electric Co Ltd | 縦型絶縁ゲ−ト電界効果トランジスタ |
-
1986
- 1986-04-17 EP EP86105333A patent/EP0199293B2/en not_active Expired - Lifetime
- 1986-04-17 DE DE8686105333T patent/DE3677627D1/de not_active Expired - Lifetime
- 1986-04-23 KR KR1019860003124A patent/KR900007044B1/ko not_active Expired
- 1986-04-24 JP JP61093511A patent/JPH0693511B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＩＥＥＥＥｌｅｃｔｒｏｎＤｅｖｉｃｅＬｅｔｔｅｒｓ，Ｖｏｌ．ＥＤＬ−５［８（１９８４），Ｂａｌｉｇａｅｔａｌ．："ＳｕｐｐｒｅｓｓｉｎｇＬａｔｃｈｕｐｉｎＩｎｓｕｌａｔｅｄＧａｔｅＴｒａｎｓｉｓｔｏｒｓ"，ＰＰ．３２３−３２５． |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900007044B1 (ko) | 1990-09-27 |
| EP0199293B2 (en) | 1995-08-30 |
| JPS61281557A (ja) | 1986-12-11 |
| EP0199293B1 (en) | 1991-02-27 |
| EP0199293A2 (en) | 1986-10-29 |
| DE3677627D1 (de) | 1991-04-04 |
| EP0199293A3 (en) | 1987-04-22 |
| KR860008625A (ko) | 1986-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4620211A (en) | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices | |
| JP7271659B2 (ja) | 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法 | |
| US5891776A (en) | Methods of forming insulated-gate semiconductor devices using self-aligned trench sidewall diffusion techniques | |
| US7078740B2 (en) | Power semiconductor device | |
| EP0111803B1 (en) | Lateral insulated-gate rectifier structures | |
| EP0837508A2 (en) | Semiconductor device and electric power conversion apparatus therewith | |
| JPH0758784B2 (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| US7250639B1 (en) | Insulated gate bipolar transistor | |
| JP3188443B2 (ja) | 動作特性を改善したｆｅｔ、ｉｇｂｔおよびｍｃｔ構造、およびその製造方法 | |
| KR100194668B1 (ko) | 전력용 절연 게이트 바이폴라 트랜지스터 | |
| JPH0457110B2 (ja) | ||
| EP0071335B1 (en) | Field effect transistor | |
| JPH0732249B2 (ja) | 高速スイツチング横形絶縁ゲ−トトランジスタ | |
| JPH0851202A (ja) | 半導体双方向性スイッチおよびその駆動方法 | |
| KR920003704B1 (ko) | 바이폴라 반도체 스윗칭장치와 그의 제조방법 | |
| US4831422A (en) | Field effect transistor | |
| JPH041510B2 (ja) | ||
| EP0199293B1 (en) | Insulated gate semiconductor device | |
| JPH08502858A (ja) | 電界効果により制御される半導体素子 | |
| JPH07101737B2 (ja) | 半導体装置の製造方法 | |
| EP0115098A1 (en) | Lateral DMOS transistor device having an injector region | |
| KR0149705B1 (ko) | 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| JP3369862B2 (ja) | 半導体装置の製造方法 | |
| KR100492981B1 (ko) | 래터럴 이중확산 모스 트랜지스터 및 그 제조방법 | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ |