JPH0693678B2 - 移動通信用デ−タパケツト放送システム - Google Patents

Description

【発明の詳細な説明】 本発明は、様々なデータ源から来るデータパケットより
特定すると、一般に車輌に搭載された移動受信器におい
て受信されることを目的としたデータパケットの無線放
送システムに関するものである。勿論、この無線放送さ
れるデータは、固定受信器においても受信できる。

車輌の受信器におけるデータの受信には、特有の困難が
つきまとう。事実、車輌が移動するために、受信条件が
断えず変化するし、受信信号に影響を与えやすい防害に
ついても同じことがいえる。

その上、車輌に取付けられた受信アンテナは、約1.5mの
高さにあり、明白な理由により、指向性受信アンテナを
使用することは実際上不可能である。

最後に、移動受信器を持つ車輌が都市化の進んだ地域を
移動する時には、信号の、周囲の建物への無数の反射が
合成受信信号を生み、それが極めて複雑であることがあ
り得る。特に、反射が非常に多い時には、受信される合
成電場のエンベロープ（ウェーブフォーム）がレイリー
の法則に従う確率密度を持つことが示される。

実際には、これは、車輌が移動する間、受信される電
場、即ち、移動受信器の入力の信号は、非常に速かに変
化する値を持つことがあることを意味する。特に、平均
して、用いられる搬送周波数の波長の半分に相当する間
隔での、非常に速かな減衰が見られることさえある。こ
の減衰の効果は、車輌の走行速度とデータの流量によっ
て違ってくる。フェーディングの大きさも同様に変化す
るが、平均受信レベルより10から20デシベル低い場合が
多い。

最後に、寄生信号という、もう一つの範疇の防害が存在
し、特に、人間の活動によって創り出されるものがあ
る。それらがどの程度邪魔であるかは、用いられる周波
数帯域に応じて異なる。この種の寄生回路の最大の源
は、車輌の点火回路、高周波電流を使うある種の工業的
な設備、高圧及び中圧を送電する電気配線の欠陥のある
絶縁体、である。

これらの防害が皆一致して受信信号の品質を劣化させる
方に向かい、情報はデジタル・データから構成されてい
るので、劣化は、誤って受信されるビットの数が増加す
るという形で現われる。実際には、移動受信器において
受信されるデータの無線放送の経験から、誤り率は、デ
ータの流量に応じたかなり長い時間（数分程度）の間
に、ある所定の平均的な値の周囲を速か、かつ時として
大巾にふらつくことが示されている。このふらつきは、
事実上、受信信号のレベルの変化だけでなく、無線の寄
生信号にも起因する。

詳細な分析が、誤り率の急激かつ局所的な増加に対応す
る、誤りの“バースト”の存在を示す。このバースト
は、その大きさが時として偽のバイト、即ち、少くとも
１つの誤りを含むバイトが連続数千個に達することすら
あるので、それらのために、一方では、特に有効な誤り
検出機構を用意し、他方では、パケットの反復を行うこ
とになる。事実、上述の状態の下では、放送されるメッ
セージの信頼性を高めるために誤り訂正方式を採用しよ
うとすれば、一般に複雑なデコーディングを必要とする
高容量の誤り訂正コードを用いることになり、そのため
に受信器の価格が高くなるであろう。

実際には、データパケットの無線放送の信頼のおけるシ
ステムを設計するには、先ず既知の技術の中から選択
し、それらの技術の幾つかの面を、希望する結果により
良く合うように改良することになる。この選択は、特
に、用いるべき周波数帯域、変調、データの流量、パケ
ットの始まりの検出モードと誤りの検出に用いられるコ
ーディング、パケットの反復の仕様、に関して行われ
る。実際には、これらの選択の内の幾つかは、互に無関
係に行われる訳ではない。更に、この無線放送システム
は様々なデータ源から来るデータ・パケットを放送でき
なければならないこと、即ち、アルファベットと数字を
組み合わせた文書も、グラフ化したデータも、或いは合
成言語も処理できる多用途（マルチサービス）システム
であるということも考慮に入れなければならない。

周波数帯域に関しては、スペクトルの巾及び国家的、国
際的な法的規制を考慮しなければならない。以下に詳し
く記述される実施例においては、用いられるHF（高周
波）搬送周波数は、67.75メガヘルツである。

次のような種々のパラメータの間の妥協から変調の選択
が行われる、即ち、騒音に対する変調の性能、その効
率、即ち、与えられるスペクトルの中でその変調が可能
な、ディジタルな、流量、線型及び非線型変歪に対する
その抵抗力、そして最後に、受信器の価格を左右する復
調器の複雑さ、である。例えば、特許FR-A-2428345に記
述されているもののような、単純化されたMSK型変調
は、この妥協の産物である。それは、２相の減衰側帯波
位相変調である。騒音に対するこの変調の理論的機能
は、コヒーレントな復調で２または４位相状態をもつ変
調のそれと同じである。これは一定のエンベロープを持
つ変調であるので、変歪に対して優れた耐性を持つ。こ
の変調を用いると、構造復調器で、MDP2復調器に近い複
雑さのものを使うことになる。

以下に記述される例において、流量は30キロビット／秒
であり、この流量は、受信時に、ソフトウェアによって
完全に処理できる。配線による自動制御装置を用いるこ
とによって、より高い流量を考えることもできる。

パケットの始まりの検出に関しては、言わば、システム
の同期化を得るために、パケットの始まりが周期的であ
る方が有利である。

特許EP-A-O 044780において、例えば衛星または地上網
によって無線放送される搬送波のように継続的に伝達さ
れる搬送波の上を伝達されるデジタル・データパケット
の、マルチプレクサ・システムが、既に記述されてい
る。このシステムにおいては、データ・パケット（Bi）
は、一つ一つが通信ブロック（Pi）に組込まれており、
Piが、デジタル的に変調される搬送波上に周期的に発信
される。通信されるデータのデジタル列のクロックを考
えると、通信ブロック（Pi）の発信周期は、クロック・
インパルスＩに等しい。パケットの始まりの反復の周期
は、１つの通信ブロックの最大長さに等しいか或いはそ
れよりも僅かに長い。各通信ブロックの始まりは、同期
化のモチーフ（Ei）を含む。

しかしながら、特許EP-A-O044780の前置きにはっきりと
述べられているように、そこではこのシステムは特に、
高容量のチャンネルを用いて質の優れた相互通信を得
る、衛星または地上網によるデータの無線放送に使用さ
れることを目的としている。実際には、このようにして
放送される信号は、移動受信器によって受信される信号
のレベルよりも遥かにゆっくりと変化するレベルを持
つ。特許EP-A-O044780の図５及び9-10の同期化回路は、
衛星放送においては満足のいくものである。図10のグラ
フは、同期化のモチーフが認識されなくても、同期化は
12周期の間次々と保持されること、このモチーフが３回
連続して認識されさえすればシステムの同期がかかるこ
とを示している。

例えば、約40個のバイトをもつパケットで、流量が上述
の30キロビット／秒である場合、特許EP-A-0044780の同
期化回路が同期外れを起こすのは約130マイクロ秒後で
あり、再び同期がかかるには40マイクロ秒が必要であ
る。しかるに、移動物体上での受信においては、信号の
レベルは、遥かに短い時間の間に劣化し、再び回復する
ことがあり得る。既知の回路は、誤っている確率が非常
に高いパケットの処理の追従に長い間こだわりすぎ、処
理の再開を不当に遅らせることになるであろう。それ
故、本発明の目的の一つは、移動受信器の入力信号のレ
ベルの変化のペースをより良く考慮に入れることのでき
る同期化のモードを設定することにある。

上述のように、パケットを何回か反復することが考えら
れたので、特許EP-A-O077712の申請の中に記述されてい
るような、データのグループ化システムを使うことも面
白いと思われた。このグループ化モードにおいては、各
データ源から発信されるデータはデータ・グループに整
理され、各グループはデータ・ブロックのシークエンス
から形成される。各データ・ブロックがパケットのデー
タ・フィールドを形成する。言い換えれば、各パケット
は、１つのデータ・ブロックとそれに先立つ前置部から
成り、この前置部が、ビットとバイトの同期化信号、デ
ータ源の同定コード、パケットの連続性の指標信号、パ
ケットの構造に関する情報、を含む。更に、グループの
最初のブロックは、オクテットで形成されるグループの
頭書を含み、この頭書が、グループの型、グループの連
続性の指標、グループの第一のブロックの後に続くブロ
ックの数、グループの最後のブロックの大きさ、を決め
る。最後のブロック以外のブロックは、全て最大の大き
さを持つ。各パケットの前置部は、その上、問題となっ
ているパケットのブロックがグループの第一のブロック
であるか否かを示す情報を含む。

更に、グループの第一のブロックの頭書は、そのグルー
プが更に何回反復されるかを指示する情報を含む。最後
に、各データ・ブロックは、後置部を形成する幾つかの
ブロック検定バイトで終わる。

本発明の特徴の一つによると、移動受信器において受信
できる２進法データ・パケットの無線放送システムが考
えられており、そのシステムにおいて、パケットの始ま
りは周期的に発信され、各パケットの前置部は、２つの
ビット同期化オクテットと１つのバイト同期化バイトに
よって初まり、第二のビット同期化バイトとバイト同期
化バイトがパケットの始まりの周期的な同期化のモチー
フを構成し、このシステムにおける同期化の処理は、探
索の段階と追従の段階を含み、探索の段階から追従の段
階への移行は、探索の段階において、同期化のモチーフ
が２回続けてハミング距離ゼロで見出された時に行わ
れ、探索の段階は２つの状態を持ち、第一から第二の状
態への移行は同期化のモチーフがハミング距離ゼロで見
出された時に行なわれ、第二から第一の状態への移行は
次のモチーフがハミング距離ゼロで見出されなかった時
に行われ、追従の段階も同様に２つの状態を持ち、第一
の状態は、探索の段階から追従の段階に移行した後にと
られる状態であり、次のモチーフが１より大きいハミン
グ距離をもって見出される時に、第一から第二の状態へ
移行し、第二から第一の状態への移行は次のモチーフが
零または１に等しいハミング距離をもって見出された時
に行われ、追従の段階から探索の段階への移行は、追従
の段階の第二の状態において、次のモチーフが１より大
きいハミング距離をもって見出された時に行われる。

他の特徴によると、このシステムにおいて、用いられる
変調は、２相の減衰側帯波位相変調であり、探索の段階
において、同期化のモチーフの検出はその補足について
も同様に行われ、探索及び追従の状態は、各々、直接状
態と補足状態に二分されており、探索の第一の状態にお
いては、直接のモチーフの認識が補足状態を抑制し、ま
たその逆も成り立つ。

他の特徴によると、このシステムにおいて、１つのデー
タ源から来る２進法データは、データ・ブロックのシー
クエンスを形成するように区切られてグループにまとめ
られ、各ブロックは、データ・フィールドを成す検定用
後置部によって補足され、各グループの発信は何度か反
復され、かつ、これらのグループは、それが反復される
のに応じて受信時に再構成され、１つのグループが誤り
なく完全に受信されるのに応じて、これらのグループは
ページにまとめられる。

他の特徴によると、このシステムにおいては、HF（高周
波数）段階で作用する、第一の利得の自動制御回路及び
FI（中間周波数）段階で作用する、第二の利得の自動制
御回路が設けられており、第一の利得の自動制御回路の
時定数は、第二の利得の自動制御回路のそれよりもかな
り小さい。

他の特徴によると、このシステムにおいて、２進法デー
タはMSK変調またはアナログ変調で送信され、受信時
に、変調された信号は長方形に成形され、次いで、変調
された信号の搬送周波数の２倍に周波数を調節できる長
方形の参照信号と位相が比較され、比較で見出された位
相の開きが参照信号の周波数の調節に使われ、参照信号
の周波数が２分されて１つの信号を供給し、この信号に
変調された信号が掛けられて、復調された信号が生まれ
る。

図１は、次のような部品を含む、データの移動受信器の
機能的構造を表わす： ‐アンテナ１ ‐HF及びFI回路のアセンブリー２ ‐復調器３ ‐成形及びビット・クロックの回復回路４ ‐同期化モジュール５ ‐デマルチプレクサー（多重分離器）６ ‐利用回路７ アセンブリー２はアンテナ１のHF信号を受信し、復調器
３の入力に、そのレベルが実際上一定であるFI信号を送
り出す。復調器３は回路４の入力に低帯域信号を送り出
し、回路４の出力８は２進法の列を送り出し、その出力
９は出力９の列のビット・クロックを発信する。

同期化回路５においては、パケットの周期的な初まりが
探索される。デマルチプレクサ６の入力に接続されたデ
ータ出力10は、以下に明らかにされる、ある種の良好な
同期化された状態の下でしか起動されない。

デマルチプレクサ６は、受信器の中で選択されたデータ
源に対応するパケットを選び、利用回路７に、パラレル
な８本の配線11の接続によってブロックの有効バイト
を、配線12によってバイト有効化の情報INTを、配線13
によって指標バイトのマーキングを伝達する。

図2aの２進法の列は、パケット（ｎ＋１）、それに前置
されるパケットｎ及び後置されるパケット（ｎ＋２）で
表わされているが、この列において、パケットＩの初ま
りは、41×８ビットの周期性をもって周期的に現われ
る。各パケットは、８ビットバイトから成るパケットの
前置部によって始まる。このパケットの前置部の後には
最高32バイトを含むデータ・フィールドが続き、データ
・フィールドの最後の２つのバイトS1とS2が後置部また
はCRCを形成する。データ・フィールドの後には、パケ
ットの２つの始まりＩの間が41バイトに達するまで、ス
タッフ・バイトが続く。従って、データ・フィールドの
最大長さが32オクテットである場合、ジャミング（防
害）バイトOOがそれに続いている。

前置部は２つのビット同期化バイトＲ、１つのバイト同
期化バイトOC、３つの線路のアドレス・バイトＸ、Ｙ、
Ｚ、１つのバイト連続性指標バイトIC、１つのパケット
の構造バイトSP、を含む。記述されている例において
は、16進法表示で表わすと、バイトＲは55（またはA
A）、バイトOCは18（またはE7）と表わすことができ
る。

今後の記述においては、後置部に先立つデータ・フィー
ルドのバイトをデータ・ブロックを呼ぶが、この後置部
は、このデータ・ブロック上で各パケットについて計算
された、16元の巡回符号のリダンダンシー（冗長）、ビ
ットだけで構成されているものとする。上述の特許EP-A
-O077712の申請におけると同様に、XYZで定義される同
一のデータ源から来る情報に関係するデータ・ブロック
はデータ・グループと呼ばれる長さが有限のグループに
シークエンシャルな仕方（逐次呼出し）で再編成され
る。各データ・グループは、データ・グループの頭書
と、それに続くデータ・グループのデータから構成され
る。

このデータ・グループの頭書は、以後簡単に“第一のパ
ケット”と呼ぶところの、グループの第一のブロックを
送信するパケットの前置部の後に来る。グループ頭書
は、例えば次のような、そのグループに関する情報を含
む： ‐グループの型、 ‐グループの連続性の指標、 ‐グループの反復の指標、 ‐グループの大きさ、 記述されている例において、１つのグループの反復回数
は０から15まで変えられる。

図３の同期化モジュール５は同期化のモチーフのデコー
ド回路14を含み、回路14は、図１の成形及びビット・ク
ロックの回復回路４の出力８に接続されたデータ入力
と、同じ回路４の出力９に接続されたクロック入力を持
つ。回路14は、処理の論理ユニット16への結線15と、整
序回路18の入力に接続された出力17を持ち、回路18の出
力はデータ・バイトの位相復帰回路19の入力に接続され
る。回路19の出力は、デマルチプレクサ６の入力に接続
される。

同期化のモチーフのデコーディング回路14は、１つのシ
フト・レジスタREGと１つのプログラマブルなROM（Read
-Only Memory）,PROMとで構成することができる。レジ
スタの容量は探索すべきモチーフのそれと等しく、その
データ入力は入力８に接続され、そのクロック入力は入
力９に接続される。レジスタのシリーズな出力はゲート
を介して出力17に接続される。レジスタのパラレルな出
力はプログラマブルなROMのアドレス入力に接続され、
このメモリーは結線15に接続される幾つかの出力ｄ＝0,
d＝１及びｄ＋１を持つ。出力ｄ＝０は、同期化のモチ
ーフとのハミング距離が０に等しい時に起動され、出力
ｄ＝１は、この距離が１に等しい時に起動され、出力ｄ
＋１は、この距離が１より大きい時に起動される。更
に、メモリーは、処理されたモチーフが直接語であった
ことを示す出力DIRと、処理されたモチーフが直接語の
補数であったことを示す出力INVを持つ。これらの出力
と結線15の間にゲートが設けられ、これらのゲートは、
論理ユニット16によって予じめ決められている瞬間に、
15を通して、有効化される。

処理の論理ユニット16はマイクロプロセッサを含み、こ
のマイクロプロセッサは、出力ｄ＝0,d＝１及びｄ＋１
から発信された情報を分析し、図４に示される４つの状
態E0,E1,E2,E3をとることができる。論理ユニット16
は、これらの状態に応じて、出力ｄ＝0,d＝１及びｄ＋
１の読み取りの瞬間を決める。他方で、論理ユニット16
は、結線17を有効化するか否かを決める制御出力を持
つ。

整序回路18は既知の回路で、ビット・クロックの回復を
促すためのスクランブルを発信時に用いた時に必要なも
のである。事実、データのある種の組合わせは、回復の
周波数のスペクトルのエネルギーを消してしまうことが
ありうる。これを避けるために、パケットは、その頭書
を残して擬似ランダムなシークエンスと混ぜ合わされる
が、この混ぜ合わすシークエンスは各パケット毎にイニ
シアライズされる。回路18において、混ぜ合わせは、RO
Mの表をモジュール−２に加えることによって実現され
る。

データ・バイトの位相復帰回路19は、回路14のメモリー
PROMにおいて出力INVまたはDIRのいづれが起動されたか
に応じて、２進法のフレームを逆転させたり、させなか
ったりする回路である。

状態E2において、デコーディング回路は、同期化ビット
の第二のバイトＲとそれに続くバイトOCを含む16ビット
のシークエンスから成る同期化のモチーフを、ビットか
らビットへ探索する。従って、論理ユニット16が状態E2
にある時には、出力ｄ＝０が常に有効化されている。実
際には、状態E2では、２つのモチーフAAE7または5518が
探索されるが、それは、受信されるHF信号の防害のため
に、この信号の位相の回復が180゜前に行われるからで
ある。

同期化のモチーフ或いはその逆転が見出されると直ち
に、出力ｄ＝０が起動され、この情報は、15によって、
論理ユニット16のマイクロプロセッサに送信され、16は
その結果を記憶して状態E3に移行する。次のパケット
に、即ち41バイトの時間間隔をとってもし同期化のモチ
ーフが再び見出されれば、出力ｄ＝０がもう一度起動さ
れて、同じ信号が14から16へ送信される。論理ユニット
16はその時、状態E0に移行する。そうでない場合には、
16は再び状態E2に移行する。ハミング距離を考慮に入れ
ると、状態E2では、誤りのない同期化のモチーフの認識
がシステムを状態E3に移行させ、状態E3では、このモチ
ーフの距離ｄ＝０での新たな認識はシステムを状態E0に
移行させるが、ｄが０でない場合には、システムは再び
状態E2に移行する、と言うことができる。

状態E0では、同期化のモチーフの探索は、各パケットの
始まりＩから数えて25番目のビットで実行されるが、こ
の瞬間は論理回路16によって決められる。もし、状態E0
で、次に見出される同期化のモチーフがハミング距離ｄ
＝０またはｄ＝１にあれば、対応する出力が起動され
て、論理ユニット16はシステムを状態E0のままに保つ。

もし、状態E0で、次の同期化のモチーフが１より大きい
ハミング距離で見出されると、出力ｄ＋１が起動され、
論理ユニット16はシステムを状態E1に移行させる。

状態E1で、常に瞬間Ｉから25番目のビットにおいて捜さ
れる次の同期化のモチーフが、もしハミング距離ｄ＝０
またはｄ＝１で見出されれば、対応する出力が起動さ
れ、論理ユニット16はシステムを再び状態E0に移行させ
る。

もし、状態E1で、次の同期化のモチーフが、１より大き
いハミング距離をもって見出されれば、出力ｄ＋１が起
動され、論理ユニット16はシステムを再び状態E2に移行
させる。

図３のデマルチプレクサ６は、線路またはデータ源の選
択回路20を含み、回路20の出力インターフェイス21に接
続される。選択回路20は回路19の２進法の列を受信し、
回路14と同じ様に、１つのレジスタと１つのプログラマ
ブルなメモリーから作ることができ、このメモリーの内
容は使用者が情報を利用したいと願う線路またはデータ
源のXYZの番号である。データ源のアドレスのバイト
Ｘ、Ｙ、Ｚは、頭書のオクテットが全て一般的にそうで
あるように、ハミング・コードによって保護されている
ので、選択回路にはまた、必要な補正回路も、レジスタ
の上流に組込まれる。選択回路は、ハミング距離ｄ＝０
またはｄ＝１でバイトＸ、Ｙ、Ｚを認識した時、出力イ
ンターフェイス21に、バイトＺの後に続くバイトを送信
する。

出力インターフェイス21は、従って、図2bに示される２
進法の列を受信する。34×８ビットの各サルボは不感時
間（デッドタイム）によって次のバーストから切離され
ているが、この不感時間は30キロビット／秒の流量では
1,867マイクロ秒に相当する。インターフェイス21は、
バイトのシリーズ‐パラレルの変換を行い、データの各
バイトのビットB0からB7をパラレルに送り出すゲート2
2、遮断要要求ビットINTを送信する出力23、指標オクテ
ットの書込みのビットICを伝達する出力24、を持つ。従
って、各バイトが整うたびに、インターフェイスは、22
を通して、利用回路７の方へ遮断の要求INTを行う。他
方、ビットICは、指標バイトが送信されている間に書込
まれる。このようにして、利用回路７は各パケットの初
まりでICに同期化し、誤りのために処理が途切れた場合
には、第一のパケットのグループの頭書のバイトに同期
化する。従って、一方では回路５と６、他方では回路７
は、その独自の機能で、独立に動作することができる。

図５の機能ダイヤグラムは、使用者にデータのページを
引き渡すためにある利用モジュール７の動作を示す。

以下において、（ANTIOPE規格（アンチオペ）のUL5のや
り方で）項目（articles）に区切られた、アドレスXYZ
のページ（pages）から構成されるマガジン（magazin
e）を伝達するために、先に述べられたDIDON（ディド
ン）方式を用いて、１つのグループと１つの項目の間に
は１対１対応があるものと仮定する。

回路７の機能ブロックは入力インターフェイス25であ
り、その入力は、各々、デマルチプレクサ６から来る結
線22から24へ接続される。入力インターフェイス25の出
力は、項目またはグループの初まりの探索回路26に接続
され、26の出力は誤りのないパケットの探索回路27の入
力に接続される。ブロック27の出力は、反復後のグルー
プの再構成回路28に接続される。ブロック28の出力は、
各々、ブロック26、ブロック27、項目のリストを含むサ
イクリック・メモリー29に接続される。メモリー29は、
１つのページに関わる全ての項目が存在するかどうかを
検定する回路30に接続される。ブロック30の出力は、使
用者に選択されたページを送り出すライン・インターフ
ェイス32に供給すべき項目のリストを含む回路31に接続
される。ライン・インターフェイス32は、CCITTの対応
する勧告に従って定められた結線V24である。

回路27は各データ・ブロックの後置部を処理し、誤りを
含む全てのパケットを拒否する。一方で27は、良いと判
断された各パケットを28へ送信し、そのパケットは28
で、連続性の指標オクテットICの値によって定義される
アドレスに記憶される。28の26へ向かう出力は、26をグ
ループの初まりの探索に再イニシアライズするのに使わ
れる。28の27へ向かう出力は、27に連続性の指標にどの
値を採用すべきかを指示する。

図６の論理図において、モジュールDIDON3,UL5,V24の間
に３つのインターフェイス33〜35が見られる。

図７にも示されるインターフェイス35は、３つのモジュ
ールに共通で、メモリーの構造を定義する。モジュール
間を伝達される単位は項目であり、それは、従って、項
目の大きさの最大のものに等しい大きさ、即ち記述され
ている例においては2010バイトに隣接するメモリーの一
部分に相当する。

インターフェース33における、メモリーの割付けを表わ
すデータの構造が図７に示されており、そこにおいて： ‐TAiは、ｉ番目の項目のバッファであり、2010バイ
ト、即ち、30バイトのパケットが67個の大きさを持つ、 ‐TETATは、メモリーを表わすリストであり、３オクテ
ットの要素（ｎ＋１）個を持ち、そこにおいて： ‐１つのバイトは、バッファが空いているか或いはモジ
ュールによって使われているかを示し、 ‐２つのバイトは、バッファのアドレスを与える、 ‐NETATは、空いているバッファの数を与える１つのバ
イトであり、例えば、最大256である。

イニシアライズされると、第一の項目を受信するために
モジュールDIDON3に直ちに割当てられる１を除く全ての
バッファが空いていることが宣言され、NETATはｎにイ
ニシアライズされる。

インターフェイス34はモジュールDIDON3とモジュールUL
5の間にある。そこで扱われる単位もまた項目である。
項目は、大きさ（ｎ＋１）のサイクリック状のメモリー
（FiFo）を通って移行する。

図８のインターフェイス34において、構造には次の要素
が含まれる： ‐TFIFOは、３オクテットの要素（ｎ＋１）個のリスト
であり、そこにおいて： ‐１つのオクテットｉは、使用されているバッファにつ
いての指標を、図７のTETATの中に与え、 ‐２つのオクテットTUiは、バッファ0,TUi2000における
有効な大きさを与える、 ‐IFIFOは、次の完全な項目がどこに入るべきかを指示
する、TFIFOにおける指標である、 ‐OFIFOは、到着した最も古い項目を示す、TFIFOにおけ
る指標である。

イニシアライズされると、第一の完全な項目はFIFOの頭
に置かれるべきこと及びFiFoが空であることを示すため
にIFIFOとOFIFOが０に置かれる。

図９のインターフェイス35は、結線V24上に発信すべき
メモリーの部分を指示する表である。その構造には次の
要素が含まれる： ‐TV24は、５バイトの要素ｎ個のリストであり、そこに
おいて： ‐１つのバイトｉは、使用されているバッファの指標
を、図７のTETATの中に与え、 ‐２つのバイトADiは、結線V24上に発信すべき第一のバ
イトのアドレスを与え、 ‐２つのバイトTUiは、発信すべきオクテットの正確な
数を与える、 ‐IV24は、空にすべきバッファの最後の記述子を、TV24
の中に、指示する指標である。

図６のモジュールDIDON3は、結線22上に各バイトが現わ
れるたびに、INTの下で起動される。効率の問題から、
情報のコピーは１部しか用意されないが、このことは、
バイトがバッファの中のどこに書き込まれようとしてい
るかを前もって知ることを意味する。実際には、項目
（またはグループ）のバッファは想像上で30バイトのブ
ロックに区切られるので、最高67ブロックに相当する。

バッファの記述子が創られて、各ブロックについて、そ
れが正しく受信されたかどうかを示す。

モジュールDIDON3の役割は、パケットの連続性の指標と
頭書を含む第一のブロックの指標に応じて項目のバッフ
ァを調べることと、穴を埋めることである。受信におい
て常に使えるように、モジュールDIDON3に常に１つのバ
ッファが割当てられなければならない。

１つの項目がサイクリック・メモリー34に移行するの
は、この項目が誤りなくかつ完全に受信され、かつ、34
の中に空のバッファが残っている時だけに限られる。項
目の受信の終わりにこの二つの条件の内の一つが満たさ
れていなければ、次に来る項目の受信には、フラグが０
に戻されて、同じバッファが使われるであろう。

モジュールUL5は、１ページが完全に受信されたかどう
かを決めるために、モジュールV24と交替で働く。入力
する項目は、OFIFOがIFIFOと異なってさえいれば、OFIF
Oからとられる。この条件だけで十分である、というの
は、サイクリック・メモリー34の大きさ（ｎ＋１）と入
力される項目の最大数ｎが与えられているので、OFIFO
＝IFIFOである場合だけが、サイクリック・メモリーが
空である。

モジュールUL5は、１ページがすっかり受信されたこと
が決まるまで働く。この場合、表TV24が作られ、ライン
に流すためのモジュールV24に移行する。

モジュールV24が起動されると、１ページが完全に受信
されたということである。そこで、表TV24のIV24入力を
空にすることになる。１つのバッファが空にされるたび
に、TETATにおけるその状態は空いた状態に戻される。

このソフトウェアのイニシアライズはモジュールUL5に
委ねられて、TETATとNETATが満たされ、DUDON3がイニシ
アライズされる。

図10は、受信器のHF及びFI部分である回路２のブロック
・ダイヤグラムを示す。この部分は、アンテナ１に接続
された入力36と復調器３に接続された出力37の間に、シ
リーズに組込まれた、入力減衰器38、帯域通過フィルタ
ー39、HF増巾器40、可変減衰器41、帯域通過フィルター
42、もう一つのHF増巾器43、第一の混合器44、帯域通過
フィルター45、FI増巾器46、第二の可変減衰器47、第二
のFI増巾器48、帯域通過フィルター49、第二の混合器5
0、FI増巾器51、を含む。

第一の混合器44は、増巾器53を介して、第一の局所発振
器52の出力に接続される第二の入力を持つ。第二の混合
器50は、第二の局所発振器54に接続される第二の入力を
持つ。

増巾器48は第二の出力を持ち、それは、利得の自動制御
電圧の発生回路55に接続される。回路55において、48の
出力は水晶フィルター56の入力に接続され、56の出力は
同調した増巾器に接続され、この増巾器の出力はピーク
検出回路58に接続される。ピーク検出回路58の出力は、
一方では、電源59に接続され、59の出力は可変減衰器47
の制御入力に接続され、他方では、第二の電源60に接続
され、60の出力は電圧減衰器41の制御入力に接続され
る。電源59と60は、各々、回路63から来る調節可能な基
準電圧の入力61と62を持つ。

これまでに記述した図10の回路２の構造は、全く古典的
なものである。入力36でのHF周波数は、例えば67.75メ
ガヘルツでよい；第一の混合器44の出力での第一の中間
周波数は10.7メガヘルツでよい；第二の混合器50の出力
での第二の中間周波数は275キロヘルツであってよい。

本発明に従って、発振器59と60は、受信器が移動するこ
とと、デジタル・データの受信を目的としていることを
考慮に入れて設計される。

図11に、発振器59と60、及び、利得の自動制御回路55の
回路63の詳細な図を表わした。

回路63は、＋24Vの電源とアースの間に組み込まれた、
３つの分圧器から構成され、３つの分圧器は各々、抵抗
R1とシリーズのポテンシオメータP1、抵抗R2とシリーズ
のポテンシオメータP2、抵抗R3とシリーズのポテンシオ
メータP3を含む。ポテンシオメータP1のカーソルはピー
ク検出回路58のバイアス電圧の入力に接続され、利得の
自動制御の中心を従来通りのやり方で決めることができ
る。

発振器59は、例えば参照番号LF13741として市販されて
いるような型のオペレーショナル・アンプ64から成り、
そのインバータ入力は、抵抗R4を介して、ピーク検出回
路58の出力に接続され、その非インバータ入力は、抵抗
R5を介して、ポテンシオメータP2のカーソルに接続さ
れ、その出力は、FI減衰器47の制御入力に接続される。

同様に、発振器60は、64と同じ型の、オペレーショナル
・アンプ65から成り、そのインバータ入力は、シリーズ
な２つの抵抗R6とR7を介して、ピーク検出回路58の出力
に接続され、その非インバータ入力は、抵抗R8を介し
て、ポテンシオメータP3のカーソルに接続され、その出
力は、HF減衰器41の制御入力に接続される。抵抗R6とR7
の接点は、抵抗R9を介して、アースされる。

オペレーショナル・アンプ64と65の各々において出力
は、パラレルに置かれたコンデンサと抵抗を介して、そ
のインバータ入力にも接続される。

従来の無線周波数の受信器においては、一つはFIで働
き、ダイナミック・レンジが大きいものと、他方は、HF
で働き、受信器の入力での高レベルに対してのみ干渉し
て相互変調の危険から受信器を護るものと、２種類の利
得の自動制御回路を一般に設けることが知られている。

帯域Ｉにおけるデータの移動受信の場合には、車輌に搭
載されたアンテナは０デシベル付近の利得を持つが、工
業的な寄生信号のレベルは高く、有効信号を15から20デ
シベル上回ることがしばしばある。従って、本発明にか
かる利得の自動制御回路は、寄生信号に起因する相互変
調の危険から増巾段を最大限に護ることを目的とする。
データの放送において、語り率の劣化は、12デシベル以
下のE/NOについてしか見られない。従って、受信器の性
能を変えずに、信号を最初の段から減衰することができ
る。

ポテンシオメータP2とP3のカーソルの調節で64の閾値を
65のそれに対してシフトできるので、CAG HF（高周波の
利得の自動制御）をCAG FI（中間周波数の利得の自動制
御）と異ならせることができる。増巾器65のインバータ
入力へ組み込むことによって、増巾器65の時定数を増巾
器64のそれに比べて減らすことができる。言い換えれ
ば、CAG HFに対してはCAG FIのそれの、例えば、５分の
１の時定数が選ばれる。その結果、CAG HFは、それが作
用する時、非常に速やかに動作する。

動作中、入力36での変化がゆっくりであれば、CAG FIと
HFは釣合っている。変化が急速であると、CAG FIは信号
の平均値上に固定され、CAG HFがレベルの急速な変化に
作用するので、これによって入力段の最適動作点に合わ
せることができ、工業的な寄生信号からの最良の保護を
確保することができる。

図12は復調器３の詳細なブロック・ダイヤグラムを示
す。復調器３はその入力37で、275キロヘルツの第二の
中間周波数信号を受信し、その出力66で、成形及びビッ
ト・クロック修復回路４へ変調された信号を送り出す。

入力37は増巾器67に接続され、67の出力は帯域フィルタ
ー68に接続され、68の出力は長方形成形回路69に接続さ
れる。長方形成形回路69の出力は、一方では、位相コン
パレータ70の第一の入力に接続され、他方では、乗算器
71の第一の入力に接続される。位相コンパレータ70の出
力は積分器72の入力に接続され、72の出力は、電圧制御
発振器73即ちVCO発振器の制御入力に接続される。VCO発
振器73の出力は、一方では、位相コンパレータ70の第二
の入力に、他方では、フェーズコンバータ74の入力に接
続され、74の出力は２の分周器75の入力に接続され、75
の出力は乗算器71の第二の入力に接続される。乗算器71
の出力が復調された信号を発信する。

図12の復調器は、272.8キロヘルツに中心を置く、MSKに
変調された搬送波からNRZにコードされたデジタル信号
を復原するために、特別に設計されたものである。コヒ
ーレントな復調には、cosF₁tの基準信号を再発生させる
ことが必要である。周波数2F₁で動作するVCO発振器73か
らそれが得られる。VCO発振器の制御ループは、2F₁で動
作する位相コンパレータ70を含むので、これが位相の情
報を消去する。変調された信号の厳密な意味での復調
は、成形済みの変調された信号と、VCO発振器の出力信
号を２分して得られる搬送波F₁とを受信する乗算器71に
よって行われる。フェーズコンバータ、即ち調節可能な
遅延回路74は、乗算器の入力に合わせて位相を調節する
のに使われる。

従って、図12の復調器は、従来の復調器で行われている
ように、騒音が存在すると、その効果の一部を失うアナ
ログ乗算器を導入していないことが判る。更に、このMS
K変調の実施例で用いられている周波数即ち、30キロビ
ット／秒のトラフィックをもつものには、従来の技術は
大げさになりすぎるであろう。

勿論、MSK変調の代わりに、TFMのようなアナログ変調、
域いは更に、部分応答コーディング変調を用いることが
できるのは明らかである。

図13には、図12の回路69から75を詳細に表わした。長方
形成形回路69は商業参照番号4093の回路によって、VCO
発振器73は回路2209によって、位相コンパレータ70はフ
リップフロップ4013によって、調節可能なフェーズコン
バータ回路は回路4528によって、２の分周器はフリップ
フロップ4013によって、復調器71はフリップフロップ40
13によって、具体化される。

回路69は、フィルター68の出力に接続される端子２
^＊と、フリップフロップ70の端子Clとフリップフロップ
71の端子DATAへ接続される端子３^＊を持つ。69の端子１
^＊は、その時定数を定義する回路に接続される。回路69
はMSKの長方形信号を発信する。

フリップフロップ70の入力DATAは長方形成形回路72の出
力に接続され、72の入力は発振器73の出力７^＊に接続さ
れる。フリップフロップ70の出力Ｑの信号は、従来通り
コンデンサClと抵抗R10及びR11を含む積分器の中で積分
される。積分器72の出力は発振器の端子４^＊に接続さ
れ、発振器の端子１^＊,2^＊,3^＊,5^＊,6^＊は、既知の方法
で、その中心動作周波数を決める受動的なエレメントの
組合わせに接続される。

回路74の端子４^＊は回路72の端子３^＊に接続され、その
端子１^＊と２^＊は受動的なエレメント網に接続され、こ
の網の中のポテンシオメータで回路74の遅れを調整する
ことができ、その端子７^＊は分周器75の入力Clに接続さ
れ、75の端子２^＊と５^＊は互に接続され、端子４^＊,
6^＊,7^＊はアースされ、出力Ｑは復調器71の入力Clに接
続される。71の出力Ｑが復調された信号を発信する。

コンパレータ70の動作は、図14aの波形によって明らか
にされているが、そこにおいて、14a・２の波形は、フ
リップフロップ70のデータ入力DATAに印加される周波数
2F₁の信号を表わし、図14a・２は70のクロック入力Clに
印加される変調信号を表わし、図14a・３は70の出力Ｑ
での信号を表わす。

クロック入力に印加される変調信号によって、入力DATA
の状態を、出力Ｑに見ることができるのは明らかであ
る。図14aに見られるように、一定にシフトすることに
より、位相の逆転は出力Ｑに作用しない。コンパレータ
は、従って、0-180゜の位相の跳びを感知せず、定位相
のシフトにしか反応しない。

乗算器71の動作は、図14bの波形によって明らかにされ
ているが、そこにおいて、図14b・１はフリップフロッ
プ71のクロック入力Clに印加される信号を表わし、図14
b・２はその入力DATAに印加される変調信号を表わし、
図14b・３は出力Ｑによって発信される信号であり、こ
れが復調された信号となる。

【図面の簡単な説明】

図１は、本発明にかかるデータ受信器のブロック・ダイ
ヤグラムである、 図2a及び2bは、図１の受信器の異なる点における、２進
法の列の構造を示す簡単なダイヤグラムである、 図３は、図１の受信器のパケットの初まりの同期化のモ
ジュールの動作を示す機能ブロック・ダイヤグラムであ
る、 図４は、図２の同期化のモジュールの動作を示すグラフ
である、 図５は、図１の受信器のデータの利用モジュールの動作
を示す機能ブロック・ダイヤグラムである、 図６は、図５の利用モジュールの動作を示す論理図であ
る、 図７は、図６のソフトウェアの３つのモジュールに共通
のインターフェイスのメモリーの割付けを示す図であ
る、 図８は、図６のソフトウェアの入力モジュールと主モジ
ュール間のインターフェイスの図である、 図９は、図６のソフトウェアの主モジュールと出力モジ
ュール間のインターフェイスの図である、 図10は、図１の受信器のHF及びFI部分の図である、 図11は、図10の受信器の部分において用いられる、HF及
びFIの利得の自動制御回路の図である、 図12は、図１の受信器の復調器のブロック・ダイヤグラ
ムである、 図13は、図12の復調器の図であり、そして 図14a及び14bは、図13の復調器の動作を示す波形であ
る。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−146156（ＪＰ，Ａ) 特開 昭54−140813（ＪＰ，Ａ) 特開 昭56−134866（ＪＰ，Ａ) 特公 昭58−55709（ＪＰ，Ｂ２) ＩＥＥＥ，Ｔｒａｎｓａｃｔｉｏｎ ｏ ｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｖｏ ｌ．ＣｏＭ−28，Ｎｏ．６，Ｊｕｎｅ 1980，ＰＰ．850−857.

Claims (6)

【特許請求の範囲】
1. 【請求項１】１つのデータ源からの２進データが、一連
   のデータ・ブロックを形成するように区切られてグルー
   プにまとめられ、 各ブロックは、パケットのデータ・フィールドを成す制
   御サフィックスによって完結し、 各グループの発信は何度か反復され、 これらのグループはグループが反復された後に受信側で
   再構成され、 次いで、グループは、１つのグループが誤りなく完全に
   受信されたときに、ページにまとめられ、 パケットの始点が周期的に発信され、 各パケットの前置部は２つのビット同期化バイト及び１
   つのバイト同期化バイトによって始まり、第二のビット
   同期化バイト及びバイト同期化バイトがパケットの始点
   の周期的な同期化のパターンを構成する、移動受信器で
   受信される２進データパケット放送システムにおいて、 ２進データがMSK変調で送信され、 受信側で変調された信号は長方形に成形され、次いで、
   変調された信号の搬送周波数の２倍の周波数の可変周波
   数の長方形の基準信号と位相が比較され、 比較で見出された位相差により基準信号の周波数を調節
   し、 基準信号に変調信号を乗算した信号により復調信号を提
   供し、 同期化の処理は探索の段階及び追従の段階を含み、探索
   の段階から追従の段階への移行は、探索の段階におい
   て、同期パターンが２回続けてハミング距離ゼロで見出
   された時に行われ、 探索の段階は少なくとも２つの状態を持ち、第一の探索
   状態（E2）から第二の探索状態（E3）への移行は、同期
   パターンがハミング距離ゼロで見出された時に行われ、
   第二の探索状態（E3）から第一の探索状態（E2）への移
   行は、連続する同期パターンがハミング距離ゼロで見出
   されなかった時に行われ、 追従の段階も同様に少なくとも２つの状態を持ち、 第一の追従状態（E0）は、探索の段階から追従の段階へ
   移行した時にとられる状態であり、 第一の追従状態（E0）から第二の追従状態（E1）への移
   行は、パターンのハミング距離が１より大きい時に行わ
   れ、 第二の追従状態（E1）から第一の追従状態（E0）への移
   行は、連続するパターンがゼロまたは１に等しいハミン
   グ距離を持って見出された時に行われ、 追従の段階から探索の段階への移行は、第二の追従状態
   において、次のパターンが１より大きいハミング距離を
   持って見出された時に行われ、 さらに、変調が２相の減衰側帯波位相変調であり、探索
   の段階において、同期化パターンの検出がその補数につ
   いても行われ、 探索の段階及び追従の段階は、各々、直接状態と補数状
   態の対になっており、 探索の第一の状態での、直接パターンの認識が補数状態
   を抑制し、かつ、その逆も成り立つことを特徴とする、 移動通信用データパケット放送システム。
2. 【請求項２】受信側に、HF（高周波）段階で作用する第
   一の利得の自動制御回路及びIF（中間周波数）段階で作
   用する第二の利得の自動制御回路が設けられており、 第一の利得の自動制御回路の時定数が第二の利得の自動
   制御回路のそれよりもわずかに小さいことを特徴とす
   る、特許請求の範囲第１項に記載の移動通信用データパ
   ケット放送システム。
3. 【請求項３】１つのデータ源からの２進データが、一連
   のデータ・ブロックを形成するように区切られてグルー
   プにまとめられ、 各ブロックは、パケットのデータ・フィールドを成す制
   御サフィックスによって完結し、 各グループの発信は何度か反復され、 これらのグループはグループが反復された後に受信側で
   再構成され、 次いで、グループは、１つのグループが誤りなく完全に
   受信された時に、ページにまとめられ、 パケットの始点が周期的に発信され、 各パケットの前置部は２つのビット同期化バイト及び１
   つのバイト同期化バイトによって始まり、第二のビット
   同期化バイト及びバイト同期化バイトがパケットの始点
   の周期的な同期化のパターンを構成する、２進データパ
   ケット放送システムにおける２進データの受信装置にお
   いて、 アンテナ（１）、HF及びIF回路（２）、復調器（３）成
   形及びビット・クロック回復回路（４）、パケット同期
   化モジュール（５）、デマルチプレクサ（６）、データ
   取り出し回路（７）、を直列に有し、 同期化モジュール（５）は、パターンがハミング距離ゼ
   ロで見出された場合、１に等しいハミング距離が見出さ
   れた場合、または１より大きいハミング距離で見出され
   た場合、パターンが直接に見出された場合、または補数
   で見出された場合、の各々を示す信号（ｄ＝0,d＝1,d＝
   ＋1,DIR,INV）を発信する、同期化パターンのデコーダ
   （14）を含み、 上記の同期化パターンのデコーダ（14）の出力は、前記
   の発信された信号を探索または追従の段階の状態にある
   データに翻訳する処理の論理ユニット（16）に接続さ
   れ、処理の論理ユニット（16）の出力は、受信された２
   進データの下流への送信を正当化することを特徴とす
   る、受信装置。
4. 【請求項４】デマルチプレクサ（６）が、データ源の選
   択回路（20）及び出力インターフェイス（21）を含み、
   かつ、データ取り出し回路（７）、が、入力インターフ
   ェイス（25）、データ・グループの始まりの認識機構
   （26）、誤りのないデータ・パケットの検出機構（2
   7）、再構成されたグループをまとめる機構（28）、再
   構成されたグループのメモリー（29）、再構成されたグ
   ループの確認機構及び出力インターフェイス（32）、を
   含み、 再構成されたグループをまとめる機構（28）は、グルー
   プの始まりの認識機構（26）へ向かう１つの制御出力及
   び誤りのないデータ・パケットの機構（27）へ向かう１
   つの出力を持つことを特徴とする、特許請求の範囲第３
   項に記載の受信装置。
5. 【請求項５】HF及びIF回路が、各々第一と第二の減衰器
   （41と47）を前置した第一と第二の混合器（44と50）を
   含み、 第二の減衰器の出力はピーク検出回路（58）に接続さ
   れ、58の出力は第一の電圧発生器（59）及び第二の電圧
   発生器（60）に接続され、第一と第二の電圧発生器（59
   と60）はオペレーショナル・アンプ（64と65）から構成
   され、64と65のインバータ入力は可変抵抗を介してピー
   ク検出回路（58）の出力に接続され、それらの非インバ
   ータ入力は、増巾器（65）の組込みのそれよりも明らか
   に大きくなるように、異なってバイアスされ、 第一と第二の増巾器（64と65）の出力は、各々、第一と
   第二の減衰器（41と47）の制御入力に接続されることを
   特徴とする、特許請求の範囲第３項または第４項のいず
   れかに記載の受信装置。
6. 【請求項６】長方形成形回路（69）を含み、その入力に
   は中間周波数信号が印加され、その出力は、一方では、
   位相コンパレータ（70）の第一の入力に、他方では、乗
   算器（71）の第一の入力に接続され、 位相コンパレータ（70）の出力は積分回路（72）の入力
   に接続され、72の出力は、中心周波数が変調された信号
   の周波数の２倍に等しい、電圧制御発振器すなわちVCO
   （73）の制御入力に接続され、 発振器（73）の出力は、一方では、位相コンパレータ
   （70）の第二の入力に、他方では、２の分周器（75）に
   接続され、75の出力は乗算器（71）の第二の入力に接続
   され、71の出力が復調された信号を提供することを特徴
   とする、特許請求の範囲第３項から第５項のいずれかに
   記載の受信装置。