JPH0693761B2

JPH0693761B2 - 映像信号処理装置

Info

Publication number: JPH0693761B2
Application number: JP60002957A
Authority: JP
Inventors: 弘之川島; 正春徳原; 宏之喜多
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-01-11
Filing date: 1985-01-11
Publication date: 1994-11-16
Anticipated expiration: 2009-11-16
Also published as: JPS61161877A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は複数の画面を単一の表示器に表示する場合等
に用いて好適な映像信号処理装置に関する。

〔従来の技術〕

従来映像信号は同期のとれているものが少なく、そのた
めブラウン管上に２つの画面を出すにはフィールドメモ
リ又はフレームメモリを必要としている。

〔発明が解決しようとする問題点〕

ところが、このようなフィールドメモリ又はフレームメ
モリを用いると構成が複雑になると共にコスト的にも高
価となる。また、２つの画面を横に並べるためにはその
メモリの構造も大規模なものとなる。

この発明は斯る点に鑑みてなされたもので、簡単な構成
で複数の画面を同一の表示器に表示することが可能な廉
価な映像信号処理装置を提供するものである。

〔問題点を解決するための手段〕

この発明による映像信号処理装置は、同期のとれた第１
及び第２のアナログ映像信号をスイッチ手段（７）で切
換えた後、A/D変換回路（８）に供給し、上記A/D変換回
路で得られた第１及び第２のディジタル映像信号をライ
ンメモリ（９）の交互の番地に書き込み、一水平期間の
所定の期間では上記ラインメモリ（９）より上記第１の
ディジタル映像信号を読み出し、一水平期間の上記所定
の期間以外の期間では上記ラインメモリ（９）より上記
第２のディジタル映像信号を読み出し、読み出された上
記第１及び第２のディジタル映像信号D/A変換回路（1
5）を介して表示手段に供給し、この表意手段の表示面
に上記第１及び第２のアナログ映像信号による画面を分
割して表示するように構成している。

〔作用〕

同期のとれた第１及び第２のアナログ映像信号をスイッ
チ手段（７）を介してA/D変換回路（８）に供給して第
１及び第２のディジタル映像信号を得、この第１及び第
２のディジタル映像信号をラインメモリ（９）に供給す
るか又は同期のとれた第１及び第２のアナログ映像信号
をA/D変換回路（20）（21）に供給して第１及び第２の
ディジタル映像信号を得、この第１及び第２のディジタ
ル処理信号をスイッチ手段（７）を介してラインメモリ
（９）に供給するようにする。ラインメモリ（９）では
供給されて来た第１及び第２のディジタル映像信号を交
互の番地すなわち偶数のアドレス番地と奇数のアドレス
番地に書き込み、一水平期間の所定の期間例えば前半で
は上記第１のディジタル映像信号を読み出し、一水平期
間の上記所定の期間以外の期間例えば後半では上記第２
のディジタル映像信号を読み出す。この読み出された第
１及び第２のディジタル映像信号はD/A変換回路（15）
を介して表示手段に供給され、その表示面に上記第１及
び第２のアナログ映像信号による画面が分割して表示さ
れる。

〔実施例〕

以下、この発明の諸実施例を第１図〜第５図に基づいて
詳しく説明する。

第１図はこの発明の第１実施例を示すもので、同図にお
いて、（１），（２），（３）は例えばＡ画面を構成す
る３色の原色信号（R,G,B）（アナログ映像信号）が夫
々供給される入力端子、（４），（５），（６）は例え
ばＢ画面を構成する３色の原色信号（R,G,B）（アナロ
グ映像信号）が夫々供給される入力端子である。入力端
子（１）〜（３）に供給される原色信号と入力端子
（４）〜（６）に供給される原色信号は同期がとれてい
るものとする。なお、同期のとれた信号としては例えば
文字多重放送における文字信号とビデオ信号、ジネレー
タロック付VTRにおける印加信号と出力信号等が考えら
れる。（７）はアナログマルチプレクサとしてのスイッ
チ回路であって、３個のスイッチ（7a），（7b）及び
（7c）を有し、スイッチ（7a）の接点ａは、入力端子
（１）に接続され、接点ｂは入力端子（４）に接続さ
れ、スイッチ（7b）の接点ａは入力端子（２）に接続さ
れ、接点ｂは入力端子（５）に接続され、スイッチ（7
c）の接点ａは入力端子（３）に接続され、接点ｂは入
力端子（６）に接続される。

（８）はスイッチ回路（７）の出力側に設けられたA/D
変換回路、（９）はA/D変換回路（８）の出力側に設け
られたラインメモリである。（10）はラインメモリ
（９）を制御するためのメモリ制御回路、（11）は書き
込みアドレスカウンタ、（12）は読み出しアドレスカウ
ンタであって、アドレスカウンタ（11），（12）からの
アドレス信号がメモリ制御回路（10）を介してラインメ
モリ（９）に供給される。（13）はクロック信号が供給
されるクロック入力端子であって、このクロック入力端
子（13）からのクロック信号はアドレスカウンタ（1
1），（12）に供給されると共にA/D変換回路（８）及び
ラインメモリ（９）の出力側に設けられたD/A変換回路
（15）に供給される。また、このクロック信号分周器
（14）で1/2分周された後切換信号としてスイッチ回路
（７）に供給される。スイッチ回路（７）のスイッチ
（7a）〜（7c）が接点ａ側にあるときはＡ画面のデータ
がラインメモリ（９）の偶数アドレス番地に書き込ま
れ、接点ｂ側にあるときはＢ画面のデータがラインメモ
リ（９）の奇数アドレス番地に書き込まれる。また、D/
A変換回路（15）の出力側より３色の原色信号を得るた
めの出力端子（16），（17）及び（18）が取り出され
る。

いま、スイッチ（7a）〜（7c）が接点ａ側にあるときは
入力端子（１）〜（３）からの原色信号がA/D変換回路
（８）に供給され、こゝでアナログ信号よりディジタル
信号に変換される。この変換されたディジタル信号はラ
インメモリ（９）に供給され、メモリ制御回路（10）を
介して書き込みアドレスカウンタ（11）からの偶数番目
のアドレス信号に基づいて偶数のアドレス番地に書き込
まれる。

一方、スイッチ（7a）〜（7c）が接点ｂ側にあるときは
入力端子（４）〜（６）からの原色信号がA/D変換回路
（８）に供給され、こゝでアナログ信号よりディジタル
信号に変換される。この変換されたディジタル信号はラ
インメモリ（９）に供給され、メモリ制御回路（10）を
介して供給される書き込みアドレスカウンタ（11）から
の奇数番目のアドレス信号に基づいて奇数のアドレス番
地に書き込まれる。

書き込みアドレスカウンタ（11）は第２図に破線ｂで示
すように順次アドレス信号を発生しており、このアドレ
ス信号の偶数番目でＡ画面に対応したデータがラインメ
モリ（９）の偶数のアドレス番地に書き込まれ、アドレ
ス信号の奇数番目でＢ画面に対応したデータがラインメ
モリ（９）の奇数のアドレス番地に書き込めれる。第３
図はこのようにして書き込まれたラインメモリ（９）の
内容の一部を示したものである。

ラインメモリ（９）に書き込まれたデータは、メモリ制
御回路（10）を介して供給される読み出しアドレスカウ
ンタ（12）からのアドレス信号に基づいて順次読み出さ
れる。読み出しアドレスカウンタ（12）は第２図に実線
ａで示すように一水平期間の前半では偶数のアドレス番
地に書き込まれているデータを読み出す。このとき読み
出しアドレスカウンタ（12）のアドレスが素直な２つの
三角形状をしていないのは、A,B画面の大きさを決める
ものである。すなわちアドレスカウンタ（12）のアドレ
スの開始時と終了時に若干余裕をとっているのは画面上
にブランキングが生じないようにするためである。

ラインメモリ（９）より読み出されたデータD/A変換回
路（15）に供給され、こゝでディジタル信号よりアナロ
グ信号に変換され、出力端子（16）〜（18）に３色の原
色信号として取り出される。この信号は図示せずも表示
手段に供給され、その表示面には模式的に示す第４図の
如く、Ａ画面とＢ画面が分割されて表示される。

このように本実施例では同一の表示面上に２つの画面と
並べて表示することができる。この場合、本例では２つ
の映像信号をスイッチ回路（７）で切り換えてからA/D
変換回路（８）でディジタル映像信号に変換するので、
A/D変換回路（８）を１組設けるだけで良く構成が簡単
であると共に、２つの映像信号が同一のA/D変換回路で
変換されるので、変換等性が等しくなり、変換後の２つ
のディジタル映像信号のレベル合せなどの調整が不要に
なる。

第５図はこの発明の第２実施例を示すもので、同図にお
いて第１図を対応する部分には同一符号を付し、その重
複説明は省略する。

上述した第１実施例が入力された原色信号をスイッチ回
路（７）を介してA/D変換回路（８）に供給したのに対
し、本実施例ではこの順番を引れ変えようとするもので
ある。そこで、A/D変換回路（20），（21）を設け、入
力端子（１）〜（３）をA/D変換回路（20）の入力側に
接続し、入力端子（４）〜（６）をA/D変換回路（21）
の入力側に接続する。そして、A/D変換回路（20）の出
力側をスイッチ（7a）〜（7c）の接点ａ側に接続し、A/
D変換回路（21）の出力側をスイッチ（7a）〜（7c）の
接点ｂ側に接続する。従ってディジタル信号が供給され
るスイッチ回路（７）はこの場合ディジタルマルチプレ
クサとして働く。その他の構成は第１図と同様である。

そして、第５図の回路動作も第１図の回路動作と略々同
様であり、従ってこゝではその説明を省略する。

なお、上述の各実施例において、読み出しアドレスカウ
ンタの速度を変えることにより高品位の倍速２画面とす
ることもでき、また、マルチプレクサをいずれかの接点
側に固定し、読み出しアドレスカウンタのアドレスを素
直な２つの三角形状とすることにより通常の倍速とする
こともできる。たゞし、この時の表示画面は１個とな
る。

〔発明の効果〕

上述の如くこの発明によれば、単一のA/D変換回路で変
換された第１及び第２のディジタル映像信号をラインメ
モリの交互の番地に書き込み、一水平期間の所定の期間
ではラインメモリより第１のディジタル映像信号を読み
出し、一水平期間の上記所定期間以外の期間ではライン
メモリより第２のディジタル映像信号を読み出し、D/A
変換して表示手段に供給するようにしたので、その表示
面に複数の画面を分割して表示できる。そして、斯る機
能をラインメモリを用いて出来るので、従来のフィール
ドメモリやフレームメモリを用いる場合より構成を簡略
化でき、またコスト的にも廉価となる。また、A/D変換
回路が１回だけで良く、構成が簡単であると共に、各映
像信号のディジタル変換特性を等しくでき、変換レベル
の調整などが不要になる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
〜第４図は第１図の動作説明に供するための線図、第５
図はこの発明の他の実施例を示すブロック図である。（７）はスイッチ回路、（８），（20），（21）はA/D
変換回路、（９）はラインメモリ、（10）はメモリ制御
回路、（11）は書き込みアドレスカウンタ、（12）は読
み出しアドレスカウンタ、（15）はD/A変換回路であ
る。

Claims

【特許請求の範囲】

【請求項１】同期のとれた第１及び第２のアナログ映像
信号を切換えるスイッチ手段と、該スイッチ手段が出力
するアナログ映像信号をディジタル変換するA/D変換回
路と、該A/D変換回路で変換されたディジタル映像信号
を書き込ませるラインメモリと、該ラインメモリから読
み出されたディジタル映像信号をアナログ映像信号に変
換するD/A変換回路と、上記A/D変換回路と上記ラインメ
モリと上記D/A変換回路にクロック信号を供給するクロ
ック信号供給手段と、該クロック信号供給段が出力す
るクロック信号を1/2分周して上記スイッチ手段に供給
する1/2分周器とを設け、上記A/D変換回路で得られた第１及び第２のディジタル
映像信号を上記ラインメモリの交互の番地に書込み、一
水平期間の所定の期間では上記ラインメモリより上記第
１のディジタル映像信号を読み出し、一水平期間の上記
所定の期間以外の期間では上記ラインメモリより上記第
２のディジタル映像信号を読み出し、読み出された上記
第１及び第２のディジタル映像信号を上記D/A変換回路
を介して表示手段に供給し、該表示手段の表示面に上記
第１及び第２のアナログ映像信号による画面を分割して
表示するようにしたことを特徴とする映像信号処理装
置。