JPH0695273B2 - デイスプレイ制御装置 - Google Patents
デイスプレイ制御装置Info
- Publication number
- JPH0695273B2 JPH0695273B2 JP59269664A JP26966484A JPH0695273B2 JP H0695273 B2 JPH0695273 B2 JP H0695273B2 JP 59269664 A JP59269664 A JP 59269664A JP 26966484 A JP26966484 A JP 26966484A JP H0695273 B2 JPH0695273 B2 JP H0695273B2
- Authority
- JP
- Japan
- Prior art keywords
- bit map
- map memory
- display
- area
- lut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、デイスプレイ制御装置に関し、特に、ビツト
マツプ・メモリを有するラスタ走査型のデイスプレイに
おける表示制御装置に関する。
マツプ・メモリを有するラスタ走査型のデイスプレイに
おける表示制御装置に関する。
ビツトマツプ・メモリを有するラスタ走査型のデイスプ
レイの多くは、ビデオ・ルツクアツプ・テーブル（vide
o look−up table,また、カラー・テーブル，カラー・
マツプなどとも呼ばれ、以下LUTと略記する）を用いる
（例えば、Avan Dam “Fundamentals of Interactive C
omputer Graphics" pp.129〜135,Addison−Wesley,1982
参照）。LUTは、リフレツシユ・バツフアであるビツト
マツプ・メモリ上の格納値をテーブル・インデツクスと
して、CRTの輝度やカラーを制御するための、変換テー
ブルである。他方、LUTを介さずに、ビツトマツプ・メ
モリ上の格納値をCRTの輝度信号やカラー信号（赤，
緑，青）として、直接に利用する方式も知られている。
レイの多くは、ビデオ・ルツクアツプ・テーブル（vide
o look−up table,また、カラー・テーブル，カラー・
マツプなどとも呼ばれ、以下LUTと略記する）を用いる
（例えば、Avan Dam “Fundamentals of Interactive C
omputer Graphics" pp.129〜135,Addison−Wesley,1982
参照）。LUTは、リフレツシユ・バツフアであるビツト
マツプ・メモリ上の格納値をテーブル・インデツクスと
して、CRTの輝度やカラーを制御するための、変換テー
ブルである。他方、LUTを介さずに、ビツトマツプ・メ
モリ上の格納値をCRTの輝度信号やカラー信号（赤，
緑，青）として、直接に利用する方式も知られている。
上記のLUTによる変換方式にしろ、LUTを介さない直接方
式にしろ、従来は、ビツトマツプ・メモリの全体に対し
て、いずれか１つの方式のみを選択するものであつた。
しかし、デイスプレイ表示の目的によつては、ビツトマ
ツプ・メモリ上のある部分領域についてはLUTを介さな
い直接表示とし、他の部分領域についてはLUTによる変
換表示とするように、２方式の併用が望まれる場合があ
る。例えば、コンピユータ・グラフイツクスの手法で生
成した画像とカメラ撮映による風景画像とを合成表示す
る場合、ビツトマツプ・メモリ上のある部分領域に格納
された前者の画像をLUT経由で表示し、ビツトマツプ・
メモリ上の他の領域に格納された後者の画像はLUTを介
さず直接表示するケースが、その例である。このよう
な、LUT経由の変換表示とLUTを介さない直接表示を同一
のデイスプレイ画面において併用することは、多くの用
途を持ち、画像処理技術の豊富化につながるものであ
る。
式にしろ、従来は、ビツトマツプ・メモリの全体に対し
て、いずれか１つの方式のみを選択するものであつた。
しかし、デイスプレイ表示の目的によつては、ビツトマ
ツプ・メモリ上のある部分領域についてはLUTを介さな
い直接表示とし、他の部分領域についてはLUTによる変
換表示とするように、２方式の併用が望まれる場合があ
る。例えば、コンピユータ・グラフイツクスの手法で生
成した画像とカメラ撮映による風景画像とを合成表示す
る場合、ビツトマツプ・メモリ上のある部分領域に格納
された前者の画像をLUT経由で表示し、ビツトマツプ・
メモリ上の他の領域に格納された後者の画像はLUTを介
さず直接表示するケースが、その例である。このよう
な、LUT経由の変換表示とLUTを介さない直接表示を同一
のデイスプレイ画面において併用することは、多くの用
途を持ち、画像処理技術の豊富化につながるものであ
る。
本発明の目的は、ビツトマツプ・メモリを有するラスタ
走査型デイスプレイにおいて、LUT経由の変換表示とLUT
を介さない直接表示の単一画面における併用を、簡潔な
手段により実現することにある。
走査型デイスプレイにおいて、LUT経由の変換表示とLUT
を介さない直接表示の単一画面における併用を、簡潔な
手段により実現することにある。
本発明によれば、前記の型のデイスプレイにおいて、ビ
ツトマツプ・メモリの各画素位置に対応する記憶位置を
有するとともに各記憶位置に直接表示か変換表示かを示
す変換指示情報を保持し、ビツトマツプ・メモリの走査
と同期して走査される変換指示情報保持手段が設けら
れ、そこから読出された変換指示情報に従つて、ビツト
マツプ・メモリからの出力を、直接又はルツクアツプ・
テーブル経由で、表示させる。この変換指示情報保持手
段としては、ビツトマツプ・メモリの予め定められた適
当な数の面を用いることができる。
ツトマツプ・メモリの各画素位置に対応する記憶位置を
有するとともに各記憶位置に直接表示か変換表示かを示
す変換指示情報を保持し、ビツトマツプ・メモリの走査
と同期して走査される変換指示情報保持手段が設けら
れ、そこから読出された変換指示情報に従つて、ビツト
マツプ・メモリからの出力を、直接又はルツクアツプ・
テーブル経由で、表示させる。この変換指示情報保持手
段としては、ビツトマツプ・メモリの予め定められた適
当な数の面を用いることができる。
第２図は、本発明の概念を模式的に表わしたものであ
る。ビツトマツプ・メモリ１の領域Ａは、LUT2で変換さ
れて表示される領域であり、領域Ｂは、LUT2を介さず
に、直接表示される領域である。ビツトマツプ・メモリ
１が走査されて各画素情報が順次読出される間、領域判
定回路３は、走査が領域Ａにあるか同Ｂにあるかを調
べ、その結果により選択回路４を切替えて、領域Ａであ
れば、LUT2の出力５を表示部７に送ることによつて、変
換表示を行ない、領域Ｂであれば、ビツトマツプ・メモ
リ１からの直接の出力６を選択して表示部７に送ること
によつて、直接表示を行なう。
る。ビツトマツプ・メモリ１の領域Ａは、LUT2で変換さ
れて表示される領域であり、領域Ｂは、LUT2を介さず
に、直接表示される領域である。ビツトマツプ・メモリ
１が走査されて各画素情報が順次読出される間、領域判
定回路３は、走査が領域Ａにあるか同Ｂにあるかを調
べ、その結果により選択回路４を切替えて、領域Ａであ
れば、LUT2の出力５を表示部７に送ることによつて、変
換表示を行ない、領域Ｂであれば、ビツトマツプ・メモ
リ１からの直接の出力６を選択して表示部７に送ること
によつて、直接表示を行なう。
まず、このような領域指定のために通常採られる一方法
を第１図により説明する。図中、11は同期発生部、12は
Ｙカウンタ、13はＸカウンタ、14はクロツク発生部、15
はビツトマツプ・メモリ、16はLUT、17は領域判定部、1
8〜20は選択回路、21〜23はDAコンバータ（DAC）、24は
デイスプレイである。また、第３図は、ビツトマツプ・
メモリ15に格納されたデータの配置の一例を示したもの
で、図中、51はLUT経由で表示すべき領域（変換表示領
域）を表わし、52はLUTを介さずに直接表示すべき領域
（直接表示領域）を表わす。なお、ビツトマツプ・メモ
リ15上の位置座標は、第３図のXY座標で表現するものと
する。図に示すように、直接表示領域は４点（X1,
Y1），（X1,Y2），（X2,Y1），（X2,Y2）で囲まれた矩
形領域である。説明の便宜上、直接表示領域と変換表示
領域がそれぞれ１つのみ存在する場合を第３図に示した
が、各領域が複数個存在する場合も取扱うことができ
る。
を第１図により説明する。図中、11は同期発生部、12は
Ｙカウンタ、13はＸカウンタ、14はクロツク発生部、15
はビツトマツプ・メモリ、16はLUT、17は領域判定部、1
8〜20は選択回路、21〜23はDAコンバータ（DAC）、24は
デイスプレイである。また、第３図は、ビツトマツプ・
メモリ15に格納されたデータの配置の一例を示したもの
で、図中、51はLUT経由で表示すべき領域（変換表示領
域）を表わし、52はLUTを介さずに直接表示すべき領域
（直接表示領域）を表わす。なお、ビツトマツプ・メモ
リ15上の位置座標は、第３図のXY座標で表現するものと
する。図に示すように、直接表示領域は４点（X1,
Y1），（X1,Y2），（X2,Y1），（X2,Y2）で囲まれた矩
形領域である。説明の便宜上、直接表示領域と変換表示
領域がそれぞれ１つのみ存在する場合を第３図に示した
が、各領域が複数個存在する場合も取扱うことができ
る。
一例として、ビツトマツプ・メモリ15上のデータ配置が
第３図に示す場合について、第１図の装置の動作を以下
に説明する。
第３図に示す場合について、第１図の装置の動作を以下
に説明する。
クロツク発生部14からのクロツクを受けて、Ｘカウンタ
13はビツトマツプ・メモリ15に対するＸアドレスを１ず
つインクリメントする。Ｘカウンタの容量は、ビツトマ
ツプ・メモリの横幅に等しく定めてあり、Ｘカウンタ13
のオーバフローにより、Ｙカウンタ12の内容がインクリ
メントする。Ｘカウンタ13とＹカウンタ12は、ビツトマ
ツプ・メモリ15に対する２次元アドレス（111と112）を
指示するものであるので、上記のようにして、ビツトマ
ツプ・メモリ15の内容は、順次、左右・上下に１画素ず
つラスタ走査される。ビツトマツプ・メモリ15は、Ｍビ
ツト（Ｍ≧１）の深さを持つ。ビツトマツプ・メモリ15
から読出されたＭビツトのデータ113は、LUT16へのテー
ブル・インデツクスとなる。第４図に示すように、LUT1
6は2M個のエントリーを有し、各エントリーは3Nビツト
で構成される（Ｎ≧１）。一般に、ビツトマツプ・メモ
リ15から読出されたＭビツトのデータを２進数表現で
（bM-1…b2b1b0）のように表わせば、値 がLUT16に対するテーブル・インデツクスとなり、LUT16
の第ｖ番目のエントリーの内容（3Nビツト）を読出す。
この3NビツトのデータはＮビツトずつに３分割され、３
つの選択回路18〜20にそれぞれ（114〜116）供給され
る。
13はビツトマツプ・メモリ15に対するＸアドレスを１ず
つインクリメントする。Ｘカウンタの容量は、ビツトマ
ツプ・メモリの横幅に等しく定めてあり、Ｘカウンタ13
のオーバフローにより、Ｙカウンタ12の内容がインクリ
メントする。Ｘカウンタ13とＹカウンタ12は、ビツトマ
ツプ・メモリ15に対する２次元アドレス（111と112）を
指示するものであるので、上記のようにして、ビツトマ
ツプ・メモリ15の内容は、順次、左右・上下に１画素ず
つラスタ走査される。ビツトマツプ・メモリ15は、Ｍビ
ツト（Ｍ≧１）の深さを持つ。ビツトマツプ・メモリ15
から読出されたＭビツトのデータ113は、LUT16へのテー
ブル・インデツクスとなる。第４図に示すように、LUT1
6は2M個のエントリーを有し、各エントリーは3Nビツト
で構成される（Ｎ≧１）。一般に、ビツトマツプ・メモ
リ15から読出されたＭビツトのデータを２進数表現で
（bM-1…b2b1b0）のように表わせば、値 がLUT16に対するテーブル・インデツクスとなり、LUT16
の第ｖ番目のエントリーの内容（3Nビツト）を読出す。
この3NビツトのデータはＮビツトずつに３分割され、３
つの選択回路18〜20にそれぞれ（114〜116）供給され
る。
一方、ビツトマツプ・メモリ15から読出されたデータ
は、LUT16を介さず、117〜119に示すように、３つの選
択回路18〜20にも直接供給される。選択回路18〜20は、
LUT16経由の信号114〜116とビツトマツプ・メモリ15か
らの直接の信号117〜119のいずれかを選択して、DAコン
バータ（DAC）21〜23に供給する。DAC21〜23は、選択回
路18〜20の出力をそれぞれ、Ｒ（赤色）,G（緑色）,B
（青色）のアナログ信号124〜126に変換し、デイスプレ
イ24に送出する。デイスプレイ24は、これらのR,G,B信
号と同期発生部11からの同期信号127（水平同期，垂直
同期等）をもとに、カラー表示を行なう。
は、LUT16を介さず、117〜119に示すように、３つの選
択回路18〜20にも直接供給される。選択回路18〜20は、
LUT16経由の信号114〜116とビツトマツプ・メモリ15か
らの直接の信号117〜119のいずれかを選択して、DAコン
バータ（DAC）21〜23に供給する。DAC21〜23は、選択回
路18〜20の出力をそれぞれ、Ｒ（赤色）,G（緑色）,B
（青色）のアナログ信号124〜126に変換し、デイスプレ
イ24に送出する。デイスプレイ24は、これらのR,G,B信
号と同期発生部11からの同期信号127（水平同期，垂直
同期等）をもとに、カラー表示を行なう。
選択回路18〜20は、領域判定部17の出力信号120によつ
て制御される。すなわち、これらの選択回路は、信号12
0の論理状態が“0"か“1"かに対応して、LUT16経由の信
号114〜116、あるいはビツトマツプ・メモリ15からの直
接の信号117〜119を、それぞれ選択する。
て制御される。すなわち、これらの選択回路は、信号12
0の論理状態が“0"か“1"かに対応して、LUT16経由の信
号114〜116、あるいはビツトマツプ・メモリ15からの直
接の信号117〜119を、それぞれ選択する。
上記の領域判定部17の構造を第５図に示す。図中、111
と112はビツトマツプ・メモリ15のＹアドレスとＸアド
レスをそれぞれ示し、120は選択回路18〜20への出力信
号を示す。61はX1レジスタ、62はX2レジスタ、63〜64は
比較器、65はフリツプフロツプ（FF）、66はANDゲー
ト、67はY1レジスタ、68はY2レジスタ、69〜70は比較
器、71はフリツプフロツプ（FF）である。
と112はビツトマツプ・メモリ15のＹアドレスとＸアド
レスをそれぞれ示し、120は選択回路18〜20への出力信
号を示す。61はX1レジスタ、62はX2レジスタ、63〜64は
比較器、65はフリツプフロツプ（FF）、66はANDゲー
ト、67はY1レジスタ、68はY2レジスタ、69〜70は比較
器、71はフリツプフロツプ（FF）である。
第３図に示すように、直接表示領域52の位置座標は、
（X1,X2），（Y1,Y2）で与えられるが、これらのデータ
を、X1レジスタ61,X2レジスタ62,Y1レジスタ67,Y2レジ
スタ68に、事前に設定する。ビツトマツプ・メモリ15の
ラスタ走査にともなつて、ビツトマツプ・メモリ15に対
するＸアドレス112とＹアドレス111の値が更新される。
比較器63は、Ｘアドレス112の値とX1レジスタ61の格納
値を比較し、両者が一致した時点でフリツプフロツプ65
に対するセツト信号を送出する。Ｘアドレス112の値は
また、比較器64によつてX2レジスタ62の格納値とも比較
され、両者が一致した時点で、フリツプフロツプ65がリ
セツトされる。同様にして、Ｙアドレス111の値とY1レ
ジスタ67およびY2レジスタ68の格納値と比較することに
より、フリツプフロツプ71は、ＹアドレスがY1〜Y2の範
囲内に存在する期間のみセツトされる。フリツプフロツ
プ65と71の出力の論理積がAND回路66により形成され
る。選択回路18〜20に対する制御信号120を生成する。
以上の処理の結果、ラスタ走査点が直接表示領域52に存
在する場合に信号120は“1"となり、その他の場合に
は、信号120は“0"となる。したがつて、ビツトマツプ
・メモリ15上の直接表示領域52内のデータはLUT16を介
さずに表示され、変換表示領域51内のデータはLUT16経
由で表示される。
（X1,X2），（Y1,Y2）で与えられるが、これらのデータ
を、X1レジスタ61,X2レジスタ62,Y1レジスタ67,Y2レジ
スタ68に、事前に設定する。ビツトマツプ・メモリ15の
ラスタ走査にともなつて、ビツトマツプ・メモリ15に対
するＸアドレス112とＹアドレス111の値が更新される。
比較器63は、Ｘアドレス112の値とX1レジスタ61の格納
値を比較し、両者が一致した時点でフリツプフロツプ65
に対するセツト信号を送出する。Ｘアドレス112の値は
また、比較器64によつてX2レジスタ62の格納値とも比較
され、両者が一致した時点で、フリツプフロツプ65がリ
セツトされる。同様にして、Ｙアドレス111の値とY1レ
ジスタ67およびY2レジスタ68の格納値と比較することに
より、フリツプフロツプ71は、ＹアドレスがY1〜Y2の範
囲内に存在する期間のみセツトされる。フリツプフロツ
プ65と71の出力の論理積がAND回路66により形成され
る。選択回路18〜20に対する制御信号120を生成する。
以上の処理の結果、ラスタ走査点が直接表示領域52に存
在する場合に信号120は“1"となり、その他の場合に
は、信号120は“0"となる。したがつて、ビツトマツプ
・メモリ15上の直接表示領域52内のデータはLUT16を介
さずに表示され、変換表示領域51内のデータはLUT16経
由で表示される。
３個以上の領域に対して表示形式の切替を行なうには、
領域の位置座標を格納するレジスタ61,62,67,68と比較
器63,64,69,70の組を、追加された各領域に対応して設
ければよい。
領域の位置座標を格納するレジスタ61,62,67,68と比較
器63,64,69,70の組を、追加された各領域に対応して設
ければよい。
しかしながら、前記の方法では、指定しうる領域の形が
制限される。第６図は、本発明の一実施例を、第１図か
らの変更部分についてのみ示す。図において、第１図に
おけるのと同一の符号は対応する部分を示す。この実施
例においては、領域指示をビツトマツプ・メモリ15内の
データが行なう。第６図の例では、ビツトマツプ・メモ
リ15の予め定められた１つの面15Pのビツトを“1"とす
ることによつて、直接表示領域52であることを示す。領
域判定部17は、ビツトマツプ・メモリ15から読出される
各画素情報113の内で前記15P面のビツト信号113Pを調
べ、それが“0"であるか“1"であるかに従つて、選択回
路18〜20への信号120を“0"又は“1"とする。なお、ビ
ツトマツプ・メモリ15内に特別の面15Pを設ける代り
に、ビツトマツプ・メモリ15と同期して順次読出される
別のメモリを用いてもよい。これらの構成によれば、直
接表示か変換表示かの指示が画素ごとに与えられるか
ら、任意の複雑な形状の領域を指定することができる。
制限される。第６図は、本発明の一実施例を、第１図か
らの変更部分についてのみ示す。図において、第１図に
おけるのと同一の符号は対応する部分を示す。この実施
例においては、領域指示をビツトマツプ・メモリ15内の
データが行なう。第６図の例では、ビツトマツプ・メモ
リ15の予め定められた１つの面15Pのビツトを“1"とす
ることによつて、直接表示領域52であることを示す。領
域判定部17は、ビツトマツプ・メモリ15から読出される
各画素情報113の内で前記15P面のビツト信号113Pを調
べ、それが“0"であるか“1"であるかに従つて、選択回
路18〜20への信号120を“0"又は“1"とする。なお、ビ
ツトマツプ・メモリ15内に特別の面15Pを設ける代り
に、ビツトマツプ・メモリ15と同期して順次読出される
別のメモリを用いてもよい。これらの構成によれば、直
接表示か変換表示かの指示が画素ごとに与えられるか
ら、任意の複雑な形状の領域を指定することができる。
以上に述べた実施例はカラー画像の場合であつたが、モ
ノクロ濃淡画像の場合には、選択回路18〜20及びDAC21
〜23を１系統のみとすればよい。また、前記の技術を応
用すれば、LUTも複数個設け、指定された領域によつて
経由するLUTも切替えることにより、一層多彩な表示機
能を実現することができる。
ノクロ濃淡画像の場合には、選択回路18〜20及びDAC21
〜23を１系統のみとすればよい。また、前記の技術を応
用すれば、LUTも複数個設け、指定された領域によつて
経由するLUTも切替えることにより、一層多彩な表示機
能を実現することができる。
本発明によれば、例えば次のような多様な画像の処理が
容易になる。
容易になる。
（１） TVカメラなどからの映像と、それに関連するコ
ンピユータ・グラフイツクス出力とを並べて、比較、照
合などを行なうことが容易にできる。このような機能
は、例えば、作業ロボツトの視野からの映像とコンピユ
ータによる予想パターンとを対比して必要な指令を与え
る作業などに応用できる。
ンピユータ・グラフイツクス出力とを並べて、比較、照
合などを行なうことが容易にできる。このような機能
は、例えば、作業ロボツトの視野からの映像とコンピユ
ータによる予想パターンとを対比して必要な指令を与え
る作業などに応用できる。
（２） 特に、画素単位で領域を指定する実施例によれ
ば、コンピユータ・グラフイツクス出力と他の画像（例
えば写実映像）との合成（スーパーインポーズ）が自由
に行なえる。この形態は、例えば、ゲームやアニメーシ
ヨンにおいて効果的である。
ば、コンピユータ・グラフイツクス出力と他の画像（例
えば写実映像）との合成（スーパーインポーズ）が自由
に行なえる。この形態は、例えば、ゲームやアニメーシ
ヨンにおいて効果的である。
以上のように、本発明によれば、単純な構成により、LU
T経由の変換表示画像とLUTを介さない直接表示画像と
を、ビツトマツプ・メモリ上の画素単位で、したがつて
任意の形状、寸法及び個数の領域に対して、高速で切換
えることができるから、多彩な表示が可能で、コンピユ
ータによる画像処理の内容の豊富化に資するところも多
い。そして、異種の画像データを別のメモリに格納して
おいて、ビデオ信号レベルで合成処理を行なうのと比較
しても、装置が単純化される。
T経由の変換表示画像とLUTを介さない直接表示画像と
を、ビツトマツプ・メモリ上の画素単位で、したがつて
任意の形状、寸法及び個数の領域に対して、高速で切換
えることができるから、多彩な表示が可能で、コンピユ
ータによる画像処理の内容の豊富化に資するところも多
い。そして、異種の画像データを別のメモリに格納して
おいて、ビデオ信号レベルで合成処理を行なうのと比較
しても、装置が単純化される。
第１図は直接表示と変換表示を領域により切換えるため
の尋常な機構のブロツクダイヤグラム、第２図は本発明
の概念を説明するための模式図、第３図はビツトマツプ
・メモリの領域座標の模式図、第４図はLUTのテーブル
構造の概略図、第５図は第１図における領域判定部のブ
ロツクダイヤグラム、第６図は本発明の一実施例の要部
のブロツクダイヤグラムである。 15……ビツトマツプ・メモリ、16……ルツクアツプ・テ
ーブル（LUT）、17……領域判定部、18〜20……選択回
路、21〜23……DAコンバータ、24……デイスプレイ、6
1,62,67,68,15P……領域指定情報保持手段、114〜116…
…LUTからの出力、117〜119……ビツトマツプ・メモリ
からの出力。
の尋常な機構のブロツクダイヤグラム、第２図は本発明
の概念を説明するための模式図、第３図はビツトマツプ
・メモリの領域座標の模式図、第４図はLUTのテーブル
構造の概略図、第５図は第１図における領域判定部のブ
ロツクダイヤグラム、第６図は本発明の一実施例の要部
のブロツクダイヤグラムである。 15……ビツトマツプ・メモリ、16……ルツクアツプ・テ
ーブル（LUT）、17……領域判定部、18〜20……選択回
路、21〜23……DAコンバータ、24……デイスプレイ、6
1,62,67,68,15P……領域指定情報保持手段、114〜116…
…LUTからの出力、117〜119……ビツトマツプ・メモリ
からの出力。
フロントページの続き (72)発明者 野村 訓弘 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (56)参考文献 特開 昭54−59030（ＪＰ，Ａ) 特開 昭55−22771（ＪＰ，Ａ) 特開 昭53−148232（ＪＰ，Ａ)
Claims (2)
- 【請求項１】ビツトマツプ・メモリとルツクアツプ・テ
ーブルと表示部を有するラスタ走査型デイスプレイにお
いて、前記ビツトマツプ・メモリの各画素位置に対応す
る記憶位置を有するとともに各記憶位置に直接表示か変
換表示かを示す変換指示情報を保持し、前記ビツトマツ
プ・メモリの走査と同期して走査される変換指示情報保
持手段と、前記変換指示情報保持手段から読出された変
換指示情報に応答して前記ビツトマツプ・メモリからの
出力か又は前記ルツクアツプ・テーブルからの出力を選
択して前記表示部に送る手段とを備えたことを特徴とす
るデイスプレイ制御装置。 - 【請求項２】特許請求の範囲第１項において、その変換
指示情報保持手段は、前記ビツトマツプ・メモリの予め
定められた面であるデイスプレイ制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269664A JPH0695273B2 (ja) | 1984-12-22 | 1984-12-22 | デイスプレイ制御装置 |
| US06/809,905 US4808989A (en) | 1984-12-22 | 1985-12-17 | Display control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269664A JPH0695273B2 (ja) | 1984-12-22 | 1984-12-22 | デイスプレイ制御装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5112539A Division JPH0619442A (ja) | 1993-05-14 | 1993-05-14 | ディスプレイ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148488A JPS61148488A (ja) | 1986-07-07 |
| JPH0695273B2 true JPH0695273B2 (ja) | 1994-11-24 |
Family
ID=17475490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269664A Expired - Lifetime JPH0695273B2 (ja) | 1984-12-22 | 1984-12-22 | デイスプレイ制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4808989A (ja) |
| JP (1) | JPH0695273B2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086295A (en) * | 1988-01-12 | 1992-02-04 | Boettcher Eric R | Apparatus for increasing color and spatial resolutions of a raster graphics system |
| US5058041A (en) * | 1988-06-13 | 1991-10-15 | Rose Robert C | Semaphore controlled video chip loading in a computer video graphics system |
| US5216413A (en) * | 1988-06-13 | 1993-06-01 | Digital Equipment Corporation | Apparatus and method for specifying windows with priority ordered rectangles in a computer video graphics system |
| US5396263A (en) * | 1988-06-13 | 1995-03-07 | Digital Equipment Corporation | Window dependent pixel datatypes in a computer video graphics system |
| JP2952486B2 (ja) * | 1988-07-15 | 1999-09-27 | コニカ株式会社 | ハロゲン化銀カラー写真感光材料の処理方法 |
| JPH0287194A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | デイスプレイ制御回路 |
| JP2790215B2 (ja) * | 1988-10-31 | 1998-08-27 | 株式会社日立製作所 | 半導体集積回路装置 |
| US4998165A (en) * | 1989-03-17 | 1991-03-05 | Picker International, Inc. | Software invisible selective monochrome to color signal converter for medical diagnostic imaging |
| JPH0748838B2 (ja) * | 1989-04-27 | 1995-05-24 | 三菱電機株式会社 | テレビ画像表示装置 |
| JPH03119386A (ja) * | 1989-10-02 | 1991-05-21 | Canon Inc | 画像処理装置 |
| US5228120A (en) * | 1989-10-12 | 1993-07-13 | International Business Machines Corporation | Display system with direct color mode |
| EP0422296B1 (en) * | 1989-10-12 | 1995-01-11 | International Business Machines Corporation | Display system with direct colour mode |
| JPH03194593A (ja) * | 1989-12-25 | 1991-08-26 | Fujitsu Ltd | 指標表示と直値表示の同時表示制御方式 |
| US6232955B1 (en) * | 1990-06-27 | 2001-05-15 | Texas Instruments Incorporated | Palette devices, systems and methods for true color mode |
| JP3075567B2 (ja) * | 1990-07-18 | 2000-08-14 | 株式会社日立製作所 | 階調変換方式 |
| EP0482746A3 (en) * | 1990-10-23 | 1992-07-01 | International Business Machines Corporation | Multiple-window lookup table selection |
| US5245322A (en) * | 1990-12-11 | 1993-09-14 | International Business Machines Corporation | Bus architecture for a multimedia system |
| NL9100540A (nl) * | 1991-03-26 | 1992-10-16 | Music Semiconductors N V | Kleurpaletschakeling. |
| US5389947A (en) * | 1991-05-06 | 1995-02-14 | Compaq Computer Corporation | Circuitry and method for high visibility cursor generation in a graphics display |
| US5847700A (en) * | 1991-06-14 | 1998-12-08 | Silicon Graphics, Inc. | Integrated apparatus for displaying a plurality of modes of color information on a computer output display |
| US5424754A (en) * | 1991-09-30 | 1995-06-13 | Electronics For Imaging, Inc. | Animated windows with multi-choice variants and analog controls |
| US5446482A (en) * | 1991-11-13 | 1995-08-29 | Texas Instruments Incorporated | Flexible graphics interface device switch selectable big and little endian modes, systems and methods |
| US5313231A (en) * | 1992-03-24 | 1994-05-17 | Texas Instruments Incorporated | Color palette device having big/little endian interfacing, systems and methods |
| US5371841A (en) * | 1992-07-31 | 1994-12-06 | Eastman Kodak Company | Progressive bit plane reconstruction method |
| US5400056A (en) * | 1993-01-21 | 1995-03-21 | Brooktree Corporation | Apparatus for and method of processing and converting binary information to corresponding analog signals |
| US5644336A (en) * | 1993-05-19 | 1997-07-01 | At&T Global Information Solutions Company | Mixed format video ram |
| US5705891A (en) * | 1993-09-30 | 1998-01-06 | Hitachi Denshi Kabushiki Kaisha | Power supply for reducing the power consumption of digital oscilloscope |
| US5604514A (en) * | 1994-01-03 | 1997-02-18 | International Business Machines Corporation | Personal computer with combined graphics/image display system having pixel mode frame buffer interpretation |
| EP0665527B1 (en) * | 1994-01-28 | 1999-05-06 | Sun Microsystems, Inc. | Flat panel display interface for a high resolution computer graphics system |
| US5666030A (en) * | 1994-07-20 | 1997-09-09 | Ncr Corporation | Multiple window generation in computer display |
| JP2845857B2 (ja) * | 1997-04-01 | 1999-01-13 | コナミ株式会社 | 画像の半透明表示装置，半透明表示方法，及びコンピュータプログラムを記録した機械読取り可能な記録媒体 |
| JP2000236442A (ja) * | 1999-02-15 | 2000-08-29 | Canon Inc | 画像処理装置及びその方法、コンピュータ可読メモリ |
| JP4724517B2 (ja) * | 2005-09-29 | 2011-07-13 | キヤノン株式会社 | 画像処理システムおよび画像処理方法およびプログラムおよび記憶媒体 |
| US7884791B2 (en) * | 2006-07-11 | 2011-02-08 | Hannstar Display Corporation | Liquid crystal display and over driving method thereof |
| US20090276096A1 (en) * | 2008-05-02 | 2009-11-05 | Carrier Corporation | Device and method for controlling a display using a virtual display buffer |
| US20100017699A1 (en) * | 2008-07-20 | 2010-01-21 | Farrell Glenn H | Multi-choice controls for selecting data groups to be displayed |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3996584A (en) * | 1973-04-16 | 1976-12-07 | Burroughs Corporation | Data handling system having a plurality of interrelated character generators |
| JPS5459030A (en) * | 1977-10-19 | 1979-05-12 | Nec Corp | Color picture emphasizing display unit |
| JPS5522771A (en) * | 1978-08-08 | 1980-02-18 | Nippon Electric Co | Image quntizing device |
| US4232376A (en) * | 1979-03-15 | 1980-11-04 | Rca Corporation | Raster display refresh system |
| JPS5858674B2 (ja) * | 1979-12-20 | 1983-12-26 | 日本アイ・ビ−・エム株式会社 | 陰極線管表示装置 |
| US4509043A (en) * | 1982-04-12 | 1985-04-02 | Tektronix, Inc. | Method and apparatus for displaying images |
| US4533910A (en) * | 1982-11-02 | 1985-08-06 | Cadtrak Corporation | Graphics display system with viewports of arbitrary location and content |
| US4561659A (en) * | 1983-01-06 | 1985-12-31 | Commodore Business Machines, Inc. | Display logic circuit for multiple object priority |
| US4566000A (en) * | 1983-02-14 | 1986-01-21 | Prime Computer, Inc. | Image display apparatus and method having virtual cursor |
| JPS59229595A (ja) * | 1983-06-13 | 1984-12-24 | ソニー株式会社 | 表示駆動回路 |
| GB2141607A (en) * | 1983-06-15 | 1984-12-19 | Philips Electronic Associated | Video display system with index pages |
| US4542376A (en) * | 1983-11-03 | 1985-09-17 | Burroughs Corporation | System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports |
-
1984
- 1984-12-22 JP JP59269664A patent/JPH0695273B2/ja not_active Expired - Lifetime
-
1985
- 1985-12-17 US US06/809,905 patent/US4808989A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148488A (ja) | 1986-07-07 |
| US4808989A (en) | 1989-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225861A (en) | Method and means for texture display in raster scanned color graphic | |
| US4808989A (en) | Display control apparatus | |
| US5519825A (en) | Method and apparatus for NTSC display of full range animation | |
| US4490797A (en) | Method and apparatus for controlling the display of a computer generated raster graphic system | |
| US4127849A (en) | System for converting coded data into display data | |
| US6373462B1 (en) | Method and apparatus for displaying higher color resolution on a hand-held LCD device | |
| EP0307019B1 (en) | Apparatus for modifying pixel data stored in a random access memory | |
| EP0540294B1 (en) | Display control device and display apparatus with display control device | |
| US6369827B1 (en) | Method and apparatus for displaying higher color resolution on a hand-held LCD device | |
| JPH0426471B2 (ja) | ||
| US5815143A (en) | Video picture display device and method for controlling video picture display | |
| EP0202426B1 (en) | Raster scan digital display system | |
| JP2761540B2 (ja) | ハードウエアスクリーン上への画像表示方法および装置 | |
| EP0413483B1 (en) | A display system | |
| KR100266930B1 (ko) | 다각형등의도형을묘화하는방법및표시제어장치 | |
| US7050064B2 (en) | Method and apparatus for displaying higher color resolution on a hand-held LCD device | |
| JPH06124189A (ja) | 画像表示装置および画像表示制御方法 | |
| JP2609628B2 (ja) | メモリアドレス制御装置 | |
| JP2905485B2 (ja) | 画像処理装置 | |
| JP3252359B2 (ja) | 画像処理装置 | |
| KR100252648B1 (ko) | 그래픽스시스템및그래픽스드로잉방법 | |
| JP3514763B6 (ja) | スクロール画面表示回路 | |
| JPH0619442A (ja) | ディスプレイ制御装置 | |
| GB2212367A (en) | Window control using spare signal data bit | |
| JPH0767036A (ja) | 矩形表示装置 |