JPH0695568B2 - ゲートアレイ集積回路デバイスの製造方法 - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 この発明は、半導体基板上に形成された論理システムか
ら成るゲートアレイ集積回路デバイスを製造する方法に
関し、特に複数のマイクロセルから成る拡張マクロセル
という新しい概念に関する。

従来技術と問題点 ゲートアレイ技術では、メーカー側で特定の論理システ
ム用の詳細な設計データへ移る前に、アレイ上の基本セ
ルを半導体基板上に含むマスターバルクパターンを用意
する。論理システムの設計が終った後、顧客つまりシス
テム設計者は特定の論理システムを記述した詳細な設計
データをメーカーへ提供する。その後メーカーは、この
論理システムの情報に従って配線パターンを作り、基本
セルを相互に接続するこの配線パターンを半導体基板上
に施す。配線パターンだけでなく半導体基板上の顧客用
バルクパターンもメーカーが開発しなければならない完
全に特注的な集積回路デバイス技術と異なり、“セミカ
スタム（半特注）的”なゲートアレイ技術は、配線パタ
ーンだけをメーカーが作成すればよいので、設計の所要
時間が極めて短いという利点がある。又、完全特注式の
集積回路デバイスより製造コストが低いばかりか、シス
テム設計者はオリジナルに設計された集積回路デバイス
を得ることができる。

最近、顧客によって設計される論理システムが複雑化し
ているという事実から、ゲートアレイ集積回路デバイス
の複雑さと密度はますます高まっている。従来のゲート
アレイ設計技術では、システム設計者が新しいオリジナ
ルの理論システムを作り出そうとするとき、設計者は通
常それぞれ１つの基本セル又は幾つかの基本セルを含む
グループから成るマクロセルの記号を使って、論理シス
テム用の論理図を作成する。従って、論理システムが非
常に複雑だと、論理システムの論理図をマクロセルを表
わす記号で書いたとしても、この種の論理図は設計者に
とって尚、極めて複雑なものとなる。これは、その論理
図からシステムの論理を理解するのを非常に難しくする
ばかりでなく、論理システムの設計者が自分達のオリジ
ナルなアイディアに基いて正確な論理図を設計するのを
極めて困難にし、エラーの数がかなり増えるだけでな
く、設計のサイクル時間も長くなる。

発明の目的 この発明の目的は、論理システムの設計に必要な段階を
簡単化できるゲートアレイ集積回路デバイスの製造方法
を提供することにある。

この発明の別の目的は、論理システムの設計自体を簡単
化できるゲートアレイ集積回路デバイスの製造方法を提
供することにある。

この発明の更に別の目的は、設計者（つまり顧客）がシ
ステムを記述するのに必要なデータ量を減らして論理シ
ステムの設計所要時間を短くし、データ貯蔵のコスト，
究極的には製造コストを削減できるようなゲートアレイ
集積回路デバイスの製造方法を提供することにある。

発明の構成 上記の目的は本発明によれば、能動的電気回路素子を含
む基本セルがアレイ状に形成された半導体基板上の配線
パターンを変えることで所望の論理システムを構成する
ゲートアレイ集積回路デバイスの製造方法において、 （ａ）メモリ中にマクロセルに対応した第１の記号デー
タと第１の詳細データをストアする段階であって、各マ
クロセルが１つ以上の基本セルと各基本セルの能動的電
気回路素子を接続する配線から成り、又各マクロセルが
第１の論理機能を持ち、第１の記号データが各マクロセ
ルを表わし、第１の詳細データか基本セルの能動的電気
回路素子の接続と、それぞれのマクロセルについて第１
の論理機能とを表している； （ｂ）メモリ中に拡張マクロセルに対応した第２の記号
データと第２の詳細データと該拡張マクロセルを表わす
グラフィックデータをストアする段階であって、各拡張
マクロセルが複数のマクロセルとこれらマクロセルを接
続する配線から成り、又各拡張マクロセルが既存の標準
論理ICと等価な第２の論理機能を有し、第２の記号デー
タが各拡張マクロセルを表わし、第２の詳細データがマ
クロセルの接続と、それぞれの拡張マクロセルについて
の第２の論理機能とを表わし、前記グラフイックデータ
で表わされる拡張マクロセルの端子は前記基準ロジック
ICの端子位置に対応するように配置されており； （ｃ）メモリ中に論理システムに対応した論理システム
データをストアする段階であって、論理システムデータ
が論理システムを形成するマクロセルと拡張マクロセル
を接続する配線を表わし、論理システムデータが第１と
第２の記号データ及びマクロセルと拡張マクロセルの接
続を表わすデータとから成る； （ｄ）前記マクロセル及び前記拡張マクロセルの組合せ
により前記論理システムを構成した後、前記論理システ
ムを構成する拡張マクロセルに使用されていない端子が
ある場合は、該端子及びそれに接続されるマクロセル及
び配線を削除する様にデータを変更する段階；及び （ｅ）論理システムデータと第１及び第２の詳細データ
を合成することによって、半導体基板上に形成する配線
パターン用とマスクパターンを形成する段階；から成る
ことを特徴とするゲートアレイ集積回路デバイスの製造
方法により達成される。

本発明によれば、１つ以上の基本セルから成り、簡単な
論理機能を有する従来のマクロセルに加え、複数のマク
ロセルから成り、マクロセルより複雑な論理機能を有す
る新たなマクロセル（以下、拡張マクロセルと呼ぶ）が
論理システムの設計に導入される。拡張マクロセルを定
義するには、拡張マクロセルの種類を表わす記号データ
と、そこに含まれるマクロセル，マクロセル間の接続及
びそれ自体の論理機能を表わす詳細データとが使われ
る。特に、各拡張マクロセル論理機能は、論理システム
の設計分野に従事する設計者にとって周知な標準的論理
回路の可能である。拡張マクロセルに関する記号データ
と詳細データは、マクロセルに関する記号データと詳細
データと同様、半永久的なメモリ内にストアされる。顧
客側の設計者が論理システムを設計するとき、設計者は
その設計すべき論理システム用の論理システムデータを
作成し、この論理システムデータは拡張マクロセル，マ
クロセル及びそれらの相互接続に関する記号データだけ
から成る。論理システムデータは、複雑な詳細データを
含まない。次いで、論理システムデータ（顧客から与え
られる）と詳細データ（半永久的なメモリ中にストアさ
れている）を合成することによって、半導体基板用の導
電性配線パターンが得られる。このように本発明の方法
を用いれば、顧客つまりシステム設計者にとっては論理
システム用のゲートアレイ集積回路デバイスを設計する
のが容易となり、又メーカーにとってはそれを製造する
のが容易となる。

本発明のその他の特徴及び目的は、添付の図面を参照し
た好ましい実施例に関する以下の説明から明らかになる
であろう。尚図面中、同一番号は同一物を表わす。

発明の実施例 第１図はマスターバルクパターンを使って製作された半
導体基板つまりチップ100の平面図である。多数の基本
セル101が基板100上の基本セルアレイ領域103内に配列
され、入／出力バッファ104が基本セルアレイ領域103の
外周に沿って位置する。又基板の外周には、入／出力信
号用の多数のパッド105が位置している。基本セルアレ
イ領域103内には、基本セル101の各列間にチャネル領域
102があり、こゝに基本セル101内の電気回路素子を相互
に接続するための導電性配線パターンが配置される。

第２図は、２個の基本セル101に関するマスターバルク
パターンの平面図である。各基本セル101中では、半導
体基板の表面に入力トランジスタQ₁,出力トランジスタQ
₂,ショットキーダイオードQ₃,ダイオードQ₄及び抵抗R₁,
R₂,R₃用の拡散領域が形成されている。このうち少くと
もQ₁,Q₂,Q₃及びQ₄は、能動的な電気素子である。VccとG
NDは電源ラインを示す。

本発明の方法による第１段階は、半導体基板の上にアレ
イ状に基本セル101を形成する段階である。

第３図は基本セル101の回路図で、各電気回路素子は図
示のごとく相互に連結されている。図中Q₁,Q₂,Q₃,Q₄は
第２図と同等の物で、Vcc,GNDは電源、IN₁,IN₂,IN₃は入
力端、OUTは出力端である。基本セル101内の電気回路素
子、例えばトランジスタと抵抗が相互に接続されると、
基本セル内における各素子の相互接続の結果、基本セル
101が基本ゲートを接続する。この基本ゲートは、例え
ばNAND機能等の論理機能を示す。従ってこの基本ゲート
は、１個の基本セルだから成るマクロセルを形成する。
そして、このマクロセルが最小サイズを持ち、３入力NA
NDゲート等の論理機能を有する。

第４図は、第３図に示したマクロセルつまり３入力NAND
ゲートの論理図である。

第５図は、別のタイプのマクロセルを示す論理図であ
る。このマクロセルは６個の基本セルつまりNANDゲート
から成り、これらが相互に接続され図示例ではＤ型フリ
ップフロップの論理機能を持つ。第５図において、Ｄは
データ入力端、CKはクロック端、CRはクリアー端、PRは
プリセット端、Ｑは出力端、XQは相補出力端である。

第６図は、第４図に示したマクロセル用配線パターンの
平面図である。第６図では、基本セル101中の電気回路
素子（トランジスタや抵抗等）を接続するため、導電性
の配線301が設けられている。

第７図は、第５図に示したマクロセル用配線パターンの
平面図である。第７図では、導電性配線301が６個の基
本セル101中の各電気回路素子を接続している。尚第７
図では、基本セル101の詳細な回路は省略してある。

第８図は、第5,7図のマクロセルを表わす記号で、符号
名称“FD1"と各入／出力端が含まれている。論理図で示
した第４図は、第６図のマクロセルを表わす記号であ
る。

上記したように、接続されてない電気回路素子を含む基
本セル101と異り、マクロセルは１つ以上の基本セル101
とその各基本セル101中の電気回路素子（トランジス
タ，ダイオード，抵抗等）を相互に接続する導電性配線
から成る。従ってマクロセルはそれぞれ、３入力NANDゲ
ート機能,D型フリップフロップ機能等なんらかの論理機
能を持つ。マクロセルの論理機能は一般に簡単で、多数
の基本セル101を必要としない。それぞれの論理機能を
持つマクロセルの例と、この機能を得るのに必要な基本
セルの数を次の第１表に示す。これらの例では、いずれ
のマクロセルユニットも12個以上の基本セルを含まな
い。従って下記のマクロセルを形成するのに必要な電気
回路素子の数は100以下である。

本発明の方法によれば、製造工程の第２段階はメモリ内
に該当の記号（第4,8図等）を表わす記号データをスト
アし、マクロセルの基本セル101に含まれる電気回路素
子の接続及びマクロセルの論理機能に関する詳細な対応
データをストアする段階である。この詳細なデータは実
際には、基本セル101内のトランジスタQ₁,Q₂、ダイオー
ドQ₃,Q₄、抵抗R₁,R₂,R₃及び電源Vcc,GNDを相互に接続す
る導電性の配線パターン（第6,7図等）を表わすデータ
から成る。上述のように、マクロセルはさまざまな所定
の配線パターンを内部に有するから、標準的なマクロセ
ル全ての配線パターンを表わすデータがストアされる。

第９図は、配線で相互に接続された複数のマクロセルか
ら成る拡張マクロセルの１つを示す論理図である。A0,B
0,B1,B2,C0,C1,C2,D0,……V1,V2,W0はそれぞれ、拡張マ
クロセルを形成するマクロセルである。マクロセルのう
ち幾つかは１個の基本セルだけから成り、N1,N2,P2,Q0,
T2,U0,V2,W0等その他のマクロセルは複数の基本セルか
ら成る。マクロセルの合計数は37,基本セルの合計数は6
1である。CLKH,CLRL,LODL,ENPH,INAH,……OUCH,OUDH,RC
OHは、外部回路とのインターフェイス用に使われる拡張
マクロセルのアクセス可能端子を示す。第９図に示した
拡張マクロセルは、標準的な論理機能である同期式の４
ビットカウンタの機能を論理機能として持っている。第
10図に、第９図の拡張マクロセルを表わす記号を示す。
第10図から明らかなように、この拡張マクロセル記号40
0の形状は長方形で、この特定な拡張マクロセルは、“F
161"と呼ばれ、拡張マクロセルと同様その論理機能を識
別し易くしている。この名称は長方形のほゞ中央に配置
され、指標マーク401は記号400の配向を表わし、長方形
の頂部に位置する。又記号400は、外部のマクロセル及
び／又はその他の拡張マクロセルとのインターフェイス
に使われるアクセス可能な端子を含み、これらのアクセ
ス可能な端子は、CLRL,CLKH,INAH,INBH,INCH,INDH,ENP
H,RCOH,OUAH,OUBH,OUCH,OUDH,ENTH,LODL等信号の性質や
特性を表わす名前を持っている。拡張マクロセルの名称
は“F161"等最大４文字から成り、アクセス可能な端子
の名称も全て４文字で構成されるが、その最後の文字は
該当の端子がアクティブハイ“H"又はアクティブロウ
“L"のどちらで使われるのかを示すのに用いられる。但
し、端子“Vcc",“GND"及び“N.C."（これは“接続され
ない”こと、つまりアクセス不能な端子を示す）は例外
である。又、２端子間の距離は、端子全体の割当を通じ
その他の端子−端子間距離に等しい。

本発明の方法による第３段階は、メモリ中に拡張マクロ
セルの記号（第10図）を表わす記号データをストアし、
拡張マクロセルを形成するマクロセルの接続及び論理機
能に関する情報を含む詳細な対応データをストアする段
階である。特にこの詳細なデータは各拡張マクロセルに
ついて、拡張マクロセルを形成するマクロセル、これら
マクロセル間での接続のインターフェイス用端子，及び
その他の拡張マクロセルへの接続用外部端子（第９図参
照）を表わすデータを含む。

第11,12図はそれぞれ、拡張マクロセルの別の実施例を
示す論理図と記号である。13個のマクロセルK0,K1,K2,L
0,L1,L2,M0,N0,N1,N2,P0,P1,P2は各々１個の基本セルか
ら成り、10個のマクロセルT0,T1,U0,U1,V0,V1,W0,W1,X
0,X1は各々２個の基本セルから成る。つまりこの拡張マ
クロセルは相互に接続された23個のマクロセル（33個の
基本セル）で構成され、標準的で一般的な論理機能であ
る４ラインから10ラインへのデコーダ機能を論理機能と
して持っている。第12図中の記号402はこの拡張マクロ
セル（“F42"）の名称で、端子の名称は第10図の端子と
対応している。

複数のマクロセルを含む拡張マクロセルの重要な特徴
は、拡張マクロセルの論理機能がマクロセルの論理機能
より複雑で高度であるという点にある。しかし、拡張マ
クロセルの論理機能は、集積論理回路技術や論理システ
ム設計技術等この種のテクノロジー分野では非常に標準
化されている。テキサス・インスツルメント社発行の
「設計エンジニア用TTLデータブック」に記されている
ように、シリーズ54/74,シリーズ54H/74H,シリーズ54LS
/74LS,シリーズ54S/74S等多くの標準テクノロジーTTL回
路デバイスがあり、これらは設計エンジニア達に良く知
られている。又このデータブックにもあるように、集積
論理回路デバイスを扱う数多くのメーカーは、それぞれ
同データブックに載っている標準テクノロジーTTL回路
デバイスと同様の論理機能デバイスを製造している。

標準的な拡張マクロセルの例を、それぞれの名称及び対
応する論理機能を含めて第２表に示す。第２表中の拡張
マクロセルは、少くとも13個の基本セルと４個のマクロ
セルから成り、少くとも100個の電気回路素子を含む。
従ってこれらの拡張マクロセルはMSI（中規模集積回
路）マクロセルとも呼ばれ、これはマクロセルの規模が
MSIに匹敵することを意味する。

第10,12図及び上記の本「設計エンジニア用TTLデータブ
ック」に示してあるように、拡張マクロセル用の記号の
重要な特徴は、“F161",“F42"等各拡張マクロセルの名
称の一部が、“SN74LS161",SN74LS42"等拡張マクロセル
の対応する標準テクノロジーTTL回路デバイスと等し
く、各拡張マクロセルの論理機能を容易に識別しやすく
している点にある。又、アクセス可能及び不能な端子の
順序は、標準テクノロジーTTL回路デバイスの順序に等
しい。拡張マクロセルの記号の更に別の例を第13図に示
す。

第14図は、第13図の拡張マクロセルを表わす別の方法に
より記号を示している。拡張マクロセルの記号404（第1
3図）と406（第14図）とでは、記号406の場合、名称407
（つまり“F80"）が記号404で使われる指標マーク405に
代えて長方形の頂部に配置される点だけが異なる。つま
り、第14図の名称407は拡張マクロセルの論理機能を表
わしているだけでなく、記号406の配向も示している。

第16図Ａ〜Ｄは、論理システムの一例を示す論理図であ
る。この論理図は、マクロセル用の記号W0,X3,拡張マク
ロセル用の記号500,501,502,503,拡張マクロセルの接続
端用記号及び入／出力端用記号から成るが、拡張マクロ
セルに含まれるロジック用の複雑な論理図は含んでな
い。その他D0,E0,M0,N0等の入／出力バッファもこの論
理図に含まれる。第16図Ａ〜Ｄの論理システムは、合わ
せて１チップ上に設けることができる。

本発明の方法による第４段階は、マクロセルと拡張マク
ロセルの記号データ及びマクロセルと拡張マクロセルの
接続に関する情報を含む論理システムのデータをメモリ
内にストアする段階である。

本発明の方法における次の段階は、論理システムのデー
タとマクロセル及び拡張マクロセルに関する詳細のデー
タを導電性配線パターンのデータへ合成し、基本セル内
の電気回路素子を相互に接続する半導体基板用の導電性
配線パターンを形成する段階である。この導電性配線パ
ターンのデータは、基本セル，入／出力バッファ及び入
／出力パッドの相互接続を表わす他、VccとGNDへの接続
も含んでいる。

従って本発明の方法を用いれば、非常に複雑な論理回
路，多数のゲート及び多数の電気回路素子を有する論理
システム用の集積回路デバイスを製造できる。

第18図は、本発明の方法を実施するためのCAD（コンピ
ュータ補助設計）システム800を示すブロック図であ
る。CADシステム800では、通信チャネル805,メモリシス
テム806,ディスクメモリ807,磁気テープメモリ808,ライ
ンプリンタ809及びCRT810を含む周辺機器が、アドレス
バス802,データバス803及び制御バス804を介してCPU804
へ接続されている。周辺機器805,806,807,808,809,810
はそれぞれ、CPU801との交信のため各自のインターフェ
イス回路とコントローラ（IF＆CON）を有する。

マクロセルと拡張マクロセル用の記号データと詳細デー
タは、半永久的なメモリ装置であるディクメモリ807又
は磁気テープメモリ808か成る第１のメモリ手段にスト
アされる。一方、論理システムのデータは、メモリシス
テム806から成る第２のメモリ手段にストアされる。一
般に長いアクセス時間を持つディスク又は磁気テープメ
モリ807,808と異なり、メモリシステム806はもっと速く
アクセスできる。論理システムのデータは、システム設
計者が創り出す論理システムに依存しているから常に異
なる。これに対し記号デーと詳細データは常に同じであ
る。つまり、記号データと詳細データは変化しない。

実際上、第２のメモリ手段806は第１のメモリ手段807,8
08より高価である。しかし本発明では、第２のメモリ手
段806にストアされるデータは論理システムのデータだ
け（つまりマクロセルと拡張マクロセル及びそれらの接
続用の記号データだけ）で、詳細なデータは含まれな
い。従って、論理システムのデータをメモリ806内へス
トアするのに必要な領域は非常に小さくできる。

第19図は、各標準マクロセルを表わし、ディスクメモリ
807又は磁気テープメモリ808にストアされる詳細データ
用のデータベースを発生するプログラムのフローチャー
トである。このデータベースを発生するのには、例えば
従来のグラフィックシステム（コンピュータ・ビジョン
社のデザイナーIVグラフィックシステム又はカルマ社の
GDSIIグラフィックシステム等）を使える。以下、第19
図に示したフローチャートに沿って、プログラムの各ス
テップを概略的に説明する。まず、詳細なデータを発生
すべきマクロセルの論理機能を指定し、幾つかのゲート
アレイ集積回路テクノロジーから特定のテクノロジーを
選択する。基本部品（トランジスタ，抵抗，ダイオー
ド，導電性配線等の電気回路素子）用のデータをストア
するメモリ内のライブラリが付勢され、ディレクトリ
（例えばディジタル化した詳細データをストアするメモ
リ内のスペースを指示するもの）がセットされる。

次のステップでは、マクロセルを形成する基本セルの基
本部品を入力する。つまりこのステップは、基本セル用
の識別子及び基本セルの種類を表わすデータを入力する
ことから成る。例えば、ある１つの基本セル内では全て
の電気回路素子が３入力NANDゲートを形成するのに使わ
れるのに対し、別の基本セルでは別の基本セル用の追加
入力手段を形成するのに入力トランジスタだけが使われ
る。又、各基本セルについての入／出力端も入れられ
る。次に、基本セルの電気回路素子及び／又は入／出力
端を相互に接続する導電性配線パターンを指定する。そ
の後、マクロセルのアクセス点（つまり端子）を指定
し、マクロセルの記号を定義する。これらのアクセス点
は、１つのマクロセルを別のマクロセル又は拡張マクロ
セルと相互に接続するのに使われる。

上記のデータに基き、集積回路デバイスで使われる各標
準マクロセル配線層の実際のマスクパターンを発生させ
ることができる。つまり、詳細なデータはマスクパター
ンのレベルとほゞ同じ程度に詳しく、マスクは接続用の
直線を表わすデータを使って定義できるから、実際のマ
スクパターンは詳細データに基き容易に発生させられ
る。マクロセルの内部について見ると、マスクパターン
を発生する前に導電性配線つまりメタパターンが許され
ない禁止領域を計算し、マスクパターンの発生後マクロ
セルの回路パラメータが評価される。これらの回路パラ
メータには、例えば、遅延時間，保持時間，設定時間
等、マクロセルを使ったシステム設計に必要な情報が含
まれる。評価の結果が良であれば、発生したマスクパタ
ーンデータ，基本セルデータ，アクセス点データ及び回
路パラメータが、マクロセル用の詳細データとしてディ
スクメモリ807又は磁気テープメモリ808（第18図参照）
にストアされる。マスクパターンデータ及びアクセス点
データはグラフィックデータで、実際のマスクパターン
を表わすデジタルデータである。グラフィックデータ
は、実際のマスクパターンをそこから容易に引き出せる
正確なデータから成る。評価の結果が許容できないとき
は、許容できる評価が得られるまでマクロセルが変更さ
れる。ストアされた詳細データは保持され、必要に応じ
て読出される。

第20図は、拡張マクロセル用の詳細データをストアし、
標準的な拡張マクロセル用のデータベースを発生するた
めのプログラムステップを示すフローチャートである。
マクロセル用詳細データの貯蔵（第19図）と同じよう
に、従来のグラフィックシステム（上述したデサイナー
IV又はGDSIIシステム）を使うことができる。まず、デ
ータをストアすべき拡張マクロセルの機能を確認し、こ
れによってテクノロジーを決め、マクロセル用のライブ
ラリを付勢する。次に拡張マクロセルのデジタル化詳細
データ用ディレクトリをセットし、拡張マクロセルを形
成するマクロセル用の情報を入力する。この情報には、
名称（識別用），記号，論理機能及び拡張マクロセル全
体中の位置が含まれる。その後、拡張マクロセル内のマ
クロセル間の相互接続（第９図参照）及び外部からのア
クセス点である拡張マクロセルの入／出力端が指定され
る。さらに、拡張マクロセル用の記号が定義される。

この段階で、論理図（例えば第９図を参照）を発生する
ための全データが、拡張マクロセルの詳細データとして
ストアされ、従ってこのデータは論理図用のグラフィッ
クデータを含む。拡張マクロセル用のこの詳細データ
は、ディスクメモリ807又は磁気テープメモリ808内にス
トアされ、必要に応じ読出されるようにそこに保持され
る。

マクロセル（この詳細データは所定の配線パターンを含
む）と異なり、拡張マクロセルは詳細データ中に含まれ
るべきこの種の所定配線パターンのデータを必要とせ
ず、マクロセル間の接続つまり論理レベルでの相互接続
（例えば第９図を参照）を表わす情報だけを含む。従っ
て、拡張マクロセルの実際の配線パターンは、拡張マク
ロセルを形成するマクロセル用詳細データの性質に応じ
フレキシブルに発生される。

第21図は、論理システムのデータをストアするためのプ
ログラムステップを示すフローチャートである。このス
テップでも同じように、標準的なグラフィックシステム
（前述しデザイナーIV又はGDSIIシステム等）が使え
る。論理システムを確認した後、テクノロジーを決め、
マクロセル及び拡張マクロセルのライブラリ（ディスク
メモリ807と磁気テープメモリ808の中にストアされてい
る）が付勢される。次いで、デジタルの論理システムデ
ータをセットする。その後、論理システム内で使われる
マクロセルと拡張マクロセルが、各マクロセル及び拡張
マクロセル用の名称，記号，位置を含む情報を入力する
ことによって入れられる。

（こゝで、指定しなければならないマクロセルは特定の
拡張マクロセル内に含まれないものだけである）。次
に、マクロセルと拡張マクロセルの接続を指定し（例え
ば第16図Ａ〜Ｄを参照）、チップのI/Oパッドと対応す
る入／出力端を指定する。このストア段階では、マクロ
セルや拡張マクロセルと内部回路の設計者が関わり合う
必要がないため、設計者にとってマクロセルと拡張マク
ロセルの接続を指定することは容易である。又マクロセ
ルと拡張マクロセルは当該分野の設計者にとって周知な
標準的な論理機能を有するから、マクロセルと拡張マク
ロセルを容易に組立て、全体の論理システムを作り出す
ことができる。これは同時に、論理システム全体のロジ
ックフローを確実化するのを容易とする。さらに、デジ
タル化されメモリシステム806内にストアされているデ
ータは論理図のレベルにある。デジタル化ステップでは
単に、拡張マクロセルの名称，記号，位置,I/O端子及び
接続に関する情報を、対応するデジタルデータへ変換す
る。

第22A,22B図は、論理システムのデータがメモリシステ
ム806にストアされた後、導電性配線パターンを発生す
る際CPU801によって実行されるプログラムステップを示
すフローチャートである。

まず、論理システムのデータを確認し、テクノロジーを
決めると、CPU801がメモリシステム806から論理システ
ムのデータをロードし、マクロセルと拡張マクロセルの
詳細データ用ライブラリを付勢する。

CPU801は次のステップで、３組のグラフィックデータつ
まりマクロセル詳細データ，拡張マクロセルの詳細デー
タ及び論理システメのデータを組合せる。この組合せグ
ラフィックデータがCPU801の理解できるマシン言語のデ
ータベースに変換される。

上述したように、マクロセルの詳細データは実際の配線
パターンを表わすグラフィックデータから成るが、この
詳細データはその他にNANDゲートだけを含む論理図用の
グラフィックデータ、つまり最も簡単なマクロセルであ
るNANDゲートを実現するためのデータも含んでいる。そ
こで、次のステップでは論理システムのデータをNANDゲ
ートへ拡張し、NANDゲートとそれらの接続とからなる木
構造のデータベースを作る。この木構造のデータベース
は、その次のステップでバイオレーションチェックと論
理シミュレーションのために使われる。バイオレーショ
ンチェックでは、オーブン端子，ファン・イン（許容入
力数），ファン・アウト（許容出力数），駆動ファク
タ，基本セルの位置，基本セルの合計数，消費電力等を
チェックする。論理シミュレーションでは、設計者によ
って用意された入力データに基く出力結果が設計者によ
って予測された出力データと等しいことを確める。これ
らチェックの結果が許容できない場合、CPU801はエラー
メッセージを出力する。結果が許容できなければ、CPU8
01は次のステップへ進む。

データを合成する前に、合成に必要な情報が決められ
る。例えば、相互接続パラメータ（相互接続のルール）
を特定し、論理システムに使われるパッケージの種類を
確認し、入／出力端子の割当てを決める。

組合せデータのマシン言語データベースと上記の情報に
基き、実際のマスクのレイアウトパターンをそこから発
生できるレイアウトパターンのパラメータをCUP801がセ
ットアップする。次に、レイアウトパターンのパラメー
タに基き、レイアウトパターンが発生される。このステ
ップで、CPU801が（標準的なCADテクニックを使って）
妥当なレイアウトパターンを発生できないと、レイアウ
トパラメータ（つまり上記の情報）が変更される。レイ
アウトパターン発生ステップの後、実際のマスクパター
ンの１種のイメージである（第７図と似た）レイアウト
マップが設けられる。次いでパターン発生器811によ
り、レイアウトマップが実際のマスクパターンつまり導
電性配線パターン（例えば第６図参照）へ変換される。
パターン発生器811は標準的なマスクパターン発生器な
らどんなものでもよく、例えばGCA社によるモデルPG360
0が使える。パターン発生器811がいったん実際のマスク
パターンを発生すると、その実際の配線はチップ上へ容
易に定着できる。勿論、CPU801がレイアウトマップを発
生すれば、そのレイアウトマップのデータは多くの方法
で処理可能である。例えば、レイアウトマップのデータ
の磁気テープ又はディスク上にストアし、それをパター
ン発生器811で使えるように搬送してもよい。あるい
は、CPU801によるレイアウトマップのデータ発生器を用
い、光線（例えば紫外線）とレイアウトマップデータに
応じてその光線を変調する音響−光学変調子を利用して
配線パターンを決めてもよい。

第17図Ａは、本発明の方法によって発生された導電性配
線パターンに基く論理システム用チップレイアウトの例
を概略的に示したもので、図中基本セルアレイ領域103
の周囲に沿って入／出力バッファ104が位置している。
又第17図Ａに示すごとく、アレイ領域103には拡張マク
ロセル（F161,F80,F42）が位置する。第17図Ｂは、第17
図Ａに示したレイアウトマップの一部に対する配線パタ
ーンの一例に対応した配線パターンの概略平面図であ
る。

上記したように、本発明の拡張マクロセルは従来のマク
ロセルと比べ、より複雑で機能的に高度である。又本発
明の拡張マクロセルは、最も一般的に周知で標準化され
た論理機能を持つ。拡張マクロセルは相互に接続された
多数の基本セルを含むから、特定の論理システムに応
じ、拡張マクロセルはしばしばゲート使用の低い効率を
有する。顧客又は設計者により論理システム内で使われ
る拡張マクロセルがライブラリ中の標準的な拡張マクロ
セルと正確に同じなら、効率又は冗長性の問題は生じな
い。しかし、例えば拡張マクロセルの一部だけを使う
（拡張マクロセル内の端子，配線又はマクロセルの一部
を使わない）等、標準的な拡張マクロセル等しくない回
路を論理システム内で設計者が使おうとすると、拡張マ
クロセルの使用において効率が低下する。この場合に
は、半導体基板上で無駄な領域も生ずる。これは、拡張
マクロセルで実際に使われる面積が半導体基板上で拡張
マクロセルが占める予定面積より小さいためである。

本発明の第２実施例によれば、論理機能，回路の性能及
び使用面積を最適化するため、システム設計者が拡張マ
クロセルの一部を変更することができる。特に、標準的
な拡張マクロセルの入／出力端子が全体的に使われない
ときは、使用しない端子と配線（使用しない端子に接続
されるマクロセル）を取り除くのが好ましい。標準的な
拡張マクロセルを変更する際におけるこの種のフレキシ
ビリティは、占有面積の有効利用の他、電力消費と電気
的特性を向上させる。少くとも１つの端子，配線又はマ
クロセルが標準的な拡張マクロセルから取り除かれる
と、拡張マクロセルが変更されてカスタム拡張マクロセ
ルとなる。

第15図は、第11,12図に示した標準的な拡張マクロセル
の変更例に対応するカスタム拡張マクロセルの論理図で
ある。第15図に示したように、この例では２個の出力端
“O08L",“O09L",3個のマクロセル“X1",“X0",“P2"
（合計６つの基本セルに相当），及び付属の配線が第1
1,12図の拡張マクロセル“F42"から除かれている。第16
図Ｃでは、第15図のカスタム拡張マクロセルを表わす記
号が、論理システムの論理図中で使われている。この記
号は、第12図に示した標準的な拡張マクロセルの対応す
る記号とほゞ等しい。しかし、設計者がこの記号を論理
システムの論理図中へ書込むときは、アクセス可能な端
子“O08L"“O09L"が使われない。つまり、これら両端子
はその他の拡張マクロセルや端子へ接続されない。従っ
て、使用しない端子があるかどうかで、その拡張マクロ
セルが標準的な拡張マクロセルかあるいはカスタム拡張
マクロセルか決めることができる。拡張マクロセルの詳
細データは、カスタム拡張マクロセルの詳細データを作
れるように、使用しない端子，マクロセル及び配線を論
理機能の重要部分を変更しないで容易に取り除けるよう
に構成される。この除去手順は、CADサポートによって
完全自動化してもよいし、手動で変更してもよい。

第23図は、カスタム拡張マクロセル用のデータをストア
するためのプログラムステップを示すフローチャートで
ある。標準的な拡張マクロセル用の詳細データと同じ
く、カスタム拡張マクロセルの論理機能が確認され、適
切なテクノロジーが決められ、拡張マクロセルのライブ
ラリが付勢され、詳細データ用のディレクトリがセット
アップされる。その後、作り出すべきカスタム拡張マク
ロセルに対応する標準的な拡張マクロセルの詳細データ
が入力される。この対応する標準的な拡張マクロセルの
詳細データに基き、使用しない端子，マクロセル及び配
線のデータをその標準的拡張マクロセルの詳細データか
ら取り除くことによってカスタム拡張マクロセルが作ら
れる。詳細データの構造は、例えば２進の木構造で、全
体を変更せずに上記のデータを取り除くのは容易であ
る。次いで、入／出力端が指定される。必要なら記号を
定義し直し、詳細なデータをメモリシステム806にスト
アする。

発明の効果 本発明では、論理システムを形成するゲートアレイ集積
回路の製造にあたり、従来のマクロセルに加え複数のマ
クロセルから成り、マクロセルより複雑な論理機能を有
する新たなマクロセル、即ち拡張マクロセルを論理シス
テムの設計に導入した。この拡張マクロセルの論理機能
は標準的な論理回路の機能であり、拡張マクロセルの記
号データと詳細データをメモリにストアしておくので、
システム設計者はこの標準的論理回路機能を持つ拡張マ
クロセルを利用して、システム設計が容易に行えるし、
また半導体製造上も容易となる。

加えて本発明では、拡張マクロセルに対して論理機能，
回路性能，使用面積を最適化するため一部修正を加えた
カスタム拡張マクロセルを導入した。カスタム拡張マク
ロセルも記号データと詳細データとをメモリにストアし
ておくことができ、システム設計者は最適の拡張マクロ
セル，カスタム拡張マクロセルを選択できる。それ故、
占有面積の有効利用が図れる他、電力消費と電気的特性
も向上させることができる。

以上の詳細な説明から、本発明の特徴及び利点は明らか
であろう。本発明の要旨及び範囲に含まれるシステムの
特徴及び利点は全て特許請求の範囲に含めた。当業者に
とっては多くの変更，変形が容易に可能であるため、本
発明を以上に示し説明した特定の構造や動作に限定する
ことは望ましくなく、発明の範囲を逸脱しない範囲での
変更や代替は可能である。

【図面の簡単な説明】

第１図はアレイ状に形成された基本セルを有する半導体
基板の平面図； 第２図は基本セル用バルクパターンの平面図； 第３図は基本セルの回路図で、基本セルの各電気回路素
子が相互に接続された状態を示す図； 第４図はマクロセルの一例，つまり３入力NANDゲートの
回路図； 第５図はマクロセルの別の一例，つまりＤ型フリップフ
ロップの論理図； 第６図は第４図のマクロセルの平面図； 第７図は第５図のマクロセルの平面図； 第８図は第５図のマクロセルを表わす記号の図； 第９図は標準的な拡張マクロセルの一例を示す論理図； 第10図は第９図の拡張マクロセルを表わす記号の図； 第11図は標準的な拡張マクロセルの別の例を示す論理
図； 第12図は第11図の拡張マクロセルを表わす記号の図； 第13図は更に別の拡張マクロセルを表わす記号の図； 第14図は第13図の拡張マクロセルを表わす別の種類の記
号の図； 第15図は第11図の標準的拡張マクロセルを変更して形成
されたカスタム拡張マクロセルの一例を示す論理図； 第16図A,16図B,16図Ｃ及び16図Ｄは顧客によって設計さ
れた論理システムの一例を示す論理図； 第17図Ａはチップレイアウトの一例を示す概略平面図； 第17図Ｂは第１図の半導体基板上に形成する導電性配線
パターンのレイアウトマップを示す概略図； 第18図は本発明の方法を実施するCAD（コンピュータ補
助設計）システムの概略ブロック図； 及び 第19,20,21,22及び23図は第18図に示したシステムの制
御下で本発明の方法の各段階を実行するためのプログラ
ムステップを示すフローチャートである。 100……半導体基板（チップ）、101……基本セル、103
……基本セルアレイ領域、301……導電性配線、400,40
4,406……拡張マクロセルの記号、401……指標マーク、
402,407……拡張マクロセルの名称、800……CADシステ
ム、806……メモリシステム、807,808……半永久的なメ
モリ装置。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大場 収 東京都稲城市大丸536−５ 多摩稲城マン シヨン２−303 (72)発明者 サミユエル・チ− アメリカ合衆国カリフオルニア94040マウ ンテンヴユ−・カリフオルニアストリ−ト ＃20 2650 (56)参考文献 特開 昭57−114269（ＪＰ，Ａ) ＦＵＪＩＴＳＵ Ｖｏｌ．30，Ｎｏ．１ 1979Ｐ．185−208 「ＴＴＬ500ゲ−ト マスタスライスＬＳＴ」 日経エレクトロニクス262（Ｓ56，４, 13）Ｐ162−180

Claims (3)

【特許請求の範囲】
1. 【請求項１】能動的電気回路素子を含む基本セルがアレ
   イ状に形成された半導体基板上の配線パターンを変える
   ことで所望の論理システムを構成するゲートアレイ集積
   回路デバイスの製造方法において、 （ａ）メモリ中にマクロセルに対応した第１の記号デー
   タと第１の詳細データをストアする段階であって、各マ
   クロセルが１つ以上の基本セルと各基本セルの能動的電
   気回路素子を接続する配線から成り、又各マクロセルが
   第１の論理機能を持ち、第１の記号データが各マクロセ
   ルを表わし、第１の詳細データか基本セルの能動的電気
   回路素子の接続と、それぞれのマクロセルについて第１
   の論理機能とを表している； （ｂ）メモリ中に拡張マクロセルに対応した第２の記号
   データと第２の詳細データと該拡張マクロセルを表わす
   グラフィックデータをストアする段階であって、各拡張
   マクロセルが複数のマクロセルとこれらマクロセルを接
   続する配線から成り、又各拡張マクロセルが既存の標準
   論理ICと等価な第２の論理機能を有し、第２の記号デー
   タが各拡張マクロセルを表わし、第２の詳細データがマ
   クロセルの接続と、それぞれの拡張マクロセルについて
   の第２の論理機能とを表わし、前記グラフィックデータ
   で表わされる拡張マクロセルの端子は前記基準ロジック
   ICの端子位置に対応するように配置されており； （ｃ）メモリ中に論理システムに対応した論理システム
   データをストアする段階であって、論理システムデータ
   が論理システムを形成するマクロセルと拡張マクロセル
   を接続する配線を表わし、論理システムデータが第１と
   第２の記号データ及びマクロセルと拡張マクロセルの接
   続を表わすデータとから成る； （ｄ）前記マクロセル及び前記拡張マクロセルの組合せ
   により前記論理システムを構成した後、前記論理システ
   ムを構成する拡張マクロセルに使用されていない端子が
   ある場合は、該端子及びそれに接続されるマクロセル及
   び配線を削除する様にデータを変更する段階；及び （ｅ）論理システムデータと第１及び第２の詳細データ
   を合成することによって、半導体基板上に形成する配線
   パターン用のマクスパターンを形成する段階；から成る
   ことを特徴とするゲートアレイ集積回路デバイスの製造
   方法。
2. 【請求項２】上記ストアする段階（ｂ）が、第２の記号
   データとして頂部を持つ長方形と、長方形内に示される
   拡張マクロセルの名称と、長方形の頂部に示される指標
   マークと、長方形の周辺域に示される名称付き端子を与
   えることから成る特許請求の範囲第１項に記載のゲート
   アレイ集積回路デバイスの製造方法。
3. 【請求項３】上記ストアする段階（ｂ）が、第２の記号
   データとして頂部を持つ長方形と、長方形の頂部に示さ
   れる拡張マクロセルの名称と、長方形の周辺域に示され
   る名称付き端子を与えることから成る特許請求の範囲第
   １項に記載のゲートアレイ集積回路デバイスの製造方
   法。