JPH0815210B2 - マスタスライス方式集積回路 - Google Patents

マスタスライス方式集積回路

Info

Publication number
JPH0815210B2
JPH0815210B2 JP62138859A JP13885987A JPH0815210B2 JP H0815210 B2 JPH0815210 B2 JP H0815210B2 JP 62138859 A JP62138859 A JP 62138859A JP 13885987 A JP13885987 A JP 13885987A JP H0815210 B2 JPH0815210 B2 JP H0815210B2
Authority
JP
Japan
Prior art keywords
cell
integrated circuit
wiring
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62138859A
Other languages
English (en)
Other versions
JPS63304641A (ja
Inventor
昌司 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62138859A priority Critical patent/JPH0815210B2/ja
Priority to US07/202,044 priority patent/US4851717A/en
Publication of JPS63304641A publication Critical patent/JPS63304641A/ja
Publication of JPH0815210B2 publication Critical patent/JPH0815210B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種セル間の接続の方法を変えるだけで各種
の回路機能の集積回路を構成できるマスタスライス方式
集積回路に関し、特にセルあるいはセル列の構成方法に
関するものである。
〔従来の技術〕
従来の技術の説明に先立ち、まずクロツクデイストリ
ビユータ（以下、C/Dと称す）およびフリツプフロツプ
（以下、F/Fと称す）の動作原理について図を用いて概
説する。
第２図はC/DからF/Fのクロツク信号の供給を説明する
ブロツク図であり、図において14はF/F、15はC/D、16は
任意の組合せが可能な回路、17はクロツク入力端子であ
り、ａはF/F14および回路16に各種データを伝搬するた
めのデータ信号線、ｂはF/F14を制御するためにクロツ
ク入力端子17からC/D15を介し適宜にクロツクを伝搬す
るクロツク信号である。
このように、クロツク信号ｂはC/D15より各F/Fセル14
に伝搬されるので、各配線を短くするためには、C/Dセ
ル15がF/Fセル14に近接して配置されることが必要であ
る。
一般には上述のような各種素子の配線を有するマスタ
スライス式集積回路は、前述のC/D,F/Fの他にROM,PLA等
汎用機能を有するセルを配置したセル列を構成してお
り、全てのセル列が汎用機能を実現するように設計され
ていた。
なお、従来のマスタスライス方式を示すものとして
は、例えば「論理装置のCAD」（情報処理学会、昭和56
年３月20日発行）に開示されるものがある。
第３図は、従来例を示す全体構成図である。図におい
て、１はマスタスライス方式の集積回路を構成する基
板、４はF/Fセル、５はC/Dセル、６は配線領域、７はF/
Fセル４およびC/Dセル５を接続するクロツク信号配線、
10はトランジスタ，抵抗等汎用セルを固定配置し、F/F
セル４およびC/Dセル５等特定機能セルを後から任意に
配置したセル列である。
このような構成において、セル列10には機能の区別に
関係なく各種セルが配置されており、このためクロツク
信号配線７は任意に配置されたF/Fセル４およびC/Dセル
５を接続しなければいけないので、配線は各々長さが揃
わず且つ長くなるという傾向があった。
〔発明が解決しようとする問題点〕
近年、集積回路に対する高速化および高性能化の要求
が非常に高まりつつある。
しかしながら、前述のような従来のマスタスライス方
式集積回路では、F/Fセル又はC/Dセル等特定機能を有す
るセルの配置が固定されておらず任意配置のために、前
記F/FセルとC/Dセルを接続する配線長を短く配線するこ
とは難しく、このため高速且つ高性能な集積回路の実現
が困難であるという問題があつた。
たとえ、既存の回路自動配置プログラムを用いても配
線長の短縮化は非常に難しく、これを人手により配線す
る場合は多大な工数がかかるという問題があつた。
〔問題点を解決するための手段〕
本発明のマスタスライス方式集積回路は、複数のセル
列の中で所定のセル列に集約するようにフリップフロッ
プセルを配置し、その所定のセル列に配置されたフリッ
プフロップセル群の中央部にフリップフロップセル群に
クロック信号を分配供給するクロックディストリビュー
タセルを配置し、そのセル列の側面に沿って配置された
配線領域内においてフリップフロップセルとクロックデ
ィストリビュータセルとを配線するクロック信号配線を
有している。
〔作用〕
本発明では、クロツク信号配線の配線長を最短化でき
るので、高速且つ高性能な集積回路を構築できる。
〔実施例〕
次に、本発明について図面を参照して説明する。第１
図は本発明の一実施例を示す全体構成図である。
図において、１は基板、20はトランジスタ，抵抗等の
汎用セルを配置した一般ゲートセル列、30はF/Fセル40
およびC/Dセル50等特定機能を固定位置に配置したF/Fセ
ル列である。60は配線領域、70はF/Fセル40およびC/Dセ
ル50を接続するクロツク信号配線である。
このような構成において、C/Dセル50はF/Fセル列30上
の中央に配置されており、F/Fセル40およびC/Dセル50を
一直線線上に且つ最短距離に配線している。このため、
配線長が最少となるので回路動作が高速となり、また、
配線長が揃うので、クロツクスキユーを減少することが
できるため高性能な集積回路を得ることが可能となる。
なお、本実施例ではC/Dセル50をF/Fセル列30の中央に
配置したが、これに限るものではなく、F/Fセル例30上
のF/Fセル40を片側に寄せるように配置し、そのF/Fセル
40群の中央にC/Dセル50を配置するようにしても良く、
種々の構成方法が可能である。
〔発明の効果〕
本発明は、複数のセル列の中で所定のセル列に集約す
るようにフリップフロップセルを配置し、その所定のセ
ル列に配置されたフリップフロップセル群の中央部にフ
リップフロップセル群にクロック信号を分配供給するク
ロックディストリビュータセルを配置するようにしたの
で、クロック信号配線の配線長を最短化することがで
き、容易に高速且つ高性能な集積回路を構成することが
可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す全体構成図、第２図は
C/DおよびF/Fの動作を説明する図、第３図は従来例の全
体構成図である。 １……基板、20……一般ゲートセル列、30……フリツプ
フロツプ（F/F）セル列、40……フリツプフロツプ（F/
F）セル、50……クロツクデイストリビユータ（C/D）セ
ル、60……配線領域、70……クロツク信号配線。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】マスタスライス方式集積回路において、 複数のセル列の中で所定のセル列に集約するようにフリ
    ップフロップセルを配置し、 前記所定のセル列に配置されたフリップフロップセル群
    の中央部に前記フリップフロップセル群にクロック信号
    を分配供給するクロックディストリビュータセルを配置
    し、 前記セル列の側面に沿って配置された配線領域内におい
    て前記フリップフロップセルとクロックディストリビュ
    ータセルとを配線するクロック信号配線を備えたことを
    特徴とするマスタスライス方式集積回路。
JP62138859A 1987-06-04 1987-06-04 マスタスライス方式集積回路 Expired - Fee Related JPH0815210B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62138859A JPH0815210B2 (ja) 1987-06-04 1987-06-04 マスタスライス方式集積回路
US07/202,044 US4851717A (en) 1987-06-04 1988-06-03 Master slice integrated circuit capable of high speed operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62138859A JPH0815210B2 (ja) 1987-06-04 1987-06-04 マスタスライス方式集積回路

Publications (2)

Publication Number Publication Date
JPS63304641A JPS63304641A (ja) 1988-12-12
JPH0815210B2 true JPH0815210B2 (ja) 1996-02-14

Family

ID=15231809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62138859A Expired - Fee Related JPH0815210B2 (ja) 1987-06-04 1987-06-04 マスタスライス方式集積回路

Country Status (2)

Country Link
US (1) US4851717A (ja)
JP (1) JPH0815210B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251738A (ja) * 1988-03-31 1989-10-06 Toshiba Corp スタンダードセル
US4933576A (en) * 1988-05-13 1990-06-12 Fujitsu Limited Gate array device having macro cells for forming master and slave cells of master-slave flip-flop circuit
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH0229124A (ja) * 1988-07-19 1990-01-31 Toshiba Corp スタンダードセル
JPH0736422B2 (ja) * 1988-08-19 1995-04-19 株式会社東芝 クロック供給回路
US5304826A (en) * 1989-09-22 1994-04-19 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US5003204A (en) * 1989-12-19 1991-03-26 Bull Hn Information Systems Inc. Edge triggered D-type flip-flop scan latch cell with recirculation capability
US5109168A (en) * 1991-02-27 1992-04-28 Sun Microsystems, Inc. Method and apparatus for the design and optimization of a balanced tree for clock distribution in computer integrated circuits
JP3026387B2 (ja) * 1991-08-23 2000-03-27 沖電気工業株式会社 半導体集積回路
US5396129A (en) * 1992-05-25 1995-03-07 Matsushita Electronics Corporation Semiconductor integrated circuit apparatus comprising clock signal line formed in a ring shape
JP3048471B2 (ja) * 1992-09-08 2000-06-05 沖電気工業株式会社 クロック供給回路及びクロックスキュー調整方法
ES2113498T3 (es) * 1992-12-28 1998-05-01 Advanced Micro Devices Inc Circuito de microprocesador con dos señales de temporizacion.
US5444407A (en) * 1992-12-28 1995-08-22 Advanced Micro Devices, Inc. Microprocessor with distributed clock generators
US5444406A (en) * 1993-02-08 1995-08-22 Advanced Micro Devices, Inc. Self-adjusting variable drive strength buffer circuit and method for controlling the drive strength of a buffer circuit
US5742832A (en) * 1996-02-09 1998-04-21 Advanced Micro Devices Computer system with programmable driver output's strengths responsive to control signal matching preassigned address range

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1215216A (en) * 1968-05-17 1970-12-09 Venner Ltd Improvements relating to integrated circuit chips
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPS5943824B2 (ja) * 1982-03-03 1984-10-24 三菱電機株式会社 半導体集積回路装置
JPS5914648A (ja) * 1982-07-15 1984-01-25 Nec Corp マスタスライス大規模集積回路
JPS5969948A (ja) * 1982-10-15 1984-04-20 Fujitsu Ltd マスタ−スライス型半導体集積回路
US4584653A (en) * 1983-03-22 1986-04-22 Fujitsu Limited Method for manufacturing a gate array integrated circuit device
JPS6017932A (ja) * 1983-07-09 1985-01-29 Fujitsu Ltd ゲ−ト・アレイ
US4639615A (en) * 1983-12-28 1987-01-27 At&T Bell Laboratories Trimmable loading elements to control clock skew
DE3585756D1 (de) * 1984-07-02 1992-05-07 Fujitsu Ltd Halbleiterschaltungsanordnung in hauptscheibentechnik.
JPS61146951U (ja) * 1985-03-04 1986-09-10
JPS624343A (ja) * 1985-07-01 1987-01-10 Nec Corp マスタ−スライス型半導体集積回路装置
US4745084A (en) * 1986-11-12 1988-05-17 Vlsi Technology, Inc. Method of making a customized semiconductor integrated device
US4761567A (en) * 1987-05-20 1988-08-02 Advanced Micro Devices, Inc. Clock scheme for VLSI systems
US4755704A (en) * 1987-06-30 1988-07-05 Unisys Corporation Automatic clock de-skewing apparatus

Also Published As

Publication number Publication date
JPS63304641A (ja) 1988-12-12
US4851717A (en) 1989-07-25

Similar Documents

Publication Publication Date Title
JPH0815210B2 (ja) マスタスライス方式集積回路
JP2756325B2 (ja) クロック供給回路
US5208491A (en) Field programmable gate array
US3936812A (en) Segmented parallel rail paths for input/output signals
US4839821A (en) Automatic cell-layout arranging method and apparatus for polycell logic LSI
JP3441948B2 (ja) 半導体集積回路におけるクロック分配回路
JPS6361778B2 (ja)
CN101290639A (zh) 半导体集成电路以及半导体集成电路的布局方法
JPH09181187A (ja) 集積回路のクロック配線設計法
JPS59177944A (ja) 半導体集積回路装置
JPS62238645A (ja) 集積回路装置の設計方法
JPH0120536B2 (ja)
JPS59182540A (ja) 半導体装置における配線パタ−ンの設計方法
JP2757445B2 (ja) 半導体装置
JPH0260148A (ja) 半導体集積回路装置
JP2702155B2 (ja) 半導体集積回路
JPS63187647A (ja) マスタ−スライス方式の半導体集積回路
JPS6076141A (ja) 集積論理回路
JP2811740B2 (ja) 集積回路
JP2560813B2 (ja) 半導体集積回路
JPS6212666B2 (ja)
JPH0850604A (ja) クロックスキュー防止レイアウト設計方法
JPH06260555A (ja) 半導体集積回路
JPS61294833A (ja) 半導体集積回路
JPH0646653B2 (ja) マスタスライス方式半導体集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees