JPH0695735B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0695735B2 JPH0695735B2 JP60295314A JP29531485A JPH0695735B2 JP H0695735 B2 JPH0695735 B2 JP H0695735B2 JP 60295314 A JP60295314 A JP 60295314A JP 29531485 A JP29531485 A JP 29531485A JP H0695735 B2 JPH0695735 B2 JP H0695735B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- field
- vertical scanning
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体基板上にアレー状に配置した光電変換
素子と、この光電変換素子の光情報を取り出す走査回路
を集積化した固体撮像装置に関する。
素子と、この光電変換素子の光情報を取り出す走査回路
を集積化した固体撮像装置に関する。
〈従来技術〉 固体撮像装置は、空間的２次元の光情報を時系列化電気
信号に変換するもので、一般的に光電変換機能と走査機
能を備えている。
信号に変換するもので、一般的に光電変換機能と走査機
能を備えている。
ところで、標準テレビジヨン方式では、映像帯域幅を減
らすとともに解像度が高くフリツカーの少ない画像を得
るため、１フイールドを１水平走査線ごとに飛び越し走
査を行ない、２フイールドをもって１枚の画面（１フレ
ーム）として形成する、いわゆるインターレース方式が
用いられる。
らすとともに解像度が高くフリツカーの少ない画像を得
るため、１フイールドを１水平走査線ごとに飛び越し走
査を行ない、２フイールドをもって１枚の画面（１フレ
ーム）として形成する、いわゆるインターレース方式が
用いられる。
インターレースの方式としては、従来フイールド毎に異
なる組合せで２水平走査線ずつの選択を行なう方式（特
開昭52-155010号参）並びに、これを具体化した回路構
成（特開昭54-29517号参）が提案されている。以下図面
を用いてかかる従来の技術について説明する。
なる組合せで２水平走査線ずつの選択を行なう方式（特
開昭52-155010号参）並びに、これを具体化した回路構
成（特開昭54-29517号参）が提案されている。以下図面
を用いてかかる従来の技術について説明する。
第４図は、かかる従来の技術によるインターレース走査
のための第１の回路構成とその動作タイミングを示した
ものである。第４図（ａ）において、１は水平走査回路
で水平スイッチ用のMOS電界効果トレンジスタ（以下、M
OSTと略記する）２を開閉する走査パルスを出力する。
３は垂直走査回路で、（４−1,4−2,4−3,4−４）はイ
ンターレース用の切り換えスイツチ（以下、単にスイツ
チと略称する。）である。このスイツチはMOSTが用いら
れ、その一端（例えばソース）は垂直走査回路３を構成
する単位回路の各段出力Oy1，Oy2‐‐‐‐OyMにつなが
り、他端（例えばドレイン）は垂直スイツチ用MOST5の
ゲートを共通に連続した垂直走査パルス印加線L
V（LV1，LV2，LV3，LV4，LV5,----LV（2M−１），LV（2
M），LV（2M＋１））につながっている。１画面（以
下、１フレームと称する）は第１フイールド、第２フイ
ールドの２フイールドより構成されるが、スイツチ４−
1,4−２は端子６に印加される第１フイールドを形成す
る第１フイールドパルスF1，又スイツチ４−3,4−４は
端子７に印加される第２フイールドを形成する第２フイ
ールドパルスF2によって開閉する。又、PDはMOST5のソ
ースを利用した光ダイオード、Ly（LV1，LV2，LV3‐‐
‐‐）はMOST5のドレインを共通に接続した垂直信号出
力線、又、LXはMOST2のドレインを共通に接続した水平
信号出力線である。
のための第１の回路構成とその動作タイミングを示した
ものである。第４図（ａ）において、１は水平走査回路
で水平スイッチ用のMOS電界効果トレンジスタ（以下、M
OSTと略記する）２を開閉する走査パルスを出力する。
３は垂直走査回路で、（４−1,4−2,4−3,4−４）はイ
ンターレース用の切り換えスイツチ（以下、単にスイツ
チと略称する。）である。このスイツチはMOSTが用いら
れ、その一端（例えばソース）は垂直走査回路３を構成
する単位回路の各段出力Oy1，Oy2‐‐‐‐OyMにつなが
り、他端（例えばドレイン）は垂直スイツチ用MOST5の
ゲートを共通に連続した垂直走査パルス印加線L
V（LV1，LV2，LV3，LV4，LV5,----LV（2M−１），LV（2
M），LV（2M＋１））につながっている。１画面（以
下、１フレームと称する）は第１フイールド、第２フイ
ールドの２フイールドより構成されるが、スイツチ４−
1,4−２は端子６に印加される第１フイールドを形成す
る第１フイールドパルスF1，又スイツチ４−3,4−４は
端子７に印加される第２フイールドを形成する第２フイ
ールドパルスF2によって開閉する。又、PDはMOST5のソ
ースを利用した光ダイオード、Ly（LV1，LV2，LV3‐‐
‐‐）はMOST5のドレインを共通に接続した垂直信号出
力線、又、LXはMOST2のドレインを共通に接続した水平
信号出力線である。
本従来例においては、垂直走査回路３は回路を駆動する
クロックパルスより１フイールドの間に一定のタイミン
グ時間ずつシフトしたVy1，Vy2‐‐‐‐VyMの走査パル
スを回路各段の出力Oy1，Oy2‐‐‐‐OyMに順次出力す
る。
クロックパルスより１フイールドの間に一定のタイミン
グ時間ずつシフトしたVy1，Vy2‐‐‐‐VyMの走査パル
スを回路各段の出力Oy1，Oy2‐‐‐‐OyMに順次出力す
る。
また、水平走査回路１は回路を構成する単位回路の各段
の出力OX1，OX2，OX3，OX4‐‐‐‐に走査パルスVX1，V
X2，VX3，VX4‐‐‐‐を順次出力する。
の出力OX1，OX2，OX3，OX4‐‐‐‐に走査パルスVX1，V
X2，VX3，VX4‐‐‐‐を順次出力する。
垂直および水平２つの走査パルスにより、位置（X,Y）
の指定が行われ、光ダイオードPDが１フイールド期間に
蓄積した光信号電荷が垂直スイツチ５および水平スイツ
チ２を通して、出力線LX上に順次読出される。
の指定が行われ、光ダイオードPDが１フイールド期間に
蓄積した光信号電荷が垂直スイツチ５および水平スイツ
チ２を通して、出力線LX上に順次読出される。
本従来例の動作を第４図（ｂ）のタイミングチャートに
より説明する。
より説明する。
まず、第１フイールドにおいて第１フイールドパルスF1
が印加端子６を通って、スイツチ４−1,4−２のゲート
印加されているため、スイツチ４−1,4−２は導通状態
に置かれ、垂直走査回路３の各段の出力Oy1，Oy2，Oy3
‐‐‐‐OyMには各々一対の走査パルス印加線（LV1，L
V2），（LV3，LV4）、‐‐‐‐‐‐‐‐（LV（2M−
１），LV（2M））がつながることになる。
が印加端子６を通って、スイツチ４−1,4−２のゲート
印加されているため、スイツチ４−1,4−２は導通状態
に置かれ、垂直走査回路３の各段の出力Oy1，Oy2，Oy3
‐‐‐‐OyMには各々一対の走査パルス印加線（LV1，L
V2），（LV3，LV4）、‐‐‐‐‐‐‐‐（LV（2M−
１），LV（2M））がつながることになる。
一方、第２フイールドにおいては第２フイールドパルス
F2が印加端子７を通ってスイツチ４−3,4−４のゲート
に印加されるため、スイツチ４−3,4−４は導通状態
（スイツチ４−1,4−２は非導通状態）に置かれ、垂直
走査回路３の各段の出力Oy1，Oy2，Oy3‐‐‐‐OyMには
各々一対の走査パルス印加線（LV2，LV3），（LV4，
LV5）,----（LV（2M1），LV（2M＋１））がつながるこ
とになる。
F2が印加端子７を通ってスイツチ４−3,4−４のゲート
に印加されるため、スイツチ４−3,4−４は導通状態
（スイツチ４−1,4−２は非導通状態）に置かれ、垂直
走査回路３の各段の出力Oy1，Oy2，Oy3‐‐‐‐OyMには
各々一対の走査パルス印加線（LV2，LV3），（LV4，
LV5）,----（LV（2M1），LV（2M＋１））がつながるこ
とになる。
従って、フイールド毎に、異なる組合せで２行ずつの選
択が行なわれ、合成信号S1,S2を得ることができる。
択が行なわれ、合成信号S1,S2を得ることができる。
また、第５図は、かかる従来の技術の別の例を示したも
のである。第５図（ａ）において、４（４−1,4−2,4−
3,4−４）はインターレース用の切換えスイツチであ
り、スイツチ４の各ゲートは垂直走査回路３を構成する
単位回路各段の出力Oy1，Oy2,--------OyMにそれぞれつ
ながており、垂直走査パルスVy1，Vy2,----VyMにより順
次開閉する。６は第１フイールドパルスF1′を印加する
端子、また７は第２フイールドパルスF2′を印加する端
子である。スイツチ４−1,4−２の一端（例えばソー
ス）は第１フイールドパルス、他端（例えばドレイン）
は垂直走査パルス印加線LVと、スイツチ４−3,4−４の
一端（例えばソース）は第２フイールドパルス、他端
（例えばドレイン）は垂直走査パルス印加線LVとつなが
っている。本従来例の場合には選択している行の最後の
画素の読出しが完了すると、完了した光ダイオードのス
イツチは、該光ダイオードが次のフイールド期間に入射
する光学情報を蓄えるために非導通状態に戻す必要があ
り該当する走査パルス印加線LVの電圧を“0"レベルに戻
さなくてはならない。
のである。第５図（ａ）において、４（４−1,4−2,4−
3,4−４）はインターレース用の切換えスイツチであ
り、スイツチ４の各ゲートは垂直走査回路３を構成する
単位回路各段の出力Oy1，Oy2,--------OyMにそれぞれつ
ながており、垂直走査パルスVy1，Vy2,----VyMにより順
次開閉する。６は第１フイールドパルスF1′を印加する
端子、また７は第２フイールドパルスF2′を印加する端
子である。スイツチ４−1,4−２の一端（例えばソー
ス）は第１フイールドパルス、他端（例えばドレイン）
は垂直走査パルス印加線LVと、スイツチ４−3,4−４の
一端（例えばソース）は第２フイールドパルス、他端
（例えばドレイン）は垂直走査パルス印加線LVとつなが
っている。本従来例の場合には選択している行の最後の
画素の読出しが完了すると、完了した光ダイオードのス
イツチは、該光ダイオードが次のフイールド期間に入射
する光学情報を蓄えるために非導通状態に戻す必要があ
り該当する走査パルス印加線LVの電圧を“0"レベルに戻
さなくてはならない。
このため、第５図（ｂ）のタイミングチャートに示した
様に、走査パルスVy1，Vy2‐‐‐‐VyMの“1"レベル期
間が終る時点より所定の期間TFだけ以前にフイールドパ
ルスF1′，F2′の電圧を“0"レベルに落とす必要があ
る。また、時間TFの設定はスイツチ４を通して走査パル
ス印加線の電圧が“1"レベルから“0"レベルに放電する
に足りる時間であればよく、水平走査期間毎に設けられ
ている水平ブランキング期間（〜10μｓ）以内の値に設
定しておけばよい。また、水平走査パルスおよび垂直走
査パルスのタイミング関係は第１図の場合と同様であ
る。
様に、走査パルスVy1，Vy2‐‐‐‐VyMの“1"レベル期
間が終る時点より所定の期間TFだけ以前にフイールドパ
ルスF1′，F2′の電圧を“0"レベルに落とす必要があ
る。また、時間TFの設定はスイツチ４を通して走査パル
ス印加線の電圧が“1"レベルから“0"レベルに放電する
に足りる時間であればよく、水平走査期間毎に設けられ
ている水平ブランキング期間（〜10μｓ）以内の値に設
定しておけばよい。また、水平走査パルスおよび垂直走
査パルスのタイミング関係は第１図の場合と同様であ
る。
以上述べた２つの従来例では、インターレース走査方式
を具体化するための回路の構成素子数が少なく、インタ
ーレース回路まで含めた垂直走査回路１段当りのピツチ
を縮小できるため、画素の配列ピツチが減少し、解像度
の向上が期待できる。
を具体化するための回路の構成素子数が少なく、インタ
ーレース回路まで含めた垂直走査回路１段当りのピツチ
を縮小できるため、画素の配列ピツチが減少し、解像度
の向上が期待できる。
〈発明が解決しようとする問題点〉 ところが、第４図に示した従来の技術の場合には垂直走
査回路を構成する単位回路の各段の出力は、１つの切り
換えスイツチ（MOST）を介して複数個のゲートが共通接
続された垂直走査パルス印加線を駆動することになる。
そのため、垂直走査回路の単位回路の各出力段には、こ
の垂直走査パルス印加線を充分駆動できるだけの駆動能
力を持たせる必要がある。ここで、駆動能力は回路の面
積に応じて大きくなるため、かかる従来の技術において
は回路のレイアウト面積が増大するという問題点を持っ
ている。
査回路を構成する単位回路の各段の出力は、１つの切り
換えスイツチ（MOST）を介して複数個のゲートが共通接
続された垂直走査パルス印加線を駆動することになる。
そのため、垂直走査回路の単位回路の各出力段には、こ
の垂直走査パルス印加線を充分駆動できるだけの駆動能
力を持たせる必要がある。ここで、駆動能力は回路の面
積に応じて大きくなるため、かかる従来の技術において
は回路のレイアウト面積が増大するという問題点を持っ
ている。
また、第５図に示した従来の技術の場合には垂直走査回
路を構成する単位回路からの出力パルスにより、同時に
４つの切り換えスイツチがオン状態となるため、第１フ
イールドパルスを印加する端子F1と第２フイールドパル
スを印加する端子F2との間が導通状態となり、第５図
（ｂ）に示された動作タイミングでは、垂直走査パルス
印加線を駆動できないという問題点を持っている。
路を構成する単位回路からの出力パルスにより、同時に
４つの切り換えスイツチがオン状態となるため、第１フ
イールドパルスを印加する端子F1と第２フイールドパル
スを印加する端子F2との間が導通状態となり、第５図
（ｂ）に示された動作タイミングでは、垂直走査パルス
印加線を駆動できないという問題点を持っている。
本発明は、上述の従来の問題点を解決することを目的と
し構成素子数が少なく、回路のレイアウト面積が小さ
く、確実な垂直走査動作を実現できる機能を有する走査
回路を備えた固体撮像装置を提供することにある。
し構成素子数が少なく、回路のレイアウト面積が小さ
く、確実な垂直走査動作を実現できる機能を有する走査
回路を備えた固体撮像装置を提供することにある。
〈問題点を解決するための手段〉 本発明は上述の従来の問題点を解決するために二次元状
に配列された光電変換素子と、該光電変換素子の水平方
向、垂直方向の走査を行うスイツチング素子と走査回路
とを有する固体撮像装置において、前記走査回路の走査
出力のうち隣り合う２つの出力の一方を前記光電変換素
子の隣り合う２行のみの走査を行うスイツチング素子の
制御端子に入力し、他方を前記隣り合う２行とは１行ず
れた２行のみの走査を行うスイツチング素子の制御端子
に入力することを特徴とする。
に配列された光電変換素子と、該光電変換素子の水平方
向、垂直方向の走査を行うスイツチング素子と走査回路
とを有する固体撮像装置において、前記走査回路の走査
出力のうち隣り合う２つの出力の一方を前記光電変換素
子の隣り合う２行のみの走査を行うスイツチング素子の
制御端子に入力し、他方を前記隣り合う２行とは１行ず
れた２行のみの走査を行うスイツチング素子の制御端子
に入力することを特徴とする。
〈作用〉 上記構成に於いて走査出力のうち隣り合う２つの出力の
一方の出力により光電変換素子の隣り合う２行のみの走
査が行われ、他方の出力により前記隣り合う２行とは１
行ずれた２行のみの走査が行われる。
一方の出力により光電変換素子の隣り合う２行のみの走
査が行われ、他方の出力により前記隣り合う２行とは１
行ずれた２行のみの走査が行われる。
〈実施例〉 以下、本発明を実施例を参照して詳細に説明する。
第１図は、本発明による第１の実施例を示したものであ
る。
る。
第１図（ａ）において、１は、水平走査回路で水平スイ
ツチ用のMOS電界効果トランジスタ（以下、MOSTと略記
する。）２を開閉する走査パルスを出力する。３は、垂
直走査回路で、インターレース用切り換えスイツチ４
（４−1,4−2,4−3,4−４）を開閉する２組の走査パル
スを出力する。また、PCは、光電変換機能を有する感光
素子であり、その読出し用の端子５に読出し用の信号を
印加することにより、その出力端子６′に光情報が電気
信号として読出される。
ツチ用のMOS電界効果トランジスタ（以下、MOSTと略記
する。）２を開閉する走査パルスを出力する。３は、垂
直走査回路で、インターレース用切り換えスイツチ４
（４−1,4−2,4−3,4−４）を開閉する２組の走査パル
スを出力する。また、PCは、光電変換機能を有する感光
素子であり、その読出し用の端子５に読出し用の信号を
印加することにより、その出力端子６′に光情報が電気
信号として読出される。
インターレース用の切り換えスイツチ４（４−1,4−2,4
−3,4−４）は、MOSTで構成され、スイツチ４−1,4−２
のゲートは、垂直走査回路３を構成する単位回路各段の
一方の出力Oy1-1，Oy2-1,------,OyM-1にそれぞれ接続
され、スイツチ４−3,4−４のゲートは、垂直走査回路
３を構成する単位回路各段の他方の出力Oy1-2，Oy2-2,-
-----,OyM-2にそれぞれ接続されている。またスイツチ
４−1,4−２の一端（例えばソース）は、第１フイール
ドパルスF1を印加する端子７に共通に接続され、他端
（例えばドレイン）は、垂直走査パルス印加線L
V（LV1，LV2,------LV（2M−１），LV（2M））にそれぞ
れ接続されている。
−3,4−４）は、MOSTで構成され、スイツチ４−1,4−２
のゲートは、垂直走査回路３を構成する単位回路各段の
一方の出力Oy1-1，Oy2-1,------,OyM-1にそれぞれ接続
され、スイツチ４−3,4−４のゲートは、垂直走査回路
３を構成する単位回路各段の他方の出力Oy1-2，Oy2-2,-
-----,OyM-2にそれぞれ接続されている。またスイツチ
４−1,4−２の一端（例えばソース）は、第１フイール
ドパルスF1を印加する端子７に共通に接続され、他端
（例えばドレイン）は、垂直走査パルス印加線L
V（LV1，LV2,------LV（2M−１），LV（2M））にそれぞ
れ接続されている。
また、スイツチ４−3,4−４の一端（例えばソース）
は、第２フイールドパルスF2を印加する端子８に共通に
接続され、他端（例えばドレイン）は、垂直走査パルス
印加線LV（LV2，LV3,------LV（2M），LV（2M＋１））
にそれぞれ接続されている。
は、第２フイールドパルスF2を印加する端子８に共通に
接続され、他端（例えばドレイン）は、垂直走査パルス
印加線LV（LV2，LV3,------LV（2M），LV（2M＋１））
にそれぞれ接続されている。
垂直走査パルス印加線LV1，LV2,--------------LV（2M
−１），LV（2M），LV（2M＋１））には、それぞれ感光
素子PCの読出し用端子５が共通に接続され、垂直信号出
力線Ly1，Ly2，Ly3‐‐‐‐には、それぞれPCの出力端
子６′が共通に接続されている。また水平信号出力線LX
には、水平スイツチ用MOST2のドレインが共通に接続さ
れている。水平スイツチ用MOST2のゲートは、水平走査
回路１を構成する単位回路各段の出力OX1，OX2，OX3,--
----にそれぞれ接続され、また水平スイツチ用MOST2の
ソースは、垂直信号出力線Ly1，Ly2，Ly3,------にそれ
ぞれ接続されている。
−１），LV（2M），LV（2M＋１））には、それぞれ感光
素子PCの読出し用端子５が共通に接続され、垂直信号出
力線Ly1，Ly2，Ly3‐‐‐‐には、それぞれPCの出力端
子６′が共通に接続されている。また水平信号出力線LX
には、水平スイツチ用MOST2のドレインが共通に接続さ
れている。水平スイツチ用MOST2のゲートは、水平走査
回路１を構成する単位回路各段の出力OX1，OX2，OX3,--
----にそれぞれ接続され、また水平スイツチ用MOST2の
ソースは、垂直信号出力線Ly1，Ly2，Ly3,------にそれ
ぞれ接続されている。
次に、以上の様に構成された本実施例の具体的動作を第
１図（ｂ）のタイミング・チヤートを用いて説明する。
［ここでは、スイツチング素子がＰチヤンネルMOSTであ
る場合を考え負論理（負に高い電圧を“1",アース電圧
を“0"と定義する）を用いて説明するが、極性を反転す
ればＮチヤンネルMOSTについても全く同様である］。
１図（ｂ）のタイミング・チヤートを用いて説明する。
［ここでは、スイツチング素子がＰチヤンネルMOSTであ
る場合を考え負論理（負に高い電圧を“1",アース電圧
を“0"と定義する）を用いて説明するが、極性を反転す
ればＮチヤンネルMOSTについても全く同様である］。
垂直走査回路３は、２つのクロツク・パルスＶφ１、Ｖ
φ２によって駆動され、１フイールドの間に一定のタイ
ミング時間ずつシフトした２組の走査パルス（Vy1-2，V
y2-2,----,VyM-1），（Vy1-1，Vy1-2,----,VyM-2）を回
路各段（1,2,3,------M）の２組の出力端子（Oy1-1，O
y2-1,----,OyM-1），Oy1-2，Oy2-2,----,OyM-2）にそれ
ぞれ順次出力し、切り換えスイツチ（４−1,4−2,4−3,
4−４）を順次開閉する。また水平走査回路１は、回路
各段（1,2,3,----）の出力端子OX1，OX2，OX3‐‐‐‐
に水平走査パルスVX1，VX2，VX3‐‐‐‐を順次出力
し、水平スイツチ用MOST2を順次開閉する。
φ２によって駆動され、１フイールドの間に一定のタイ
ミング時間ずつシフトした２組の走査パルス（Vy1-2，V
y2-2,----,VyM-1），（Vy1-1，Vy1-2,----,VyM-2）を回
路各段（1,2,3,------M）の２組の出力端子（Oy1-1，O
y2-1,----,OyM-1），Oy1-2，Oy2-2,----,OyM-2）にそれ
ぞれ順次出力し、切り換えスイツチ（４−1,4−2,4−3,
4−４）を順次開閉する。また水平走査回路１は、回路
各段（1,2,3,----）の出力端子OX1，OX2，OX3‐‐‐‐
に水平走査パルスVX1，VX2，VX3‐‐‐‐を順次出力
し、水平スイツチ用MOST2を順次開閉する。
かかる固体撮像装置を、標準テレビ周波数で動作させた
場合、２組の垂直走査パルス（Vy1-1，Vy2-1,----
VyM-1），（Vy1-2，Vy2-2,----VyM-2）の出力周波数
は、それぞれ15.73KHzとなり、２つのフイールド・パル
スF1，F2は、それぞれ対応するフイールドにおいて60Hz
の周波数で能動状態となる。
場合、２組の垂直走査パルス（Vy1-1，Vy2-1,----
VyM-1），（Vy1-2，Vy2-2,----VyM-2）の出力周波数
は、それぞれ15.73KHzとなり、２つのフイールド・パル
スF1，F2は、それぞれ対応するフイールドにおいて60Hz
の周波数で能動状態となる。
まず第１フイールドにおいては、垂直走査回路３の単位
回路各段から２組の出力走査パルスのうち、一方（本実
施例では、Vy1-2，Vy2-2,----,VyM-2）のパルスが、水
平ブランキング（H,B）期間 内に発生する様に、垂直走査回路３を駆動する。また、
第１フイールドにおいては、２つのフイールド・パルス
のうち一方（本実施例ではF2）を“0"レベルに設定す
る。
回路各段から２組の出力走査パルスのうち、一方（本実
施例では、Vy1-2，Vy2-2,----,VyM-2）のパルスが、水
平ブランキング（H,B）期間 内に発生する様に、垂直走査回路３を駆動する。また、
第１フイールドにおいては、２つのフイールド・パルス
のうち一方（本実施例ではF2）を“0"レベルに設定す
る。
従って、第１フイールドにおいては、水平ブランキング
期間 中に、垂直走査パルス（Vy1-2，Vy2-2,----,VyM-2）が
“1"レベルとなる。垂直走査パルスが“1"レベルの際に
切り換えスイツチ４−3,4−４がオン状態となるが、垂
直走査パルス印加線（LV2，LV3,------,LV（2M＋１））
には、第２フイールド・パルス印加端子８から“0"レベ
ルが印加されている。したがって、各垂直走査パルス印
加線（LV2，LV3,----,LV（2M＋１））に共通接続された
各感光素子PCは読出し動作を行なわれない。
期間 中に、垂直走査パルス（Vy1-2，Vy2-2,----,VyM-2）が
“1"レベルとなる。垂直走査パルスが“1"レベルの際に
切り換えスイツチ４−3,4−４がオン状態となるが、垂
直走査パルス印加線（LV2，LV3,------,LV（2M＋１））
には、第２フイールド・パルス印加端子８から“0"レベ
ルが印加されている。したがって、各垂直走査パルス印
加線（LV2，LV3,----,LV（2M＋１））に共通接続された
各感光素子PCは読出し動作を行なわれない。
一方、水平ブランキング期間以外において垂直走査パル
ス（Vy1-1，Vy2-1,----,VyM-1）が“1"レベルとなり、
かかる“1"レベルにより切り換えスイツチ４−1,4−２
がオン状態となり、垂直走査パルス印加線（LV1，LV2,-
-----,LV（2M−１））には、第１フイールド・パルス印
加端子７からフイールド・パルスF1が印加される。した
がって、フイールド・パルスF1が“1"レベルの時に各垂
直走査パルス印加線（LV1，LV2,----,LV（2M−１））に
共通接続された各感光素子PCは各水平走査パルスVX1，V
X2,----VXNに応じて順次読出し動作が行なわれる。
ス（Vy1-1，Vy2-1,----,VyM-1）が“1"レベルとなり、
かかる“1"レベルにより切り換えスイツチ４−1,4−２
がオン状態となり、垂直走査パルス印加線（LV1，LV2,-
-----,LV（2M−１））には、第１フイールド・パルス印
加端子７からフイールド・パルスF1が印加される。した
がって、フイールド・パルスF1が“1"レベルの時に各垂
直走査パルス印加線（LV1，LV2,----,LV（2M−１））に
共通接続された各感光素子PCは各水平走査パルスVX1，V
X2,----VXNに応じて順次読出し動作が行なわれる。
以上の動作により、第１フイールドにおいては、
（LV1，LV2），（LV3，LV4）‐‐‐‐‐‐（LV（2M−
１））LV2M）の組合せで同時に２行の感光素子PCが選択
され、その光情報がそれぞれ垂直信号出力線Ly1，Ly2，
Ly3‐‐‐‐に読出される。
（LV1，LV2），（LV3，LV4）‐‐‐‐‐‐（LV（2M−
１））LV2M）の組合せで同時に２行の感光素子PCが選択
され、その光情報がそれぞれ垂直信号出力線Ly1，Ly2，
Ly3‐‐‐‐に読出される。
次に第２フイールドにおいては、垂直走査回路３の単位
回路各段からの２組の出力走査パルスのうち、他方（本
実施例では、Vy1-1，Vy2-1,----,VyM-1）のパルスが、
水平ブランキング期間 内に発生する様に、垂直走査回路３を駆動する。また、
第２フイールドにおいては、２つのフイールド・パルス
のうち他方（本実施例ではF1）を“0"レベルに設定す
る。
回路各段からの２組の出力走査パルスのうち、他方（本
実施例では、Vy1-1，Vy2-1,----,VyM-1）のパルスが、
水平ブランキング期間 内に発生する様に、垂直走査回路３を駆動する。また、
第２フイールドにおいては、２つのフイールド・パルス
のうち他方（本実施例ではF1）を“0"レベルに設定す
る。
したがって、第２フイールドにおいては、水平ブランキ
ング期間中、垂直走査パルス（Vy1-1，Vy2-1,----,V
yM-1）が“1"レベルの時に切り換えスイツチ４−1,4−
２がオン状態となり、垂直走査パルス印加線（LV1，
LV2,----,LV（2M））には、第１フイールド・パルス印
加端子７から“0"レベルが印加される。したがって、各
垂直走査パルス印加線（LV1，LV2,----,LV（2M））に共
通接続された各感光PCは読出し動作を行なわない。
ング期間中、垂直走査パルス（Vy1-1，Vy2-1,----,V
yM-1）が“1"レベルの時に切り換えスイツチ４−1,4−
２がオン状態となり、垂直走査パルス印加線（LV1，
LV2,----,LV（2M））には、第１フイールド・パルス印
加端子７から“0"レベルが印加される。したがって、各
垂直走査パルス印加線（LV1，LV2,----,LV（2M））に共
通接続された各感光PCは読出し動作を行なわない。
一方、水平ブランキング期間以外において垂直走査パル
ス（Vy1-2，Vy2-2,----,VyM-2）が“1"レベルとなり、
かかる“1"レベルにより切り換えスイツチ４−3,4−４
がオン状態となり、垂直走査パルス印加線（LV2，LV3,-
-----,LV（2M＋１））には、第２フイールド・パルス印
加端子８からフイールド・パルスF2が印加される。した
がって、フイールド・パルスF2が“1"レベルの時に、各
垂直走査パルス印加線（LV2，LV3,------,LV（2M＋
１））に共通接続された各感光素子PCは各走査パルスV
X1，VX2,----VXNに応じて順次読出し動作が行なわれ
る。
ス（Vy1-2，Vy2-2,----,VyM-2）が“1"レベルとなり、
かかる“1"レベルにより切り換えスイツチ４−3,4−４
がオン状態となり、垂直走査パルス印加線（LV2，LV3,-
-----,LV（2M＋１））には、第２フイールド・パルス印
加端子８からフイールド・パルスF2が印加される。した
がって、フイールド・パルスF2が“1"レベルの時に、各
垂直走査パルス印加線（LV2，LV3,------,LV（2M＋
１））に共通接続された各感光素子PCは各走査パルスV
X1，VX2,----VXNに応じて順次読出し動作が行なわれ
る。
以上の動作により、第２フイールドにおいては、
（LV2，LV3），（LV4，LV5）‐‐‐‐（LV（2M）），LV
（2M＋１））の組合せで、同時に２行の感光素子PCが選
択され、その光情報がそれぞれ垂直信号出力線Ly1，
Ly2，Ly3‐‐‐‐に読出される。
（LV2，LV3），（LV4，LV5）‐‐‐‐（LV（2M）），LV
（2M＋１））の組合せで、同時に２行の感光素子PCが選
択され、その光情報がそれぞれ垂直信号出力線Ly1，
Ly2，Ly3‐‐‐‐に読出される。
本実施例の場合、選択している行の最後の画素の読出し
が終了すると、終了した感光素子PCは、その感光素子PC
が次のフイールド期間に入射する光情報を蓄えるための
初期状態にもどす必要があり、該当する垂直走査パルス
印加線LVの電圧レベルを“0"レベルに戻さなくてはなら
ない。そこで、各フイールド・パルスF1，F2が“1"レベ
ルである期間は、垂直走査パルスVyが“1"レベルである
期間よりも時間TFだけ短く設定してある。したがって、
かかる時間TFの間には切換スイツチ４は導通してかつ、
各フイールド・パルスF1，F2は“0"レベルであって各垂
直走査パルス印加線LVは“0"レベルにリセツトされる。
この時間TFの設定は、切り換えスイツチ４を通して垂直
走査パルス印加線LVの電圧が“1"レベルから“0"レベル
に放電するに足りる時間であればよく、かかる時間は水
平ブランキング期間（10μＳ ）以内の値に設定でき
る。
が終了すると、終了した感光素子PCは、その感光素子PC
が次のフイールド期間に入射する光情報を蓄えるための
初期状態にもどす必要があり、該当する垂直走査パルス
印加線LVの電圧レベルを“0"レベルに戻さなくてはなら
ない。そこで、各フイールド・パルスF1，F2が“1"レベ
ルである期間は、垂直走査パルスVyが“1"レベルである
期間よりも時間TFだけ短く設定してある。したがって、
かかる時間TFの間には切換スイツチ４は導通してかつ、
各フイールド・パルスF1，F2は“0"レベルであって各垂
直走査パルス印加線LVは“0"レベルにリセツトされる。
この時間TFの設定は、切り換えスイツチ４を通して垂直
走査パルス印加線LVの電圧が“1"レベルから“0"レベル
に放電するに足りる時間であればよく、かかる時間は水
平ブランキング期間（10μＳ ）以内の値に設定でき
る。
また、本実施例の動作では、第１フイールドに於いては
（2M＋１）行目の画素が、また第２フイールドに於いて
は１行目の画素が選択されないため、１行目と2M＋１行
目が光情報を蓄積する時間は２倍となり他の行の画素に
より大きな信号が現われる。この信号については、１行
目と2M＋１行目の選択期間をフイールド毎に設けられて
いる垂直ブランキング期間内（通常約3ms＝約40走査
線）に収めれば問題はない。
（2M＋１）行目の画素が、また第２フイールドに於いて
は１行目の画素が選択されないため、１行目と2M＋１行
目が光情報を蓄積する時間は２倍となり他の行の画素に
より大きな信号が現われる。この信号については、１行
目と2M＋１行目の選択期間をフイールド毎に設けられて
いる垂直ブランキング期間内（通常約3ms＝約40走査
線）に収めれば問題はない。
さらに、本実施例の第１図（ｂ）のタイミングチヤート
では、第１フイールドから第２フイールドに切り換わる
際に、１水平走査期間（〜64μＳ）分のクロツク停止期
間TNが存在するが、これについても、この時間THを垂直
ブランキング期間内に収めているので何ら問題はない。
では、第１フイールドから第２フイールドに切り換わる
際に、１水平走査期間（〜64μＳ）分のクロツク停止期
間TNが存在するが、これについても、この時間THを垂直
ブランキング期間内に収めているので何ら問題はない。
さらに、本実施例の動作では、各フイールド・パルス
F1，F2が、ともに｛１水平走査期間（64μＳ）−水平
ブランキング期間（x10μＳ｝の間、常に“1"レベルと
なっているが、各フイールド・パルスF1，F2が“1"レベ
ルにある期間及びその回数はこれに限定されるものでは
ない。すなわち、本実施例において記載した感光素子PC
としては、MOS型,SIT型等多種のものが考えられ、この
内例えばSIT型の感光素子を用いる場合には、前記フイ
ールド・パルスとして１水平走査期間（64μＳ）中に
２つのパルスを印加し、一方を光情報読出し用、他方を
光情報消去用として、使用することが考えられる。
F1，F2が、ともに｛１水平走査期間（64μＳ）−水平
ブランキング期間（x10μＳ｝の間、常に“1"レベルと
なっているが、各フイールド・パルスF1，F2が“1"レベ
ルにある期間及びその回数はこれに限定されるものでは
ない。すなわち、本実施例において記載した感光素子PC
としては、MOS型,SIT型等多種のものが考えられ、この
内例えばSIT型の感光素子を用いる場合には、前記フイ
ールド・パルスとして１水平走査期間（64μＳ）中に
２つのパルスを印加し、一方を光情報読出し用、他方を
光情報消去用として、使用することが考えられる。
さらに、本実施例において、例えば感光素子PCとして非
破壊に非情報を読出すことのできるSIT型のものを用い
る場合には、第１図（ｃ）に示す様に、垂直走査回路３
を駆動するタイミング並びにフイールド・パルスF1，F2
を印加するタイミングを変えることで容易にノンインタ
ーレース方式で信号を取り出すことも可能である。即
ち、第１図（ｃ）に示すタイミングに依れば、最初の水
平走査期間（第１図（ｃ）の1Hとして示す）に垂直走査
回路３からの出力として出力端子Oy1-1が“1"レベルと
なり、この場合フイールドパルスF1が“1"レベルである
ためスイツチ４−1,4−２が導通し、垂直走査パルス印
加線LV1，LV2を介して１行目,2行目の感光素子PCが読み
出され、次の１水平走査期間（第１図（ｃ）の2Hとして
示す）に垂直走査回路３からの出力としては出力端子O
y1-2が“1"レベルとなり、この場合にはフイールドパル
スF2が“1"レベルであるためスイツチ４−3,4−４が導
通し垂直走査パルス印加線LV2，LV3を介して２行目,3行
目の感光素子PCが読み出される。
破壊に非情報を読出すことのできるSIT型のものを用い
る場合には、第１図（ｃ）に示す様に、垂直走査回路３
を駆動するタイミング並びにフイールド・パルスF1，F2
を印加するタイミングを変えることで容易にノンインタ
ーレース方式で信号を取り出すことも可能である。即
ち、第１図（ｃ）に示すタイミングに依れば、最初の水
平走査期間（第１図（ｃ）の1Hとして示す）に垂直走査
回路３からの出力として出力端子Oy1-1が“1"レベルと
なり、この場合フイールドパルスF1が“1"レベルである
ためスイツチ４−1,4−２が導通し、垂直走査パルス印
加線LV1，LV2を介して１行目,2行目の感光素子PCが読み
出され、次の１水平走査期間（第１図（ｃ）の2Hとして
示す）に垂直走査回路３からの出力としては出力端子O
y1-2が“1"レベルとなり、この場合にはフイールドパル
スF2が“1"レベルであるためスイツチ４−3,4−４が導
通し垂直走査パルス印加線LV2，LV3を介して２行目,3行
目の感光素子PCが読み出される。
したがって上述の様に感光素子PCが非破壊に光情報を読
み出すことが出来、かかるタイミングでの動作を続けれ
ば最初の１水平走査期間では１行目,2行目が読み出さ
れ、次の１水平走査期間では２行目,3行目が読み出され
るという様に、いわゆるノンインターレース方式で信号
を読み出すことが出来る。
み出すことが出来、かかるタイミングでの動作を続けれ
ば最初の１水平走査期間では１行目,2行目が読み出さ
れ、次の１水平走査期間では２行目,3行目が読み出され
るという様に、いわゆるノンインターレース方式で信号
を読み出すことが出来る。
第２図は、本発明による第２の実施例を示したものであ
る。
る。
第２図（ａ）の構成図において、第１図（ａ）と同一符
号のものは、同一または、均等部分を示すものとする。
号のものは、同一または、均等部分を示すものとする。
インターレース用の切り換えスイツチ４（４−1,4−2,4
−3,4−４）は、MOSTで構成され、スイツチ４−1,4−２
のゲートは垂直走査回路３を構成する単位回路各段の一
方の出力Oy1-1，Oy2-1,----OyM-1にそれぞれ接続され、
スイツチ４−3,4−４のゲートは垂直走査回路３を構成
する単位回路各段の他方の出力Oy1-2，Oy2-2,----OyM-2
にそれぞれ接続されている。また、スイツチ４−1,4−
2,4−3,4−４の一端（例えばソース）はフイールド・パ
ルスＦを印加する端子９に共通に接続され、他端（例え
ばドレイン）は、それぞれ対応する垂直走査パルス印加
線LV（LV1，LV2,----LV（2M＋１））に接続されてい
る。
−3,4−４）は、MOSTで構成され、スイツチ４−1,4−２
のゲートは垂直走査回路３を構成する単位回路各段の一
方の出力Oy1-1，Oy2-1,----OyM-1にそれぞれ接続され、
スイツチ４−3,4−４のゲートは垂直走査回路３を構成
する単位回路各段の他方の出力Oy1-2，Oy2-2,----OyM-2
にそれぞれ接続されている。また、スイツチ４−1,4−
2,4−3,4−４の一端（例えばソース）はフイールド・パ
ルスＦを印加する端子９に共通に接続され、他端（例え
ばドレイン）は、それぞれ対応する垂直走査パルス印加
線LV（LV1，LV2,----LV（2M＋１））に接続されてい
る。
第２図（ｂ）は、本実施例の具体的動作を示したタイミ
ングチヤートである。本実施例では、フイールド・パル
スＦは１個の端子９から印加されるだけであるため、前
記第１の実施例よりもさらに回路構成が簡単になる。第
２図（ｂ）において、基本的なタイミング関係は、第１
図（ｂ）と同じである。尚、本実施例においてはフイー
ルドパルスＦとVy1-1〜VyM-1、Vy1-2〜VyM-2として示し
た垂直走査回路３の出力との位相関係を第２図（ｂ）に
示す様にフイールド毎に変えることによってインターレ
ースを行うことが出来る。また本第２の実施例において
も、第１の実施例同様、パルスのタイミングを変えるこ
とによりノンインターレース方式で信号を取り出すこと
が可能である。
ングチヤートである。本実施例では、フイールド・パル
スＦは１個の端子９から印加されるだけであるため、前
記第１の実施例よりもさらに回路構成が簡単になる。第
２図（ｂ）において、基本的なタイミング関係は、第１
図（ｂ）と同じである。尚、本実施例においてはフイー
ルドパルスＦとVy1-1〜VyM-1、Vy1-2〜VyM-2として示し
た垂直走査回路３の出力との位相関係を第２図（ｂ）に
示す様にフイールド毎に変えることによってインターレ
ースを行うことが出来る。また本第２の実施例において
も、第１の実施例同様、パルスのタイミングを変えるこ
とによりノンインターレース方式で信号を取り出すこと
が可能である。
第３図は、本発明による第３の実施例を示したものであ
る。
る。
第３図（ａ）の構成図において、第１図（ａ）と同一符
号のものは、同一または、均等部分を示すものとする。
号のものは、同一または、均等部分を示すものとする。
インターレース用の切り換えスイツチ４（４−1,4−2,4
−3,4−４）は、MOSTで構成され、スイツチ４−1,4−２
のゲートは垂直走査回路３を構成する単位回路各段の一
方の出力Oy1-1，Oy2-1,----OyM-1にそれぞれ接続され、
スイツチ４−3,4−４のゲートは垂直走査回路３を構成
する単位回路各段の他方の出力Oy1-2，Oy2-2,----OyM-2
にそれぞれ接続されている。また、スイツチ４−1,4−
３の一端（例えばソース）は第１フイールド・パルス
F1′を印加する端子10に共通に接続され、他端（例えば
ドレイン）は垂直走査パルス印加線LV（LV1，LV2,----L
V（2M））にそれぞれ接続されている。
−3,4−４）は、MOSTで構成され、スイツチ４−1,4−２
のゲートは垂直走査回路３を構成する単位回路各段の一
方の出力Oy1-1，Oy2-1,----OyM-1にそれぞれ接続され、
スイツチ４−3,4−４のゲートは垂直走査回路３を構成
する単位回路各段の他方の出力Oy1-2，Oy2-2,----OyM-2
にそれぞれ接続されている。また、スイツチ４−1,4−
３の一端（例えばソース）は第１フイールド・パルス
F1′を印加する端子10に共通に接続され、他端（例えば
ドレイン）は垂直走査パルス印加線LV（LV1，LV2,----L
V（2M））にそれぞれ接続されている。
またスイツチ４−2,4−４の一端（例えばソース）は第
２フイールド・パルスF2′を印加する端子11に共通に接
続され、他端（例えばドレイン）は垂直走査パルス印加
線LV（LV2，LV3,----LV（2M＋１））にそれぞれ接続さ
れている。
２フイールド・パルスF2′を印加する端子11に共通に接
続され、他端（例えばドレイン）は垂直走査パルス印加
線LV（LV2，LV3,----LV（2M＋１））にそれぞれ接続さ
れている。
第３図（ｂ）は、本実施例の具体的動作を示したタイミ
ングチヤートである。第３図（ｂ）において、基本的な
タイミング関係は、第１図（ｂ）と同じである。本実施
例では、例えば同時に選択されたある２行の垂直走査パ
ルス印加線LVi，LV（ｉ＋１）に対して、２つのフイー
ルド・パルス印加端子10及び11から独立に走査パルスを
印加することができるため、例えば第３図（ｃ）に示す
ようなタイミングでF1′，F2′を発生させれば１本の信
号出力線だけで時分割的に２行分の信号を読出すことが
できる。また、本第３の実施例においても、第１の実施
例同様、パルスのタイミングを変えることによりノンイ
ンターレース方式で信号を取り出すことが可能である。
ングチヤートである。第３図（ｂ）において、基本的な
タイミング関係は、第１図（ｂ）と同じである。本実施
例では、例えば同時に選択されたある２行の垂直走査パ
ルス印加線LVi，LV（ｉ＋１）に対して、２つのフイー
ルド・パルス印加端子10及び11から独立に走査パルスを
印加することができるため、例えば第３図（ｃ）に示す
ようなタイミングでF1′，F2′を発生させれば１本の信
号出力線だけで時分割的に２行分の信号を読出すことが
できる。また、本第３の実施例においても、第１の実施
例同様、パルスのタイミングを変えることによりノンイ
ンターレース方式で信号を取り出すことが可能である。
以上説明した実施例においては走査回路として２相駆動
されるシフトレジスタを用いたが、走査回路としては２
相駆動のシフトレジスタに限るものではなく、例えば１
相の駆動回路を用いてもよい。
されるシフトレジスタを用いたが、走査回路としては２
相駆動のシフトレジスタに限るものではなく、例えば１
相の駆動回路を用いてもよい。
また制御端子を有するスイツチング素子としてMOSトラ
ンジスタを用いたが、かかるトランジスタに限るもので
はなく、他のスイツチング素子であってもよい。
ンジスタを用いたが、かかるトランジスタに限るもので
はなく、他のスイツチング素子であってもよい。
また本実施例では隣り合う２つの出力のうち一方の出力
が制御端子に入力するスイツチング素子であって隣り合
う２行のみの走査を行うスイツチング素子をスイツチ４
−1,4−２とし、他方の出力が制御端子に入力するスイ
ツチング素子であって前記２行とは１行ずれた２行の走
査を行うスイツチング素子をスイツチ４−3,4−４とし
た。
が制御端子に入力するスイツチング素子であって隣り合
う２行のみの走査を行うスイツチング素子をスイツチ４
−1,4−２とし、他方の出力が制御端子に入力するスイ
ツチング素子であって前記２行とは１行ずれた２行の走
査を行うスイツチング素子をスイツチ４−3,4−４とし
た。
以上、詳細に説明した様に、本実施例の固体撮像装置に
おいては、垂直走査回路を構成する単位回路の各段に設
けた２個の出力端子に、４個の切り換えスイツチMOSTの
各ゲートを接続し、第1,第２のスイツチMOST（実施例の
スイツチ４−1,4−２に相当する）と第3,第４のスイツ
チMOST（実施例のスイツチ４−3,4−４に相当する）と
を個別に開閉させ、かつその開閉期間を第１フイールド
と第２フイールドとで変化させることにより、フイール
ド毎に異なる組合せで２行ずつの選択を行なうインター
レース走査を行なうことができる。
おいては、垂直走査回路を構成する単位回路の各段に設
けた２個の出力端子に、４個の切り換えスイツチMOSTの
各ゲートを接続し、第1,第２のスイツチMOST（実施例の
スイツチ４−1,4−２に相当する）と第3,第４のスイツ
チMOST（実施例のスイツチ４−3,4−４に相当する）と
を個別に開閉させ、かつその開閉期間を第１フイールド
と第２フイールドとで変化させることにより、フイール
ド毎に異なる組合せで２行ずつの選択を行なうインター
レース走査を行なうことができる。
また、第１図（ｃ）を用いて説明した様に垂直走査回路
並びに４個の切り換えスイツチの駆動タイミングを変更
するだけで、容易にインターレース走査を行なうことも
できる。
並びに４個の切り換えスイツチの駆動タイミングを変更
するだけで、容易にインターレース走査を行なうことも
できる。
さらに、本実施例の固体撮像装置における走査回路で
は、垂直走査回路を構成する単位回路の各段の各出力
は、それぞれ２個のみスイツチMOSTのゲートを駆動する
だけで良いため、各出力回路の駆動能力を最小化するこ
とができ、垂直走査回路１段当りのレイアウト面積を最
小化することができる。従って、本実施例は、固体撮像
装置の高解像度化、多機能化を計る上で、非常に実用価
値の高いものである。
は、垂直走査回路を構成する単位回路の各段の各出力
は、それぞれ２個のみスイツチMOSTのゲートを駆動する
だけで良いため、各出力回路の駆動能力を最小化するこ
とができ、垂直走査回路１段当りのレイアウト面積を最
小化することができる。従って、本実施例は、固体撮像
装置の高解像度化、多機能化を計る上で、非常に実用価
値の高いものである。
〈発明の効果〉 以上説明した様に本発明に依れば、走査回路の走査出力
は２行の走査を行うスイツチング素子の制御端子に入力
されているので、前記走査出力の駆動能力を最小化する
ことが出来、走査回路の一段当りのレイアウト面積を最
小化することが出来、更に走査回路の走査出力のうち隣
り合う２つの出力はともに２行のみの走査を行うスイツ
チング素子の制御端子に入力され、かつ前記２行は１行
ずれているのでインターレース走査を確実に行うことが
出来る。
は２行の走査を行うスイツチング素子の制御端子に入力
されているので、前記走査出力の駆動能力を最小化する
ことが出来、走査回路の一段当りのレイアウト面積を最
小化することが出来、更に走査回路の走査出力のうち隣
り合う２つの出力はともに２行のみの走査を行うスイツ
チング素子の制御端子に入力され、かつ前記２行は１行
ずれているのでインターレース走査を確実に行うことが
出来る。
第１図は、本発明による固体撮像装置の第１の実施例を
説明する図面で、第１図（ａ）は、第１実施例の回路構
成図、第１図（ｂ）は、第１実施例の第１の動作タイミ
ング・チヤート、第１図（ｃ）は、第１実施例の第２の
動作タイミング・チヤート。 第２図は、本発明による固体撮像装置の第２の実施例を
説明する図面で、第２図（ａ）は、第２実施例の回路構
成図、第２図（ｂ）は、動作タイミング・チヤート。 第３図は、本発明による固体撮像装置の第３の実施例を
説明する図面で、第３図（ａ）は、第３実施例の回路構
成図、第３図（ｂ）は、第１の動作タイミング・チヤー
ト。第３図（ｃ）は、第２の動作タイミング・チヤー
ト。 第４図は、第１の従来例を説明する図面で、第４図
（ａ）は、従来例１の回路構成図、第４図（ｂ）は、従
来例１の動作タイミング・チヤート。 第５図は、第２の従来例を説明する図面で、第５図
（ａ）は、従来例２の回路構成図、第５図（ｂ）は、従
来例２の動作タイミング・チヤートである。 １……水平走査回路、 ２……水平スイツチ、 ３……垂直走査回路， ４……切り変えスイツチ、 PC……感光素子、 ５……読出し端子、 ６……出力端子、 LV……垂直走査パルス印加線、 Ly……垂直信号出力線、 LX……水平信号出力線。
説明する図面で、第１図（ａ）は、第１実施例の回路構
成図、第１図（ｂ）は、第１実施例の第１の動作タイミ
ング・チヤート、第１図（ｃ）は、第１実施例の第２の
動作タイミング・チヤート。 第２図は、本発明による固体撮像装置の第２の実施例を
説明する図面で、第２図（ａ）は、第２実施例の回路構
成図、第２図（ｂ）は、動作タイミング・チヤート。 第３図は、本発明による固体撮像装置の第３の実施例を
説明する図面で、第３図（ａ）は、第３実施例の回路構
成図、第３図（ｂ）は、第１の動作タイミング・チヤー
ト。第３図（ｃ）は、第２の動作タイミング・チヤー
ト。 第４図は、第１の従来例を説明する図面で、第４図
（ａ）は、従来例１の回路構成図、第４図（ｂ）は、従
来例１の動作タイミング・チヤート。 第５図は、第２の従来例を説明する図面で、第５図
（ａ）は、従来例２の回路構成図、第５図（ｂ）は、従
来例２の動作タイミング・チヤートである。 １……水平走査回路、 ２……水平スイツチ、 ３……垂直走査回路， ４……切り変えスイツチ、 PC……感光素子、 ５……読出し端子、 ６……出力端子、 LV……垂直走査パルス印加線、 Ly……垂直信号出力線、 LX……水平信号出力線。
Claims (1)
- 【請求項１】二次元状に配列された光電変換素子と、 該光電変換素子の垂直方向の走査を行う為の複数の単位
回路からなる垂直走査回路であって、各単位回路は２つ
の出力端子を有し、該２つの端子は１水平期間内に所定
のずれたタイミングで順次パルス信号を出力する垂直走
査回路と、 前記垂直走査回路の各単位回路から１水平期間内に順次
得られる２つのパルス信号のうち、一方のパルス信号出
力を前記光電変換素子の所定の隣り合う２行の走査を行
う為の第１のスイッチング手段の制御端子に入力し、他
方のパルス信号を前記所定の隣り合う２行とは１行ずれ
た２行の走査を行う為の第２のスイッチング手段の制御
端子に入力する接続手段と、 を有する事を特徴とする固体撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295314A JPH0695735B2 (ja) | 1985-12-25 | 1985-12-25 | 固体撮像装置 |
| US06/944,864 US4851917A (en) | 1985-12-25 | 1986-12-22 | Solid state image pickup apparatus with interlaced row pair readout |
| DE19863644266 DE3644266A1 (de) | 1985-12-25 | 1986-12-23 | Festkoerper-bildaufnahmevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295314A JPH0695735B2 (ja) | 1985-12-25 | 1985-12-25 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62151078A JPS62151078A (ja) | 1987-07-06 |
| JPH0695735B2 true JPH0695735B2 (ja) | 1994-11-24 |
Family
ID=17819002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60295314A Expired - Lifetime JPH0695735B2 (ja) | 1985-12-25 | 1985-12-25 | 固体撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4851917A (ja) |
| JP (1) | JPH0695735B2 (ja) |
| DE (1) | DE3644266A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262870A (en) * | 1989-02-10 | 1993-11-16 | Canon Kabushiki Kaisha | Image sensor in which reading and resetting are simultaneously performed |
| JPH03161973A (ja) * | 1989-11-21 | 1991-07-11 | Nec Corp | 固体撮像装置 |
| US4996413A (en) * | 1990-02-27 | 1991-02-26 | General Electric Company | Apparatus and method for reading data from an image detector |
| JP2964354B2 (ja) * | 1991-01-18 | 1999-10-18 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
| JPH0654259A (ja) * | 1992-07-31 | 1994-02-25 | Sony Corp | Ｆｉｔ型固体撮像装置 |
| US5453611A (en) * | 1993-01-01 | 1995-09-26 | Canon Kabushiki Kaisha | Solid-state image pickup device with a plurality of photoelectric conversion elements on a common semiconductor chip |
| JPH06334920A (ja) * | 1993-03-23 | 1994-12-02 | Nippon Hoso Kyokai <Nhk> | 固体撮像素子とその駆動方法 |
| JP3511772B2 (ja) | 1995-12-21 | 2004-03-29 | ソニー株式会社 | 固体撮像素子、固体撮像素子の駆動方法、カメラ装置及びカメラシステム |
| US5790191A (en) * | 1996-03-07 | 1998-08-04 | Omnivision Technologies, Inc. | Method and apparatus for preamplification in a MOS imaging array |
| US7697049B1 (en) * | 2005-05-04 | 2010-04-13 | Samsung Electrics Co., Ltd. | Better SNR ratio for downsized images using interlaced mode |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49132922A (ja) * | 1973-04-25 | 1974-12-20 | ||
| US4011441A (en) * | 1975-12-22 | 1977-03-08 | General Electric Company | Solid state imaging apparatus |
| JPS6043704B2 (ja) * | 1976-06-18 | 1985-09-30 | 株式会社日立製作所 | 固体撮像装置 |
| JPS585627B2 (ja) * | 1977-08-10 | 1983-02-01 | 株式会社日立製作所 | 固体撮像装置 |
| JPS56152382A (en) * | 1980-04-25 | 1981-11-25 | Hitachi Ltd | Solid image pickup element |
| JPS57109488A (en) * | 1980-12-26 | 1982-07-07 | Matsushita Electric Ind Co Ltd | Solid color image pickup device |
| JPS5866766U (ja) * | 1981-10-28 | 1983-05-06 | 株式会社日立製作所 | 固体撮像素子 |
| JPS5930376A (ja) * | 1982-08-13 | 1984-02-17 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS59108464A (ja) * | 1982-12-14 | 1984-06-22 | Olympus Optical Co Ltd | 固体撮像装置 |
| US4731665A (en) * | 1984-12-28 | 1988-03-15 | Canon Kabushiki Kaisha | Image sensing apparatus with read-out of selected combinations of lines |
| CA1269446C (en) * | 1984-12-28 | 1990-05-22 | Image sensing apparatus | |
| JP3276986B2 (ja) * | 1992-06-29 | 2002-04-22 | 日本電産コパル株式会社 | 開閉扉機構 |
-
1985
- 1985-12-25 JP JP60295314A patent/JPH0695735B2/ja not_active Expired - Lifetime
-
1986
- 1986-12-22 US US06/944,864 patent/US4851917A/en not_active Expired - Lifetime
- 1986-12-23 DE DE19863644266 patent/DE3644266A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3644266C2 (ja) | 1990-02-22 |
| JPS62151078A (ja) | 1987-07-06 |
| DE3644266A1 (de) | 1987-07-02 |
| US4851917A (en) | 1989-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003654B1 (ko) | 고속셔터 기능이 있는 고체 촬상소자 | |
| EP0403248B1 (en) | Photoelectric converting apparatus | |
| EP0262665A2 (en) | CCD Area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| JPS6161586B2 (ja) | ||
| US5909247A (en) | Solid-state image pickup apparatus | |
| JPS585627B2 (ja) | 固体撮像装置 | |
| KR920010511B1 (ko) | 촬상장치 | |
| EP0285894B1 (en) | Imaging apparatus | |
| JP2641802B2 (ja) | 撮像装置 | |
| JP3529190B2 (ja) | 固体撮像装置 | |
| JPH0695735B2 (ja) | 固体撮像装置 | |
| JPH06121238A (ja) | Ｃｃｄ映像素子 | |
| US5796432A (en) | Method of and apparatus for solid state imaging device | |
| US5379068A (en) | Solid state imaging devices for producing normal and mirror image signals with the use of a reversible shift register | |
| EP0851497A2 (en) | Focal plane array and driving method therefor | |
| JP3431949B2 (ja) | 固体撮像素子 | |
| US6970197B2 (en) | CCD imaging device and driving method thereof | |
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JP3866243B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JP2897665B2 (ja) | 固体撮像素子の駆動方法 | |
| JP3558505B2 (ja) | 固体撮像素子の駆動方法 | |
| JP4312358B2 (ja) | 撮像素子 | |
| JP2000032480A (ja) | ２次元カラー画像入力装置 | |
| JPH0255993B2 (ja) | ||
| JP3607730B2 (ja) | 固体撮像装置及びその駆動方法 |