JPH06121238A - Ｃｃｄ映像素子 - Google Patents
Ｃｃｄ映像素子Info
- Publication number
- JPH06121238A JPH06121238A JP3292049A JP29204991A JPH06121238A JP H06121238 A JPH06121238 A JP H06121238A JP 3292049 A JP3292049 A JP 3292049A JP 29204991 A JP29204991 A JP 29204991A JP H06121238 A JPH06121238 A JP H06121238A
- Authority
- JP
- Japan
- Prior art keywords
- region
- signal
- gate electrode
- horizontal
- ccd image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
- H10F39/1534—Interline transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 少数のクロック信号で駆動できるＣＣＤ映像
素子を提供すること。 【構成】 少ない数のクロック信号によって駆動するた
めのＣＣＤ映像素子の構成の複数の光検出器と；光検出
器の水平ライン間にＺ字形（Ｚｉｇ−Ｚａｇ）形状に、
一体に形成された水平信号電送領域と；水平信号電送領
域の出力信号を一時貯蔵した後リセットさせるための信
号処理領域と；信号処理領域で一時貯蔵される信号電荷
の状態を監視して所定増幅度で増幅するための感知増幅
器とを有する。このようなＣＣＤ映像素子は、少ない数
のクロック信号の使用によって周辺装置が簡易化され、
かつＣＣＤ映像素子を利用するシステム製作の時コスト
が節減できる。
素子を提供すること。 【構成】 少ない数のクロック信号によって駆動するた
めのＣＣＤ映像素子の構成の複数の光検出器と；光検出
器の水平ライン間にＺ字形（Ｚｉｇ−Ｚａｇ）形状に、
一体に形成された水平信号電送領域と；水平信号電送領
域の出力信号を一時貯蔵した後リセットさせるための信
号処理領域と；信号処理領域で一時貯蔵される信号電荷
の状態を監視して所定増幅度で増幅するための感知増幅
器とを有する。このようなＣＣＤ映像素子は、少ない数
のクロック信号の使用によって周辺装置が簡易化され、
かつＣＣＤ映像素子を利用するシステム製作の時コスト
が節減できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ映像素子に関
し、特に、インターライントランスファー方式のＣＣＤ
映像素子に関する。
し、特に、インターライントランスファー方式のＣＣＤ
映像素子に関する。
【０００２】
【従来の技術】ＣＣＤ映像素子の信号トランスファー方
式としては、フレームトランスファー方式、インターラ
イントランスファー方式およびフレーム−インターライ
ントランスファー方式等の３種類がある。
式としては、フレームトランスファー方式、インターラ
イントランスファー方式およびフレーム−インターライ
ントランスファー方式等の３種類がある。
【０００３】前記フレームトランスファー方式のＣＣＤ
映像素子は、平面が全部光検出素子で形成され、光検出
素子の下方に信号電送領域が形成される。したがって、
放送装備のような高解像度で利用するシステム、または
軍事装備のような非インターレース走査方式のシステム
に適用される。
映像素子は、平面が全部光検出素子で形成され、光検出
素子の下方に信号電送領域が形成される。したがって、
放送装備のような高解像度で利用するシステム、または
軍事装備のような非インターレース走査方式のシステム
に適用される。
【０００４】前記インターライントランスファー方式の
ＣＣＤ映像素子は、平面に光検出素子と信号電送領域と
が１：１の対応で形成される。したがって、前記放送装
備および軍事装備のような高解像度を必要しない家庭用
システムに適用され、特にインターレース走査方式のテ
レビ受像器またはエンコーダ等に適用される。
ＣＣＤ映像素子は、平面に光検出素子と信号電送領域と
が１：１の対応で形成される。したがって、前記放送装
備および軍事装備のような高解像度を必要しない家庭用
システムに適用され、特にインターレース走査方式のテ
レビ受像器またはエンコーダ等に適用される。
【０００５】フレームトランスファー方式は、ＨＤＴＶ
（Ｈｉｇｈ ＤｅｆｉｎｉｔｉｏｎＴｅｌｅｖｉｓｉｏ
ｎ）のように、約１００万個のピクセル（Ｐｉｘｅｌ）
を要する家電製品にも適用できる。一般にインターライ
ントランスファー方式のＣＣＤ映像素子が使用されるＶ
ＣＲ（Ｖｉｄｅｏ Ｃａｓｓｅｔｔｅ Ｒｅｃｏｒｄｅ
ｒ）の場合には、約２５万個のピクセル（ＶＨＳ用テー
プ）または約３８万個のピクセル（スーパＶＨＳ用テー
プ）が要求される。
（Ｈｉｇｈ ＤｅｆｉｎｉｔｉｏｎＴｅｌｅｖｉｓｉｏ
ｎ）のように、約１００万個のピクセル（Ｐｉｘｅｌ）
を要する家電製品にも適用できる。一般にインターライ
ントランスファー方式のＣＣＤ映像素子が使用されるＶ
ＣＲ（Ｖｉｄｅｏ Ｃａｓｓｅｔｔｅ Ｒｅｃｏｒｄｅ
ｒ）の場合には、約２５万個のピクセル（ＶＨＳ用テー
プ）または約３８万個のピクセル（スーパＶＨＳ用テー
プ）が要求される。
【０００６】従来のインターライントランスファー方式
のＣＣＤ映像素子を図１ないし図７を参照して説明す
る。以下、ホトダイオード１が配列された奇数番目の水
平ラインを奇数水平ラインといい、偶数番目の水平ライ
ンを偶数水平ラインという。図１は従来のインターライ
ントランスファー方式のＣＣＤ映像素子の構成図を示す
ものであり、１つのホトダイオード１が１つのＶＣＣＤ
領域（Ｖｅｒｔｉｃａｌ Ｃｈａｒｇｅ Ｃｏｕｐｌｅ
ｄ Ｄｅｖｉｃｅ Ｒｅｇｉｏｎ）に対応して連続連結
され、各ホトダイオード１は、出力される映像信号電荷
が一方向にのみＶＣＣＤ領域２に移動されるようにＶＣ
ＣＤ領域２に連結され、各ＶＣＣＤ領域２は各ホトダイ
オード１から移動された映像信号電荷を、第１ないし第
４ＶＣＣＤクロック信号Ｖφ1−Ｖφ4によって４フェー
ズクロッキング動作して同時にＨＣＣＤ領域（Ｈｏｒｉ
ｚｏｎｔａｌ Ｃｈａｒｇｅ Ｃｏｕｐｐｌｅｄ Ｄｅ
ｖｉｃｅ Ｒｅｇｉｏｎ）に伝達するようにＨＣＣＤ領
域３に連結したものである。ＨＣＣＤ領域３の出力側に
は出力ゲート４、浮遊拡散領域５、リセットドレイン７
等を順次連結し、浮遊拡散領域５には感知増幅器８を連
結したものである。
のＣＣＤ映像素子を図１ないし図７を参照して説明す
る。以下、ホトダイオード１が配列された奇数番目の水
平ラインを奇数水平ラインといい、偶数番目の水平ライ
ンを偶数水平ラインという。図１は従来のインターライ
ントランスファー方式のＣＣＤ映像素子の構成図を示す
ものであり、１つのホトダイオード１が１つのＶＣＣＤ
領域（Ｖｅｒｔｉｃａｌ Ｃｈａｒｇｅ Ｃｏｕｐｌｅ
ｄ Ｄｅｖｉｃｅ Ｒｅｇｉｏｎ）に対応して連続連結
され、各ホトダイオード１は、出力される映像信号電荷
が一方向にのみＶＣＣＤ領域２に移動されるようにＶＣ
ＣＤ領域２に連結され、各ＶＣＣＤ領域２は各ホトダイ
オード１から移動された映像信号電荷を、第１ないし第
４ＶＣＣＤクロック信号Ｖφ1−Ｖφ4によって４フェー
ズクロッキング動作して同時にＨＣＣＤ領域（Ｈｏｒｉ
ｚｏｎｔａｌ Ｃｈａｒｇｅ Ｃｏｕｐｐｌｅｄ Ｄｅ
ｖｉｃｅ Ｒｅｇｉｏｎ）に伝達するようにＨＣＣＤ領
域３に連結したものである。ＨＣＣＤ領域３の出力側に
は出力ゲート４、浮遊拡散領域５、リセットドレイン７
等を順次連結し、浮遊拡散領域５には感知増幅器８を連
結したものである。
【０００７】図２は図１の構成によるＣＣＤ映像素子の
概略図を示したものであり、各ＶＣＣＤ領域２とホトダ
イオード１との間には、チャネルストップ領域９を形成
し、第１ＶＣＣＤクロック信号及び第２ＶＣＣＤクロッ
ク信号Ｖφ1−Ｖφ2が印加される奇数ゲート電極１０
が、奇数水平ラインの上に配列されたホトダイオード１
の各トランスファーゲート１１に連結されるように、Ｖ
ＣＣＤ領域２、チャネルストップ領域９の上方に形成
し、第３ＶＣＣＤクロック信号第４ＶＣＣＤクロック信
号Ｖφ3−Ｖφ4が印加される偶数ゲート電極１２が偶数
水平ラインの上に配列されたホトダイオード１の各トラ
ンスファーゲート１３に連結されるようにチャネルスト
ップ領域９とＶＣＣＤ領域２、ホトダイオード１の上方
に形成したものである。
概略図を示したものであり、各ＶＣＣＤ領域２とホトダ
イオード１との間には、チャネルストップ領域９を形成
し、第１ＶＣＣＤクロック信号及び第２ＶＣＣＤクロッ
ク信号Ｖφ1−Ｖφ2が印加される奇数ゲート電極１０
が、奇数水平ラインの上に配列されたホトダイオード１
の各トランスファーゲート１１に連結されるように、Ｖ
ＣＣＤ領域２、チャネルストップ領域９の上方に形成
し、第３ＶＣＣＤクロック信号第４ＶＣＣＤクロック信
号Ｖφ3−Ｖφ4が印加される偶数ゲート電極１２が偶数
水平ラインの上に配列されたホトダイオード１の各トラ
ンスファーゲート１３に連結されるようにチャネルスト
ップ領域９とＶＣＣＤ領域２、ホトダイオード１の上方
に形成したものである。
【０００８】前記奇数ゲート電極１０および偶数ゲート
電極１２は同一の形態として所望するだけ連続的に反復
形成でき、かつ、これらの奇数ゲート電極１０および偶
数ゲート電極１２は図示しないが、絶縁物質を介して相
互電気的に隔離されている。また、各トランスファーゲ
ート１１，１３と各奇数ゲート電極１０、偶数ゲート電
極１２の物質としてはポリシリコンが使用される。
電極１２は同一の形態として所望するだけ連続的に反復
形成でき、かつ、これらの奇数ゲート電極１０および偶
数ゲート電極１２は図示しないが、絶縁物質を介して相
互電気的に隔離されている。また、各トランスファーゲ
ート１１，１３と各奇数ゲート電極１０、偶数ゲート電
極１２の物質としてはポリシリコンが使用される。
【０００９】前記奇数ゲート電極１０は、奇数水平ライ
ンのホトダイオード１の下方に形成され、第２ＶＣＣＤ
クロック信号Ｖφ2 が印加する第１奇数ゲート電極１０
ａと、奇数水平ラインのホトダイオード１の上方に形成
され、第１ＶＣＣＤクロック信号Ｖφ1 が印加され各水
平ラインに形成されたホトダイオード１の各トランスフ
ァーゲート１１に連結される第２奇数ゲート電極１０ｂ
とからなる。偶数ゲート電極１２は、偶数水平ラインの
ホトダイオード１の下方に形成され、第４ＶＣＣＤクロ
ック信号Ｖφ4 が印加する第１偶数ゲート電極１２ａ
と、偶数水平ラインのホトダイオード１の下方に形成さ
れ第３ＶＣＣＤクロック信号Ｖφ3 が印加し偶数水平ラ
インに形成されたホトダイオード１のトランスファーゲ
ート１３に連結される第２偶数ゲート電極１２ｂと構成
されたものである。
ンのホトダイオード１の下方に形成され、第２ＶＣＣＤ
クロック信号Ｖφ2 が印加する第１奇数ゲート電極１０
ａと、奇数水平ラインのホトダイオード１の上方に形成
され、第１ＶＣＣＤクロック信号Ｖφ1 が印加され各水
平ラインに形成されたホトダイオード１の各トランスフ
ァーゲート１１に連結される第２奇数ゲート電極１０ｂ
とからなる。偶数ゲート電極１２は、偶数水平ラインの
ホトダイオード１の下方に形成され、第４ＶＣＣＤクロ
ック信号Ｖφ4 が印加する第１偶数ゲート電極１２ａ
と、偶数水平ラインのホトダイオード１の下方に形成さ
れ第３ＶＣＣＤクロック信号Ｖφ3 が印加し偶数水平ラ
インに形成されたホトダイオード１のトランスファーゲ
ート１３に連結される第２偶数ゲート電極１２ｂと構成
されたものである。
【００１０】また、第１ないし第４ＶＣＣＤクロック信
号Ｖφ1−Ｖφ4は、偶数フィールド（Ｅｖｅｎ Ｆｉｅ
ｌｄ）および奇数ドフィールド（Ｏｄｄ Ｆｉｅｌｄ）
の２フィールドとからなり、ＶＣＣＤ領域２のクロッキ
ング動作に対しては後述する。
号Ｖφ1−Ｖφ4は、偶数フィールド（Ｅｖｅｎ Ｆｉｅ
ｌｄ）および奇数ドフィールド（Ｏｄｄ Ｆｉｅｌｄ）
の２フィールドとからなり、ＶＣＣＤ領域２のクロッキ
ング動作に対しては後述する。
【００１１】図３は図２のａ−ａ′線による断面図を示
したものであり、ｎ型基板１４の上にｐ型ウェル１５が
形成され、偶数水平ラインに形成されたｎ型ホトダイオ
ード１とｎ型ＶＣＣＤ領域２とがチャネルストップ領域
９を介して所定間隔をおいて連結されたものが連続配列
されている。前記ホトダイオード１と各ＶＣＣＤ領域２
との間の上方にはこれらを相互連結するためのトランス
ファーゲート１３が形成され各ＶＣＣＤ領域２の表面の
上方には、第３ＶＣＣＤクロック信号Ｖφ3 が印加する
第２偶数ゲート電極１２ｂが偶数水平ラインのホトダイ
オード１の各トランスファーゲート１３に連結されるよ
うに形成してある。ここで、ｐ型ウエル１５は、オーバ
ーフロードレイン（Ｏｖｅｒ Ｆｌｏｗ Ｄｒａｉｎ−
ＯＦＤ−）の電圧制御のためのシャロー（Ｓｈａｌｌｏ
ｗ）ｐ型ウエル１５ａとディープ（Ｄｅｅｐ）ｐ型ウエ
ル１５ｂとの２種類で形成される。各ホトダイオード１
の表面には、通常的に初期バイアスを印加するためのｐ
+型薄膜１６が形成され前記チャネルストップ領域９の
下方の記載の文字ｐ+ はｐ+ 型のチャネルストップイオ
ンを示すものである。
したものであり、ｎ型基板１４の上にｐ型ウェル１５が
形成され、偶数水平ラインに形成されたｎ型ホトダイオ
ード１とｎ型ＶＣＣＤ領域２とがチャネルストップ領域
９を介して所定間隔をおいて連結されたものが連続配列
されている。前記ホトダイオード１と各ＶＣＣＤ領域２
との間の上方にはこれらを相互連結するためのトランス
ファーゲート１３が形成され各ＶＣＣＤ領域２の表面の
上方には、第３ＶＣＣＤクロック信号Ｖφ3 が印加する
第２偶数ゲート電極１２ｂが偶数水平ラインのホトダイ
オード１の各トランスファーゲート１３に連結されるよ
うに形成してある。ここで、ｐ型ウエル１５は、オーバ
ーフロードレイン（Ｏｖｅｒ Ｆｌｏｗ Ｄｒａｉｎ−
ＯＦＤ−）の電圧制御のためのシャロー（Ｓｈａｌｌｏ
ｗ）ｐ型ウエル１５ａとディープ（Ｄｅｅｐ）ｐ型ウエ
ル１５ｂとの２種類で形成される。各ホトダイオード１
の表面には、通常的に初期バイアスを印加するためのｐ
+型薄膜１６が形成され前記チャネルストップ領域９の
下方の記載の文字ｐ+ はｐ+ 型のチャネルストップイオ
ンを示すものである。
【００１２】図４は、図２のｃ−ｃ′線による断面図
で、図３と同一であり、ｎ型基板１４上にｐ型ウエル１
５が形成され偶数水平ラインのｎ型ホトダイオード１、
ｎ型ＶＣＣＤ領域２がチャネル領域９を介して所定の間
隔をおいて連結される形態が連続配列され、各ＶＣＣＤ
領域２の表面上方には第４ＶＣＣＤクロック信号Ｖφ4
が印加する第１偶数ゲート電極１２ａが形成されたもの
である。また、図３と同様に、ホトダイオード１の表面
には通常のｐ+ 型薄膜１６が形成され前記チャネルスト
ップ領域９の下方記載の文字ｐ+ は、ｐ+ 型チャネルス
トップイオンを示したものであり、ｐ型ウエル１５は，
ＯＦＤ電圧調節のためのシャロー（Ｓｈａｌｌｏｗ）ｐ
型ウエル１５ａおよびディープ（Ｄｅｅｐ）ｐ型ウエル
１５とからなる。したがって、奇数水平ラインに形成さ
れたホトダイオード１のトランスファーゲート１１は、
第２奇数ゲート電極１０ｂに印加される第１ＶＣＣＤク
ロック信号Ｖφ1 によりのみ駆動され偶数水平ラインに
形成されたホトダイオード１のトランスファーゲート１
３は、第２偶数ゲート電極１２ｂに印加する第３ＶＣＣ
Ｄクロック信号Ｖφ3 によりのみ駆動される。
で、図３と同一であり、ｎ型基板１４上にｐ型ウエル１
５が形成され偶数水平ラインのｎ型ホトダイオード１、
ｎ型ＶＣＣＤ領域２がチャネル領域９を介して所定の間
隔をおいて連結される形態が連続配列され、各ＶＣＣＤ
領域２の表面上方には第４ＶＣＣＤクロック信号Ｖφ4
が印加する第１偶数ゲート電極１２ａが形成されたもの
である。また、図３と同様に、ホトダイオード１の表面
には通常のｐ+ 型薄膜１６が形成され前記チャネルスト
ップ領域９の下方記載の文字ｐ+ は、ｐ+ 型チャネルス
トップイオンを示したものであり、ｐ型ウエル１５は，
ＯＦＤ電圧調節のためのシャロー（Ｓｈａｌｌｏｗ）ｐ
型ウエル１５ａおよびディープ（Ｄｅｅｐ）ｐ型ウエル
１５とからなる。したがって、奇数水平ラインに形成さ
れたホトダイオード１のトランスファーゲート１１は、
第２奇数ゲート電極１０ｂに印加される第１ＶＣＣＤク
ロック信号Ｖφ1 によりのみ駆動され偶数水平ラインに
形成されたホトダイオード１のトランスファーゲート１
３は、第２偶数ゲート電極１２ｂに印加する第３ＶＣＣ
Ｄクロック信号Ｖφ3 によりのみ駆動される。
【００１３】第１奇数ゲート電極１０ａに印加される第
２ＶＣＣＤクロック信号Ｖφ2 と、第２偶数ゲート電極
１２ｂに印加される第４ＶＣＣＤクロック信号Ｖφ4
は、単に各奇数水平ラインおよび偶数水平ラインに形成
されたホトダイオード１から電送される映像信号電荷
を、ＨＣＣＤ（Ｈｏｒｉｚｏｎｔａｌ Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）領域３側に移動する役
割のみを行う。
２ＶＣＣＤクロック信号Ｖφ2 と、第２偶数ゲート電極
１２ｂに印加される第４ＶＣＣＤクロック信号Ｖφ4
は、単に各奇数水平ラインおよび偶数水平ラインに形成
されたホトダイオード１から電送される映像信号電荷
を、ＨＣＣＤ（Ｈｏｒｉｚｏｎｔａｌ Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）領域３側に移動する役
割のみを行う。
【００１４】以下、図５〜図７を参照して従来ＣＣＤ映
像素子の動作を説明する。図５は第１ないし第４ＶＣＣ
Ｄクロック信号Ｖφ1−Ｖφ4の４フェーズクロッキング
のためのタイミング図を示したものであり、各クロック
信号は偶数フィールドと奇数ドフィールドとの２フィー
ルドと構成される。図５中、奇数ドフィールドで、第２
奇数ゲート電極１０ｂに印加される第１ＶＣＣＤクロッ
ク信号Ｖφ1 には、ハイレベル状態１５Ｖのトランスフ
ァーゲート駆動電圧Ｖ1 が含まれている。偶数フィール
ドで、第２偶数ゲート電極１２ｂに印加される第３ＶＣ
ＣＤクロック信号Ｖφ3 にはハイレベル状態１５Ｖのト
ランスファーゲート駆動電圧Ｖ2が含まれている。
像素子の動作を説明する。図５は第１ないし第４ＶＣＣ
Ｄクロック信号Ｖφ1−Ｖφ4の４フェーズクロッキング
のためのタイミング図を示したものであり、各クロック
信号は偶数フィールドと奇数ドフィールドとの２フィー
ルドと構成される。図５中、奇数ドフィールドで、第２
奇数ゲート電極１０ｂに印加される第１ＶＣＣＤクロッ
ク信号Ｖφ1 には、ハイレベル状態１５Ｖのトランスフ
ァーゲート駆動電圧Ｖ1 が含まれている。偶数フィール
ドで、第２偶数ゲート電極１２ｂに印加される第３ＶＣ
ＣＤクロック信号Ｖφ3 にはハイレベル状態１５Ｖのト
ランスファーゲート駆動電圧Ｖ2が含まれている。
【００１５】まず、図５の奇数ドフィールドから第１な
いし第４ＶＣＣＤクロック信号Ｖφ1 −Ｖφ4 が同時印
加すると、各奇数水平ラインに形成されたホトダイオー
ド１の各トランスファーゲート１１は、第１ＶＣＣＤク
ロック信号Ｖφ1 に含まれたトランスファーゲート駆動
電圧Ｖ1 によりオンされる。したがってホトダイオード
１から生成された映像信号電荷は、ＶＣＣＤ領域２に移
動されＶＣＣＤクロッキング動作によりＨＣＣＤ領域３
の側へ移動される、ＨＣＣＤ領域３に到達した映像信号
電荷は、ＨＣＣＤクロック信号Ｈφ1 ，Ｈφ2 によって
出力ゲート４まで移動される。ＨＣＣＤ領域３から出力
した映像信号電荷の処理説明は以後詳細に説明する。こ
こで、図６は図５の単位区間Ｋにおいての第１ないし第
４ＶＣＣＤクロック信号Ｖφ1−Ｖφ4として印加するパ
ルスの波形図を示したものである。
いし第４ＶＣＣＤクロック信号Ｖφ1 −Ｖφ4 が同時印
加すると、各奇数水平ラインに形成されたホトダイオー
ド１の各トランスファーゲート１１は、第１ＶＣＣＤク
ロック信号Ｖφ1 に含まれたトランスファーゲート駆動
電圧Ｖ1 によりオンされる。したがってホトダイオード
１から生成された映像信号電荷は、ＶＣＣＤ領域２に移
動されＶＣＣＤクロッキング動作によりＨＣＣＤ領域３
の側へ移動される、ＨＣＣＤ領域３に到達した映像信号
電荷は、ＨＣＣＤクロック信号Ｈφ1 ，Ｈφ2 によって
出力ゲート４まで移動される。ＨＣＣＤ領域３から出力
した映像信号電荷の処理説明は以後詳細に説明する。こ
こで、図６は図５の単位区間Ｋにおいての第１ないし第
４ＶＣＣＤクロック信号Ｖφ1−Ｖφ4として印加するパ
ルスの波形図を示したものである。
【００１６】図６のような所定のクロッキング動作によ
ってホトダイオード１から電送された映像信号電荷は、
ＨＣＣＤ領域３の側に垂直方向に移動される。このと
き、奇数水平ラインの下方に形成された第１奇数ゲート
電極１０ａを介して印加する第２ＶＣＣＤクロック信号
Ｖφ2 は、前記第１ＶＣＣＤクロック信号Ｖφ1 によっ
て奇数水平ラインのホトダイオード１から電送される映
像信号電荷を前記第１ＶＣＣＤクロック信号Ｖφ1 と共
にＨＣＣＤ領域３の側に移動させる役割のみを行う。つ
いで図５の偶数フィールドで第１ないし第４ＶＣＣＤク
ロック信号Ｖφ1 −Ｖφ4 が同時に印加すると第３ＶＣ
ＣＤクロック信号Ｖφ3 に含まれたトランスファーゲー
トの駆動電圧Ｖ2 によって各偶数水平ラインに形成され
たホトダイオード１のトランスファーゲート１２がオン
される。
ってホトダイオード１から電送された映像信号電荷は、
ＨＣＣＤ領域３の側に垂直方向に移動される。このと
き、奇数水平ラインの下方に形成された第１奇数ゲート
電極１０ａを介して印加する第２ＶＣＣＤクロック信号
Ｖφ2 は、前記第１ＶＣＣＤクロック信号Ｖφ1 によっ
て奇数水平ラインのホトダイオード１から電送される映
像信号電荷を前記第１ＶＣＣＤクロック信号Ｖφ1 と共
にＨＣＣＤ領域３の側に移動させる役割のみを行う。つ
いで図５の偶数フィールドで第１ないし第４ＶＣＣＤク
ロック信号Ｖφ1 −Ｖφ4 が同時に印加すると第３ＶＣ
ＣＤクロック信号Ｖφ3 に含まれたトランスファーゲー
トの駆動電圧Ｖ2 によって各偶数水平ラインに形成され
たホトダイオード１のトランスファーゲート１２がオン
される。
【００１７】したがって偶数水平ラインのホトダイオー
ド１から生成した映像信号電荷は、奇数フィールドの場
合と同一に図６のようなクロッキング動作によってＨＣ
ＣＤ領域３に向けて垂直方向に移動する。このとき、偶
数水平ラインの下方に形成される第１偶数ゲート電極１
２ａを介して印加する第４ＶＣＣＤクロック信号Ｖφ4
は、前記第３ＶＣＣＤクロック信号Ｖφ3 と共に前記第
３ＶＣＣＤクロック信号Ｖφ3 により偶数水平ラインの
ホトダイオード１から電送される映像信号電荷をＨＣＣ
Ｄ領域３へ電送する役割を行う。
ド１から生成した映像信号電荷は、奇数フィールドの場
合と同一に図６のようなクロッキング動作によってＨＣ
ＣＤ領域３に向けて垂直方向に移動する。このとき、偶
数水平ラインの下方に形成される第１偶数ゲート電極１
２ａを介して印加する第４ＶＣＣＤクロック信号Ｖφ4
は、前記第３ＶＣＣＤクロック信号Ｖφ3 と共に前記第
３ＶＣＣＤクロック信号Ｖφ3 により偶数水平ラインの
ホトダイオード１から電送される映像信号電荷をＨＣＣ
Ｄ領域３へ電送する役割を行う。
【００１８】このように、４フェーズクロック信号のみ
を使用すれば、２フェーズクロック信号のみを使用する
場合（すなわち、第１ＶＣＣＤクロック信号Ｖφ1 およ
び第３ＶＣＣＤクロック信号Ｖφ3 ）より多くの映像信
号電荷量を電送できる。上記の動作説明によれば、図５
のような第１ないし第４ＶＣＣＤクロック信号Ｖφ1−
Ｖφ4によってまず奇数水平ラインに配列したホトダイ
オード１の映像信号電荷が、ＶＣＣＤ領域２およびＨＣ
ＣＤ領域３を介して書面に順次走査され、ついで偶数水
平ラインに配列したホトダイオード１の映像信号電荷が
ＶＣＣＤ領域２およびＨＣＣＤ領域３を介して書面に順
次走査される。
を使用すれば、２フェーズクロック信号のみを使用する
場合（すなわち、第１ＶＣＣＤクロック信号Ｖφ1 およ
び第３ＶＣＣＤクロック信号Ｖφ3 ）より多くの映像信
号電荷量を電送できる。上記の動作説明によれば、図５
のような第１ないし第４ＶＣＣＤクロック信号Ｖφ1−
Ｖφ4によってまず奇数水平ラインに配列したホトダイ
オード１の映像信号電荷が、ＶＣＣＤ領域２およびＨＣ
ＣＤ領域３を介して書面に順次走査され、ついで偶数水
平ラインに配列したホトダイオード１の映像信号電荷が
ＶＣＣＤ領域２およびＨＣＣＤ領域３を介して書面に順
次走査される。
【００１９】前述のように、このような走査方式をイン
ターレース走査方式という。図１に示すように、奇数水
平ラインに配列されたホトダイオード１の映像信号電荷
をＳ1 とし、偶数水平ラインに配列したホトダイオード
１の映像信号電荷をＳ2 とする場合、前記映像信号電荷
Ｓ1，Ｓ2によりディスプレーされる各ピクセル（Ｐｉｘ
ｅｌ）で構成される１画面又は１フレームの状態を図７
のように示すことができる。
ターレース走査方式という。図１に示すように、奇数水
平ラインに配列されたホトダイオード１の映像信号電荷
をＳ1 とし、偶数水平ラインに配列したホトダイオード
１の映像信号電荷をＳ2 とする場合、前記映像信号電荷
Ｓ1，Ｓ2によりディスプレーされる各ピクセル（Ｐｉｘ
ｅｌ）で構成される１画面又は１フレームの状態を図７
のように示すことができる。
【００２０】しかしながら、上記従来の技術は次の問題
点が発生する。図１に示したインターライントランスフ
ァー方式のＣＣＤ映像素子は、４個のＶＣＣＤクロック
信号Ｖφ1−Ｖφ4 と、２個のＨＣＣＤ領域クロック信
号Ｈφ1，Ｈφ2 および１個のクロック信号ｒφ1 等、
総７個クロック信号を必要とする。したがってインター
ライントランスファー方式のＣＣＤ映像素子を利用した
システムは、この全てのクロック信号を作るための信号
生成機と多数の周辺機器とが使用されるために、製造コ
ストが高くなり、複雑となる。したがって、インターラ
イントランスファー方式のＣＣＤ映像素子は、比較的に
高解像度を要するシステムに使用される。しかし、おも
ちゃセットまたはマシンビジョンシステムのように高解
像度を必要としない場合、あえて上記のインターライン
トランスファー方式のＣＣＤ映像素子を使用する必要は
ない。例えば、おもちゃセットの場合、形状認識の程度
の解像度を要する場合、マシンビジョンシステムの一種
であるロボトシステムの場合、物体の位置および方向程
度のみを認識できる解像度のみが必要とするためであ
る。
点が発生する。図１に示したインターライントランスフ
ァー方式のＣＣＤ映像素子は、４個のＶＣＣＤクロック
信号Ｖφ1−Ｖφ4 と、２個のＨＣＣＤ領域クロック信
号Ｈφ1，Ｈφ2 および１個のクロック信号ｒφ1 等、
総７個クロック信号を必要とする。したがってインター
ライントランスファー方式のＣＣＤ映像素子を利用した
システムは、この全てのクロック信号を作るための信号
生成機と多数の周辺機器とが使用されるために、製造コ
ストが高くなり、複雑となる。したがって、インターラ
イントランスファー方式のＣＣＤ映像素子は、比較的に
高解像度を要するシステムに使用される。しかし、おも
ちゃセットまたはマシンビジョンシステムのように高解
像度を必要としない場合、あえて上記のインターライン
トランスファー方式のＣＣＤ映像素子を使用する必要は
ない。例えば、おもちゃセットの場合、形状認識の程度
の解像度を要する場合、マシンビジョンシステムの一種
であるロボトシステムの場合、物体の位置および方向程
度のみを認識できる解像度のみが必要とするためであ
る。
【００２１】
【発明が解決しようとする課題】本発明は上記短点を解
消する比較的低解像度を要するシステムに適合するよう
に少数のクロック信号によって駆動できるＣＣＤ映像素
子を提供することを目的とする。
消する比較的低解像度を要するシステムに適合するよう
に少数のクロック信号によって駆動できるＣＣＤ映像素
子を提供することを目的とする。
【００２２】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、垂直および水平方向に相互間所定の間隔
を有しながら連続配列され、入射された光に相応する信
号電荷を生成する複数の光検出器；光検出器の水平ライ
ン間に、ジグザグ形状に連続して形成され、外部からの
クロック信号によって光検出器の信号電荷を一方向に電
送するための水平信号電送領域の出力側に形成され、か
つ外部クロック信号によって水平信号電送領域から出力
される信号電荷の流れ方向を選択的に反転させるための
方向切換領域；前記水平信号電送領域または方向切換領
域の出力信号を一時貯蔵した後リセットさせるための信
号処理領域；信号処理領域で一時貯蔵される信号電荷の
状態を所定増幅度で増幅するための感知増幅器；を含
む。
めに本発明は、垂直および水平方向に相互間所定の間隔
を有しながら連続配列され、入射された光に相応する信
号電荷を生成する複数の光検出器；光検出器の水平ライ
ン間に、ジグザグ形状に連続して形成され、外部からの
クロック信号によって光検出器の信号電荷を一方向に電
送するための水平信号電送領域の出力側に形成され、か
つ外部クロック信号によって水平信号電送領域から出力
される信号電荷の流れ方向を選択的に反転させるための
方向切換領域；前記水平信号電送領域または方向切換領
域の出力信号を一時貯蔵した後リセットさせるための信
号処理領域；信号処理領域で一時貯蔵される信号電荷の
状態を所定増幅度で増幅するための感知増幅器；を含
む。
【００２３】
【実施例】本発明を図８ないし図２７を参照して説明す
る。図８は、本発明のＣＣＤ映像素子の構成図で、相互
間に所定の間隔を設けて垂直および水平方向に連続配列
され、入力された光に相応する信号電荷を生成する複数
のｎ型ホトダイオード１７と、ｎ型ホトダイオード１７
の水平ライン間にＺ字形を有しながら連続した形状とさ
れ、２個のクロック信号Ｈφ1−Ｈφ2によってｎ型ホト
ダイオード１７から入力される信号電荷を一方向に出力
側に電送するためのｎ型ＨＣＣＤ領域１８と、ｎ型ホト
ダイオード１７の最終水平ラインの下方に、ｎ型ＨＣＣ
Ｄ領域１８を介して形成され、ｎ型ＨＣＣＤ領域１８か
ら出力される信号電荷の流れ方向を１個のクロック信号
φｓによって反射方向に切換させて出力させるためのｎ
型シフトレジスタ１９と、ｎ型ＨＣＣＤ領域１８から出
力される信号電荷またはｎ型シフトレジスタ１９から出
力される信号電荷を一時貯蔵した後、リセットさせるた
めの信号処理領域２０と、信号処理領域２０に一時貯蔵
される信号電荷の状態を感知し所定の増幅度で増幅する
ための感知増幅器２１とで構成したものである。
る。図８は、本発明のＣＣＤ映像素子の構成図で、相互
間に所定の間隔を設けて垂直および水平方向に連続配列
され、入力された光に相応する信号電荷を生成する複数
のｎ型ホトダイオード１７と、ｎ型ホトダイオード１７
の水平ライン間にＺ字形を有しながら連続した形状とさ
れ、２個のクロック信号Ｈφ1−Ｈφ2によってｎ型ホト
ダイオード１７から入力される信号電荷を一方向に出力
側に電送するためのｎ型ＨＣＣＤ領域１８と、ｎ型ホト
ダイオード１７の最終水平ラインの下方に、ｎ型ＨＣＣ
Ｄ領域１８を介して形成され、ｎ型ＨＣＣＤ領域１８か
ら出力される信号電荷の流れ方向を１個のクロック信号
φｓによって反射方向に切換させて出力させるためのｎ
型シフトレジスタ１９と、ｎ型ＨＣＣＤ領域１８から出
力される信号電荷またはｎ型シフトレジスタ１９から出
力される信号電荷を一時貯蔵した後、リセットさせるた
めの信号処理領域２０と、信号処理領域２０に一時貯蔵
される信号電荷の状態を感知し所定の増幅度で増幅する
ための感知増幅器２１とで構成したものである。
【００２４】ここで、前記信号処理領域２０は、入力さ
れる信号電荷を一時貯蔵するための浮遊拡散領域２０ａ
と、ｎ型シフトレジスタ１９とｎ型ＨＣＣＤ領域１８と
から出力される信号電荷を各々浮遊拡散領域２０ａに伝
達するための第１，第２出力ゲート２０ｂ，２０ｃと、
浮遊拡散領域２０ａに一時貯蔵された信号電荷をリセッ
トさせるためのクロック信号が印加されるリセットゲー
ト電極２０ｅとで構成したものである。
れる信号電荷を一時貯蔵するための浮遊拡散領域２０ａ
と、ｎ型シフトレジスタ１９とｎ型ＨＣＣＤ領域１８と
から出力される信号電荷を各々浮遊拡散領域２０ａに伝
達するための第１，第２出力ゲート２０ｂ，２０ｃと、
浮遊拡散領域２０ａに一時貯蔵された信号電荷をリセッ
トさせるためのクロック信号が印加されるリセットゲー
ト電極２０ｅとで構成したものである。
【００２５】図９は図８のｎ型ホトダイオード１７の偶
数水平ラインに相応する領域１００の拡大図で、各ｎ型
ホトダイオード１７にはｎ型ＨＣＣＤ領域１８の上側に
形成された第１ゲート電極１８ａおよび第２ゲート電極
１８ｂが順次連結されたことを示すものである。
数水平ラインに相応する領域１００の拡大図で、各ｎ型
ホトダイオード１７にはｎ型ＨＣＣＤ領域１８の上側に
形成された第１ゲート電極１８ａおよび第２ゲート電極
１８ｂが順次連結されたことを示すものである。
【００２６】図１０は図８のｎ型ホトダイオード１７の
奇数水平ラインに相応する領域２００の拡大図である。
図９と同様であり、単に、第１ゲート電極１８ａと第２
ゲート電極１８ｂとの位置が切り換えられているだけで
ある。
奇数水平ラインに相応する領域２００の拡大図である。
図９と同様であり、単に、第１ゲート電極１８ａと第２
ゲート電極１８ｂとの位置が切り換えられているだけで
ある。
【００２７】図１１は図８のｎ型ホトダイオード１７の
奇数水平ラインから偶数水平ラインに連結されるｎ型Ｈ
ＣＣＤ領域１８の上面に相応する領域３００の拡大図
で、第１ゲート電極１８ａと第２ゲート電極１８ｂとが
各々同数として構成されたことを示すものである。
奇数水平ラインから偶数水平ラインに連結されるｎ型Ｈ
ＣＣＤ領域１８の上面に相応する領域３００の拡大図
で、第１ゲート電極１８ａと第２ゲート電極１８ｂとが
各々同数として構成されたことを示すものである。
【００２８】図１３は図８のｎ型ホトダイオード１７の
最終水平ラインとｎ型シフトレジスタ１９とｎ型ＨＣＣ
Ｄ領域１８の上面に相応する領域５００の拡大図で、各
ｎ型ホトダイオード１７の出力側に、ｎ型ＨＣＣＤ領域
１８の第２ゲート電極１８ｂとｎ型シフトレジスタ１９
との第１ゲート電極１９ａと第２ゲート電極１９ｂおよ
びｎ型シフトレジスタ１９の下方に形成されたｎ型ＨＣ
ＣＤ領域１８の第１ゲート電極１８ａが順次連結された
ことを示すものである。
最終水平ラインとｎ型シフトレジスタ１９とｎ型ＨＣＣ
Ｄ領域１８の上面に相応する領域５００の拡大図で、各
ｎ型ホトダイオード１７の出力側に、ｎ型ＨＣＣＤ領域
１８の第２ゲート電極１８ｂとｎ型シフトレジスタ１９
との第１ゲート電極１９ａと第２ゲート電極１９ｂおよ
びｎ型シフトレジスタ１９の下方に形成されたｎ型ＨＣ
ＣＤ領域１８の第１ゲート電極１８ａが順次連結された
ことを示すものである。
【００２９】ここで、図９ないし図１３の中、斜線部分
は信号電荷の移動を容易とするための電位障壁を形成す
るＮ型障壁層２５を示すものである。図１４は図９およ
び図１０のａ−ａ′線断面図で、Ｎ型エピタキシャル層
（Ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）２２の上方にｐ型
ウエル（ｗｅｌｌ）２３が形成され、かつｐ型ウエル２
３の表面にｎ型ホトダイオード１７とｎ型ＨＣＣＤ領域
１８とが形成され、前記ｎ型ホトダイオード１７の出力
側から前記ｎ型ＨＣＣＤ領域１８までの上方には、ｎ型
ＨＣＣＤ領域１８の第２ゲート電極１８ｂが形成され、
ピクセル（Ｐｉｘｅｌ）以外の部分はｎ型ＨＣＣＤ領域
１８および各ｎ型ホトダイオード１７と同一の厚さでｐ
型チャネルストップ層２４を形成したものである。
は信号電荷の移動を容易とするための電位障壁を形成す
るＮ型障壁層２５を示すものである。図１４は図９およ
び図１０のａ−ａ′線断面図で、Ｎ型エピタキシャル層
（Ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）２２の上方にｐ型
ウエル（ｗｅｌｌ）２３が形成され、かつｐ型ウエル２
３の表面にｎ型ホトダイオード１７とｎ型ＨＣＣＤ領域
１８とが形成され、前記ｎ型ホトダイオード１７の出力
側から前記ｎ型ＨＣＣＤ領域１８までの上方には、ｎ型
ＨＣＣＤ領域１８の第２ゲート電極１８ｂが形成され、
ピクセル（Ｐｉｘｅｌ）以外の部分はｎ型ＨＣＣＤ領域
１８および各ｎ型ホトダイオード１７と同一の厚さでｐ
型チャネルストップ層２４を形成したものである。
【００３０】図１５は図９および図１０のｂ−ｂ′線断
面図で、図１５とほぼ同一で、第２ゲート電極１８ｂの
代わりにｎ型ＨＣＣＤ領域１８の上方部位に第１ゲート
電極１８ａが形成されていることを示すものである。
面図で、図１５とほぼ同一で、第２ゲート電極１８ｂの
代わりにｎ型ＨＣＣＤ領域１８の上方部位に第１ゲート
電極１８ａが形成されていることを示すものである。
【００３１】図１６は図９のｃ−ｃ′線断面図で、Ｎ型
エピタキシャル層２２の上方にｐ型ウエル２３が形成さ
れ、ｐ型ウエル２３上にｎ型ＨＣＣＤ領域１８が形成さ
れ、ｎ型ＨＣＣＤ領域１８の上方には、第１ゲート電極
１８ａと第２ゲート電極１８ｂとが相互に連結される形
態に形成され、ｎ型ＨＣＣＤ領域１８の表面中、第１ゲ
ート電極１８ａと第２ゲート電極１８ｂとの左側に該当
する一つの部位に、電位障壁を形成するためのＮ- 型障
壁層２５が形成されたものである。
エピタキシャル層２２の上方にｐ型ウエル２３が形成さ
れ、ｐ型ウエル２３上にｎ型ＨＣＣＤ領域１８が形成さ
れ、ｎ型ＨＣＣＤ領域１８の上方には、第１ゲート電極
１８ａと第２ゲート電極１８ｂとが相互に連結される形
態に形成され、ｎ型ＨＣＣＤ領域１８の表面中、第１ゲ
ート電極１８ａと第２ゲート電極１８ｂとの左側に該当
する一つの部位に、電位障壁を形成するためのＮ- 型障
壁層２５が形成されたものである。
【００３２】図１７は図１０のｄ−ｄ′線断面図で、図
１４と同様で、第１ゲート電極１８ａと第２ゲート電極
１８ｂとの位置が交換されていることを示すものであ
る。
１４と同様で、第１ゲート電極１８ａと第２ゲート電極
１８ｂとの位置が交換されていることを示すものであ
る。
【００３３】図１８は図１０のｅ−ｅ′線断面図および
電位輪郭（ｐｏｔｅｎｔｉａｌ ｐｒｏｆｉｉｅ）図
で、図２３〜図２７に示すクロック信号のタイミング図
によって信号電荷がｎ型ホトダイオード１７からｎ型Ｈ
ＣＣＤ領域１８へ移動される状態を示すものである。
電位輪郭（ｐｏｔｅｎｔｉａｌ ｐｒｏｆｉｉｅ）図
で、図２３〜図２７に示すクロック信号のタイミング図
によって信号電荷がｎ型ホトダイオード１７からｎ型Ｈ
ＣＣＤ領域１８へ移動される状態を示すものである。
【００３４】図１９は図１３のｆ−ｆ′線断面図であ
る。Ｎ型エピタキシャル層２２の上方にｐ型ウエル２３
が形成されている。このｐ型ウエル２３上にはｎ型ホト
ダイオード１７が、一体に形成されたｎ型ＨＣＣＤ領域
１８およびｎ型シフトレジスタ１９と所定の間隔を有し
ながら形成されている。ｎ型ホトダイオード１７の出力
側と一体に形成されたｎ型ＨＣＣＤ領域１８およびｎ型
シフトレジスタ１９の上方にはｎ型ＨＣＣＤ領域１８の
第２ゲート電極１８ｂおよびｎ型シフトレジスタ１９の
第１ゲート電極１９ａおよびｎ型ＨＣＣＤ領域１８の第
１ゲート電極１８ａ等が順次形成されている。さらにｎ
型シフトレジスタ１９の表面中、第１ゲート電極１９ａ
の下方に該当される部位に電位障壁の形成のためのＮ-
型障壁層２６が形成されている。
る。Ｎ型エピタキシャル層２２の上方にｐ型ウエル２３
が形成されている。このｐ型ウエル２３上にはｎ型ホト
ダイオード１７が、一体に形成されたｎ型ＨＣＣＤ領域
１８およびｎ型シフトレジスタ１９と所定の間隔を有し
ながら形成されている。ｎ型ホトダイオード１７の出力
側と一体に形成されたｎ型ＨＣＣＤ領域１８およびｎ型
シフトレジスタ１９の上方にはｎ型ＨＣＣＤ領域１８の
第２ゲート電極１８ｂおよびｎ型シフトレジスタ１９の
第１ゲート電極１９ａおよびｎ型ＨＣＣＤ領域１８の第
１ゲート電極１８ａ等が順次形成されている。さらにｎ
型シフトレジスタ１９の表面中、第１ゲート電極１９ａ
の下方に該当される部位に電位障壁の形成のためのＮ-
型障壁層２６が形成されている。
【００３５】図２０は図１３のｇ−ｇ′線断面図で、Ｎ
型エピタキシャル層２２の上方にｐ型ウエル２３が形成
され、ｐ型ウエル２３の表面上にはｎ型ホトダイオード
１７とｎ型ＨＣＣＤ領域１８とが所定間隔を有しながら
形成され、ｎ型ＨＣＣＤ領域１８の第１ゲート電極１８
ａおよび第２ゲート電極１８ｂが図１９のものと逆の位
置に形成されている。図１９及び図２０によれば、ｎ型
シフトレジスタ１９は第２ゲート電極１８ｂの下方に形
成されたｎ型ＨＣＣＤ領域１８にのみ連結され、第１ゲ
ート電極１８ａの下方に形成されたｎ型ＨＣＣＤ領域１
８とは連結されない構造であることをわかることができ
る。
型エピタキシャル層２２の上方にｐ型ウエル２３が形成
され、ｐ型ウエル２３の表面上にはｎ型ホトダイオード
１７とｎ型ＨＣＣＤ領域１８とが所定間隔を有しながら
形成され、ｎ型ＨＣＣＤ領域１８の第１ゲート電極１８
ａおよび第２ゲート電極１８ｂが図１９のものと逆の位
置に形成されている。図１９及び図２０によれば、ｎ型
シフトレジスタ１９は第２ゲート電極１８ｂの下方に形
成されたｎ型ＨＣＣＤ領域１８にのみ連結され、第１ゲ
ート電極１８ａの下方に形成されたｎ型ＨＣＣＤ領域１
８とは連結されない構造であることをわかることができ
る。
【００３６】図２１は図１３のｈ−ｈ′線断面図及び電
位輪郭図で、図２４に示すクロック信号タイミング図に
よりｎ型ＨＣＣＤ領域１８から出力される信号電荷がｎ
型シフトレジスタ１９を経由して電送されることを示し
ている。すなわち、図１３および図２１によれば、奇数
水平ラインのｎ型ホトダイオード１７の信号電荷は、ｎ
型ＨＣＣＤ領域１８を介してそのまま出力されるが、偶
数水平ラインのｎ型ホトダイオード１７の信号電荷は、
ｎ型シフトレジスタ１９を介して流れ方向が切り換えら
れた後、信号処理領域２０へ電送されることを示してい
る。
位輪郭図で、図２４に示すクロック信号タイミング図に
よりｎ型ＨＣＣＤ領域１８から出力される信号電荷がｎ
型シフトレジスタ１９を経由して電送されることを示し
ている。すなわち、図１３および図２１によれば、奇数
水平ラインのｎ型ホトダイオード１７の信号電荷は、ｎ
型ＨＣＣＤ領域１８を介してそのまま出力されるが、偶
数水平ラインのｎ型ホトダイオード１７の信号電荷は、
ｎ型シフトレジスタ１９を介して流れ方向が切り換えら
れた後、信号処理領域２０へ電送されることを示してい
る。
【００３７】図２２は図８のｉ−ｉ′線断面図及び電位
輪郭図で、信号電荷が、第１出力ゲート２０ｂまたは第
２出力ゲート２０ｃを介して浮遊拡散領域２０ａに一時
貯蔵された後、リセット用クロック信号Ｒφによってリ
セットドレイン２０ｄに抜け出すことを示している。こ
こで、ｎ型ＨＣＣＤ領域１８の第１ゲート電極１８ａと
第２ゲート電極１８ｂおよびｎ型シフトレジスタ１９の
第１ゲート電極１９ａと第２ゲート電極１９ｂとは、ポ
リシリコンで形成した。
輪郭図で、信号電荷が、第１出力ゲート２０ｂまたは第
２出力ゲート２０ｃを介して浮遊拡散領域２０ａに一時
貯蔵された後、リセット用クロック信号Ｒφによってリ
セットドレイン２０ｄに抜け出すことを示している。こ
こで、ｎ型ＨＣＣＤ領域１８の第１ゲート電極１８ａと
第２ゲート電極１８ｂおよびｎ型シフトレジスタ１９の
第１ゲート電極１９ａと第２ゲート電極１９ｂとは、ポ
リシリコンで形成した。
【００３８】図２６は１フレーム単位のクロック信号の
タイミング図を示すものである。図２７はｎ型ホトダイ
オード１７の奇数、または偶数水平ラインによるクロッ
ク信号のタイミング図を示すものである。図２６によれ
ば、ｎ型ＨＣＣＤ領域１８の第２ゲート電極１８ｂに印
加されるクロック信号Ｈφ2 に含まれた駆動電圧Ｖ1 に
より全体のｎ型ホトダイオード１７からｎ型ＨＣＣＤ領
域１８に電荷が移動されることを理解することができ
る。図２７によれば、奇数水平ラインのｎ型ホトダイオ
ード１７の信号電荷は、浮遊拡散領域２０ａに伝達さ
れ、偶数水平ラインのｎ型ホトダイオード１７の信号電
荷は、シフト用クロック信号φｓによってｎ型シフトレ
ジスタ１９で流れの方向が反転された後、浮遊拡散領域
２０ａへ伝達されることを理解することができる。
タイミング図を示すものである。図２７はｎ型ホトダイ
オード１７の奇数、または偶数水平ラインによるクロッ
ク信号のタイミング図を示すものである。図２６によれ
ば、ｎ型ＨＣＣＤ領域１８の第２ゲート電極１８ｂに印
加されるクロック信号Ｈφ2 に含まれた駆動電圧Ｖ1 に
より全体のｎ型ホトダイオード１７からｎ型ＨＣＣＤ領
域１８に電荷が移動されることを理解することができ
る。図２７によれば、奇数水平ラインのｎ型ホトダイオ
ード１７の信号電荷は、浮遊拡散領域２０ａに伝達さ
れ、偶数水平ラインのｎ型ホトダイオード１７の信号電
荷は、シフト用クロック信号φｓによってｎ型シフトレ
ジスタ１９で流れの方向が反転された後、浮遊拡散領域
２０ａへ伝達されることを理解することができる。
【００３９】上記の構成による動作を説明すれば次の通
りである。まず、映像に相応する光が、ｎ型ホトダイオ
ード１７に入射されるとｎ型ホトダイオード１７はその
光に相応する信号電荷を生成する。これらの信号電荷
は、図１８の電位輪郭図のように、第２ゲート電極１８
ｂに印加するクロック信号Ｈφ2 の駆動電圧Ｖ1 によっ
てｎ型ホトダイオード１７からｎ型ＨＣＣＤ領域１８に
移動した後、クロック信号Ｈφ1 ，Ｈφ2 によってｎ型
ＨＣＣＤ領域１８の出力側に移動する。
りである。まず、映像に相応する光が、ｎ型ホトダイオ
ード１７に入射されるとｎ型ホトダイオード１７はその
光に相応する信号電荷を生成する。これらの信号電荷
は、図１８の電位輪郭図のように、第２ゲート電極１８
ｂに印加するクロック信号Ｈφ2 の駆動電圧Ｖ1 によっ
てｎ型ホトダイオード１７からｎ型ＨＣＣＤ領域１８に
移動した後、クロック信号Ｈφ1 ，Ｈφ2 によってｎ型
ＨＣＣＤ領域１８の出力側に移動する。
【００４０】ｎ型ホトダイオード１７の１つの水平ライ
ンの端部に該当する位置に到達した信号電荷は、図１
１、図１２のｎ型ＨＣＣＤ領域１８の半円の部分に沿っ
て次の水平ラインに移動する。信号電荷がｎ型ホトダイ
オード１７の最終水平ラインに達すると、この信号電荷
は図２１に示した電位輪郭図のように、シフト用クロッ
ク信号φｓが印加するｎ型シフトレジスタ１９によって
流れ方向が反転された後、信号処理領域２０の第１出力
ゲート２０ｂを介して浮遊拡散領域２０ａに出力され、
またはそのまま第２出力ゲート２０ｃを介して浮遊拡散
領域２０ａに出力される。
ンの端部に該当する位置に到達した信号電荷は、図１
１、図１２のｎ型ＨＣＣＤ領域１８の半円の部分に沿っ
て次の水平ラインに移動する。信号電荷がｎ型ホトダイ
オード１７の最終水平ラインに達すると、この信号電荷
は図２１に示した電位輪郭図のように、シフト用クロッ
ク信号φｓが印加するｎ型シフトレジスタ１９によって
流れ方向が反転された後、信号処理領域２０の第１出力
ゲート２０ｂを介して浮遊拡散領域２０ａに出力され、
またはそのまま第２出力ゲート２０ｃを介して浮遊拡散
領域２０ａに出力される。
【００４１】これを詳細に説明すると、図８に示すよう
に、奇数水平ラインのｎ型ホトダイオード１７から出力
する信号電荷は、左側方向に移動し偶数水平ラインのｎ
型ホトダイオード１７からの信号電荷は、右側方向に移
動する。したがってｎ型ＨＣＣＤ領域１８の出力側で
は、正確なディスプレーのために信号電荷の流れ方向を
一致させる必要がある。
に、奇数水平ラインのｎ型ホトダイオード１７から出力
する信号電荷は、左側方向に移動し偶数水平ラインのｎ
型ホトダイオード１７からの信号電荷は、右側方向に移
動する。したがってｎ型ＨＣＣＤ領域１８の出力側で
は、正確なディスプレーのために信号電荷の流れ方向を
一致させる必要がある。
【００４２】図８の構成によれば、偶数水平ラインのｎ
型ホトダイオード１７から出力する信号電荷は、シフト
用クロック信号φｓが印加するｎ型シフトレジスタ１９
により流れ方向が右方から左方に反転された後、第１出
力ゲート２０ｂを介して出力され、奇数水平ラインのｎ
型ホトダイオード１７から出力される信号電荷は、その
まま第２出力ゲート２０ｃを介して出力される。
型ホトダイオード１７から出力する信号電荷は、シフト
用クロック信号φｓが印加するｎ型シフトレジスタ１９
により流れ方向が右方から左方に反転された後、第１出
力ゲート２０ｂを介して出力され、奇数水平ラインのｎ
型ホトダイオード１７から出力される信号電荷は、その
まま第２出力ゲート２０ｃを介して出力される。
【００４３】図２３〜図２７に示すように、クロック信
号タイミング図によれば、奇数水平ラインのｎ型ホトダ
イオード１７から出力される信号電荷がｎ型ＨＣＣＤ領
域１８出力側に達するときは、シフト用クロック信号φ
ｓはロー（Ｌｏｗ）状態を保持して高い電位障壁を形成
して、その信号電荷を第２出力ゲート２０ｃを介してそ
のまま出力するようにする。一方、偶数水平ラインのｎ
型ホトダイオード１７から出力される信号がｎ型ＨＣＣ
Ｄ領域１８の出力側に達するときは、シフト用クロック
信号φｓがハイ（Ｈｉｇｈ）状態を保持して電位障壁を
低下させるので、ｎ型シフトレジスタ１９によって信号
電荷の流れ方向が反転された後、第１出力ゲート２０ｂ
を介して浮遊拡散領域２０ａに出力されるようにする。
号タイミング図によれば、奇数水平ラインのｎ型ホトダ
イオード１７から出力される信号電荷がｎ型ＨＣＣＤ領
域１８出力側に達するときは、シフト用クロック信号φ
ｓはロー（Ｌｏｗ）状態を保持して高い電位障壁を形成
して、その信号電荷を第２出力ゲート２０ｃを介してそ
のまま出力するようにする。一方、偶数水平ラインのｎ
型ホトダイオード１７から出力される信号がｎ型ＨＣＣ
Ｄ領域１８の出力側に達するときは、シフト用クロック
信号φｓがハイ（Ｈｉｇｈ）状態を保持して電位障壁を
低下させるので、ｎ型シフトレジスタ１９によって信号
電荷の流れ方向が反転された後、第１出力ゲート２０ｂ
を介して浮遊拡散領域２０ａに出力されるようにする。
【００４４】したがって、偶数フィールド中、ｎ型ＨＣ
ＣＤ領域１８に印加するクロック信号Ｈφ1，Ｈφ2が、
所定の直流レベルの状態を保持する水平帰線区間の間の
み、偶数水平ラインのｎ型ホトダイオード１７から出力
する信号電荷がｎ型シフトレジスタ１９に移動される。
結局、偶数及び奇数水平ラインに並べられたｎ型ホトダ
イオードからの信号電荷は、同時に第１出力ゲート２０
ｂと第２出力ゲート２０ｃとの双方を介して出力され
ず、これらの中どれか１つのみを介して出力され、出力
された信号電荷は浮遊拡散領域２０ａに集められる。浮
遊拡散領域２０ａに集められた信号電荷は、電位輪郭図
である図２２のように一時貯蔵された後、リセットゲー
ト電極２０ｅに印加するリセット用クロック信号Ｒφに
よってリセットドレイン２０ｄに抜け出す。この時、感
知増幅器２１は、浮遊拡散領域２０ａに一時貯蔵された
信号電荷の状態を感知してこれを所定の増幅度に増幅し
た後、出力する。
ＣＤ領域１８に印加するクロック信号Ｈφ1，Ｈφ2が、
所定の直流レベルの状態を保持する水平帰線区間の間の
み、偶数水平ラインのｎ型ホトダイオード１７から出力
する信号電荷がｎ型シフトレジスタ１９に移動される。
結局、偶数及び奇数水平ラインに並べられたｎ型ホトダ
イオードからの信号電荷は、同時に第１出力ゲート２０
ｂと第２出力ゲート２０ｃとの双方を介して出力され
ず、これらの中どれか１つのみを介して出力され、出力
された信号電荷は浮遊拡散領域２０ａに集められる。浮
遊拡散領域２０ａに集められた信号電荷は、電位輪郭図
である図２２のように一時貯蔵された後、リセットゲー
ト電極２０ｅに印加するリセット用クロック信号Ｒφに
よってリセットドレイン２０ｄに抜け出す。この時、感
知増幅器２１は、浮遊拡散領域２０ａに一時貯蔵された
信号電荷の状態を感知してこれを所定の増幅度に増幅し
た後、出力する。
【００４５】本発明によるＣＣＤ映像素子は、非インタ
ーレース走査方式のシステムが適用されるので、図２６
に示される駆動電圧Ｖ1 によりトランスファーゲートが
１フレームごとにオンとされる。ここで、トランスファ
ーゲートは図示しないが、ｎ型ＨＣＣＤ領域１８の第２
ゲート電極１８ｂ中、ｎ型ホトダイオード１７とｎ型Ｈ
ＣＣＤ領域１８との間の、ｐ型ウエル２３領域の上方部
位に該当する部分をいう。
ーレース走査方式のシステムが適用されるので、図２６
に示される駆動電圧Ｖ1 によりトランスファーゲートが
１フレームごとにオンとされる。ここで、トランスファ
ーゲートは図示しないが、ｎ型ＨＣＣＤ領域１８の第２
ゲート電極１８ｂ中、ｎ型ホトダイオード１７とｎ型Ｈ
ＣＣＤ領域１８との間の、ｐ型ウエル２３領域の上方部
位に該当する部分をいう。
【００４６】
【発明の効果】４個のＶＣＣＤ領域クロック信号Ｖφ1
−Ｖφ4と、２個のＨＣＣＤ領域クロック信号Ｈφ1，Ｈ
φ2と、１個のクロック信号ｒφ等７個のクロック信号
を必要とするインターライントランスファー方式のＣＣ
Ｄ映像素子に比べて、２個のＨＣＣＤ領域クロック信号
Ｈφ1，Ｈφ2と１個のシフト用クロック信号φｓ及び１
個のリセット用クロック信号Ｒφ等４個のクロック信号
のみを使用するのでＣＣＤ映像素子の構造およびクロッ
キング方法が簡単になる。したがって、ＣＣＤ映像素子
の駆動のための周辺装置が簡易化され、かつＣＣＤ映像
素子を利用するシステム製作の時コストが節減できる。
本発明によるＣＣＤ映像素子は、大衆普及型であるＣＣ
Ｄカメラと電話回線の使用によって多いピクセルを利用
できないビデオホン（Ｖｉｄｅｏ Ｐｈｏｎｅ）と、お
もちゃセットおよび物体認識と位置のみを感知するため
の非インターレース走査方式のマシンピゾンシステムの
ような場合の、比較的低解像度を要するシステムに適宜
適用できる。
−Ｖφ4と、２個のＨＣＣＤ領域クロック信号Ｈφ1，Ｈ
φ2と、１個のクロック信号ｒφ等７個のクロック信号
を必要とするインターライントランスファー方式のＣＣ
Ｄ映像素子に比べて、２個のＨＣＣＤ領域クロック信号
Ｈφ1，Ｈφ2と１個のシフト用クロック信号φｓ及び１
個のリセット用クロック信号Ｒφ等４個のクロック信号
のみを使用するのでＣＣＤ映像素子の構造およびクロッ
キング方法が簡単になる。したがって、ＣＣＤ映像素子
の駆動のための周辺装置が簡易化され、かつＣＣＤ映像
素子を利用するシステム製作の時コストが節減できる。
本発明によるＣＣＤ映像素子は、大衆普及型であるＣＣ
Ｄカメラと電話回線の使用によって多いピクセルを利用
できないビデオホン（Ｖｉｄｅｏ Ｐｈｏｎｅ）と、お
もちゃセットおよび物体認識と位置のみを感知するため
の非インターレース走査方式のマシンピゾンシステムの
ような場合の、比較的低解像度を要するシステムに適宜
適用できる。
【図１】従来のＣＣＤ映像素子の構成ブロック図。
【図２】図１の要部概略図。
【図３】図２のａ−ａ′線断面図。
【図４】図３のｂ−ｂ′線断面図。
【図５】従来のＣＣＤ映像素子の構成によるクロック信
号タイミング図。
号タイミング図。
【図６】図５の領域Ｋの拡大図。
【図７】図１の構成による１つのフレームのピクセル構
成図。
成図。
【図８】本発明によるＣＣＤ映像素子の構成ブロック
図。
図。
【図９】図８の領域１００の拡大図。
【図１０】図８の領域２００の拡大図。
【図１１】図８の領域３００の拡大図。
【図１２】図８の領域４００の拡大図。
【図１３】図８の領域５００の拡大図。
【図１４】図９および図１０のａ−ａ′線断面図。
【図１５】図９および図１０のｂ−ｂ′線断面図
【図１６】図９のｃ−ｃ′線断面図。
【図１７】図１０のｄ−ｄ′線断面図。
【図１８】図１０のｅ−ｅ′線断面図及び電位輪郭図。
【図１９】図１３のｆ−ｆ′線断面図。
【図２０】図１３のｇ−ｇ′線断面図。
【図２１】図１３のｈ−ｈ′線断面図及び電位輪郭図。
【図２２】図８のｉ−ｉ′線断面図及び電位輪郭図。
【図２３】〜
【図２７】本発明によるクロック信号タイミング図であ
る。
る。
１７ ｎ型ホトダイオード １８ ｎ型ＨＣＣＤ領域 １９ ｎ型シフトレジスタ ２０ 信号処理部 ２１ 感知増幅器
Claims (12)
- 【請求項１】 垂直および水平方向に相互間所定の感覚
を有しながら連続配列され、入射された光に相応する信
号電荷を生成する複数の光検出器と；光検出器の水平ラ
イン間に、Ｚ字形（Ｚｉｇ−Ｚａｇ）形状を有して一体
に形成され、外部からのクロック信号によって光検出器
の信号電荷を一方向に電送するための水平信号電送領域
と；前記水平信号電送領域の出力側に形成され、かつ外
部クロック信号によって水平信号電送領域から出力され
る信号電荷の流れ方向を選択的に反転させるための方向
切換領域と；前記水平信号電送領域または方向切換領域
の出力信号を一時貯蔵した後リセットさせるための信号
処理領域と；信号処理領域で一時貯蔵された信号電荷の
状態を所定増幅度で増幅するための感知増幅器とを有す
ることを特徴とするＣＣＤ映像素子。 - 【請求項２】 前記水平信号電送領域の上方には各光検
出器から出力する信号電荷を水平信号電送領域に移動す
るための第２クロック信号が印加される第２ゲート電極
と、前記第２クロック信号により光検出器から水平信号
電送領域に移動させるための第１クロック信号が印加さ
れる第１ゲート電極とを交互に設けられることを特徴と
する請求項１に記載のＣＣＤ映像素子。 - 【請求項３】 第１ゲート電極および第２ゲート電極は
ポリシリコンである請求項１に記載のＣＣＤ映像素子。 - 【請求項４】 光検出器の水平信号電送領域および方向
切換領域は、基板と同一の導電型である請求項１に記載
のＣＣＤ映像素子。 - 【請求項５】 水平信号電送領域の表面内には、所定の
間隔の信号電荷の流れが容易になる電位障壁を作るため
に水平信号電送領域より低い濃度の障壁イオン層を形成
したことを特徴とする請求項１に記載のＣＣＤ映像素
子。 - 【請求項６】 信号処理領域を、入力される信号電荷を
一時貯蔵するための浮遊拡散領域と、一定のＤＣ電圧に
よってバイアスされており、かつ水平信号電送領域から
出力される信号電荷を前記浮遊拡散領域に伝達するため
の第１出力ゲートと、一定のＤＣ電圧によってバイアス
されており、かつ方向切換領域から出力される信号電荷
を前記浮遊拡散領域に伝達するための第２出力ゲート
と、前記浮遊拡散領域に一時貯蔵された信号電荷を外部
のリセット用クロック信号によってリセットさせるため
のリセットドレインと、前記リセットドレイン外部のリ
セット用クロック信号を印加するためのリセットゲート
電極とで構成したことを特徴とする請求項１に記載のＣ
ＣＤ映像素子。 - 【請求項７】 リセットドレイントと浮遊拡散領域とは
同一の導電型である請求項６に記載のＣＣＤ映像素子。 - 【請求項８】 第１および第２出力ゲートとリセットゲ
ート電極とはポリシリコンである請求項６に記載のＣＣ
Ｄ映像素子。 - 【請求項９】 方向切換領域の表面の上方には、水平信
号電送領域から出力される信号電荷を方向切換領域に移
動させるためのシフト用クロック信号が印加される第１
ゲート電極と、前記第１ゲート電極と共に入力される前
記シフト用クロック信号によって方向切換領域に移動さ
れた信号電荷を信号処理領域に出力するための第２ゲー
ト電極とを交互に設けられたことを特徴とする請求項１
に記載のＣＣＤ映像素子。 - 【請求項１０】 第１ゲート電極および第２ゲート電極
はポリシリコンである請求項９に記載のＣＣＤ映像素
子。 - 【請求項１１】 前記方向切換領域の上方には、水平信
号電送領域から信号電荷の移動を容易にするための電位
障壁を作るために所定間隔ごとに方向切換領域より低い
濃度の障壁イオン層を形成したことを特徴とする請求項
１に記載のＣＣＤ映像素子。 - 【請求項１２】 方向切換領域は、奇数または偶数水平
ライン形成された信号電荷の流れ方向を反転させた後、
信号処理領域に出力し、水平信号電送領域は、前記方向
切換領域とは反対の水平ライン形成された光検出器から
の信号電荷を交互に信号処理領域に出力するように構成
したことを特徴とする前記第１項記載のＣＣＤ映像素
子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR16260/1990 | 1990-10-13 | ||
| KR1019900016260A KR930005746B1 (ko) | 1990-10-13 | 1990-10-13 | 지그재그 인터라인 고체 촬상소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06121238A true JPH06121238A (ja) | 1994-04-28 |
| JP2838611B2 JP2838611B2 (ja) | 1998-12-16 |
Family
ID=19304611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3292049A Expired - Lifetime JP2838611B2 (ja) | 1990-10-13 | 1991-10-14 | Ｃｃｄ映像素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5210613A (ja) |
| JP (1) | JP2838611B2 (ja) |
| KR (1) | KR930005746B1 (ja) |
| DE (1) | DE4133748C2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355165A (en) * | 1992-08-06 | 1994-10-11 | Princeton Scientific Instruments, Inc. | Very high frame rate CCD imager |
| US5892542A (en) * | 1994-06-09 | 1999-04-06 | Intel Corporation | Sectional raster output image sensor |
| US5835137A (en) * | 1995-06-21 | 1998-11-10 | Eastman Kodak Company | Method and system for compensating for motion during imaging |
| GB2313186A (en) * | 1996-05-09 | 1997-11-19 | Nac Inc | Charge-transfer device for imaging |
| JP3830590B2 (ja) * | 1996-10-30 | 2006-10-04 | 株式会社東芝 | 固体撮像装置 |
| US5890232A (en) * | 1997-11-25 | 1999-04-06 | Park; Nam-Tae | Helmet with an air cushion buffer |
| CN1301491C (zh) * | 2001-03-13 | 2007-02-21 | 伊强德斯股份有限公司 | 视觉装置、联动式计数器及图象检测器 |
| JP2003014691A (ja) * | 2001-06-29 | 2003-01-15 | Horiba Ltd | Ｃｃｄセンサ |
| KR100868191B1 (ko) * | 2002-04-26 | 2008-11-10 | 매그나칩 반도체 유한회사 | 수평 전하운송부를 제거한 전하결합소자 |
| CN100413084C (zh) * | 2006-09-18 | 2008-08-20 | 西安理工大学 | 绕行转移面阵电荷耦合器件ccd |
| GB2443204A (en) * | 2006-10-04 | 2008-04-30 | Sharp Kk | Photosensor and ambient light sensor |
| US8773564B2 (en) | 2010-12-14 | 2014-07-08 | Truesense Imaging, Inc. | Image sensor with charge multiplication |
| US8479374B2 (en) | 2010-12-14 | 2013-07-09 | Truesense Imaging, Inc. | Method of producing an image sensor having multiple output channels |
| US8395689B2 (en) * | 2010-12-20 | 2013-03-12 | Omnivision Technologies, Inc. | Image sensor with charge multiplication output channel and charge sensing output channel |
| US8643758B2 (en) | 2010-12-20 | 2014-02-04 | Omnivision Technologies, Inc. | Method for processing an image captured by an image sensor having a charge multiplication output channel and a charge sensing output channel |
| US8601674B2 (en) | 2010-12-20 | 2013-12-10 | Omnivision Technologies, Inc. | Method for producing an image sensor with charge multiplication output channel and charge sensing output channel |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072384A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 撮像装置 |
| JPH0270582U (ja) * | 1988-11-16 | 1990-05-29 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028265A (ja) * | 1983-07-27 | 1985-02-13 | Canon Inc | 電荷転送デバイス |
| JPS6193781A (ja) * | 1984-10-15 | 1986-05-12 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPS6258787A (ja) * | 1985-09-06 | 1987-03-14 | Fuji Photo Film Co Ltd | 固体撮像素子 |
| US4836788A (en) * | 1985-11-12 | 1989-06-06 | Sony Corporation | Production of solid-state image pick-up device with uniform distribution of dopants |
| JPS63226061A (ja) * | 1987-03-14 | 1988-09-20 | Fujitsu Ltd | カラ−イメ−ジセンサ |
| JPH02262344A (ja) * | 1989-03-31 | 1990-10-25 | Sony Corp | 出力回路 |
| JP2504845B2 (ja) * | 1989-10-06 | 1996-06-05 | シャープ株式会社 | 固体撮像装置 |
-
1990
- 1990-10-13 KR KR1019900016260A patent/KR930005746B1/ko not_active Expired - Lifetime
-
1991
- 1991-10-10 US US07/774,627 patent/US5210613A/en not_active Expired - Lifetime
- 1991-10-11 DE DE4133748A patent/DE4133748C2/de not_active Expired - Lifetime
- 1991-10-14 JP JP3292049A patent/JP2838611B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072384A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 撮像装置 |
| JPH0270582U (ja) * | 1988-11-16 | 1990-05-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920008948A (ko) | 1992-05-28 |
| US5210613A (en) | 1993-05-11 |
| JP2838611B2 (ja) | 1998-12-16 |
| DE4133748C2 (de) | 2000-07-20 |
| DE4133748A1 (de) | 1992-04-16 |
| KR930005746B1 (ko) | 1993-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| JPH06121238A (ja) | Ｃｃｄ映像素子 | |
| JP2524434B2 (ja) | Ｃｃｄ映像素子 | |
| JPS6338866B2 (ja) | ||
| JPH04262679A (ja) | 固体撮像素子の駆動方法 | |
| JPH035673B2 (ja) | ||
| JP3218399B2 (ja) | ３次元ｃｃｄ映像センサー | |
| JP3239223B2 (ja) | Ｃｃｄ映像素子 | |
| US6825879B1 (en) | Solid-state image sensing device and method of driving the same | |
| JP2504845B2 (ja) | 固体撮像装置 | |
| EP0520605B1 (en) | A solid-state imaging device and a method for driving same | |
| US5298777A (en) | CCD image sensor of interlaced scanning type | |
| JP2592193B2 (ja) | Ｃｃｄ映像素子 | |
| JP2799003B2 (ja) | 固体撮像素子の駆動方式 | |
| JPS5968970A (ja) | 固体撮像素子の駆動方法 | |
| JPS60174583A (ja) | 固体撮像素子の駆動方法 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP2666398B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3460979B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH06105719B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JPS60210079A (ja) | 固体エリアセンサの電荷転送方法 | |
| JPS61145974A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH09275206A (ja) | 固体撮像素子 | |
| JPH0433143B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071016 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111016 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |