JPH069592Y2 - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH069592Y2
JPH069592Y2 JP15739286U JP15739286U JPH069592Y2 JP H069592 Y2 JPH069592 Y2 JP H069592Y2 JP 15739286 U JP15739286 U JP 15739286U JP 15739286 U JP15739286 U JP 15739286U JP H069592 Y2 JPH069592 Y2 JP H069592Y2
Authority
JP
Japan
Prior art keywords
mos
board
inverter device
control signal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15739286U
Other languages
Japanese (ja)
Other versions
JPS6366096U (en
Inventor
嘉伸 中村
敏明 滝川
隆 花井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15739286U priority Critical patent/JPH069592Y2/en
Publication of JPS6366096U publication Critical patent/JPS6366096U/ja
Application granted granted Critical
Publication of JPH069592Y2 publication Critical patent/JPH069592Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 [考案の目的] (産業上の利用分野) 本考案はインバータ装置に係り、特に主回路のスイッチ
素子を複数個並べて使用する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an inverter device, and more particularly to a device using a plurality of switching elements of a main circuit side by side.

(従来の技術) 従来、インバータ装置において主回路のスイッチング素
子として、サイリスタ、パワートランジスタ(GTR,MOS-
FET)などが使用されている。そして最近ではパワート
ランジスタなどで複数個が1つのパッケージとなったモ
ジュール素子が使用されるようになった。そして従来は
モジュール化した素子素子(6個入りの6IN1タイプ)
を使えば1個で十分機能を満足してきたが、大容化が進
むにつれてモジュール化した素子1個では、十分機能を
満たすことができず、複数個並列接続として使用してい
る。その際、制御信号端子、入力端子、出力端子とも複
数個並列接続した分だけ数が増すことになる。そのため
接続には十分注意し、各々の配線の長さなどを均一にし
なければ信号のアンバランスを生じたり、数が増えた分
だけノイズにも弱くなる欠点を生じる。
(Prior Art) Conventionally, as a switching element of a main circuit in an inverter device, a thyristor and a power transistor (GTR, MOS-
FET) etc. are used. Recently, module elements, such as power transistors, which have a plurality of packages in one package have been used. And conventionally, modularized element element (6IN1 type with 6 pieces)
However, with the increase in capacity, one modularized element cannot satisfy the function sufficiently, and a plurality of elements are used in parallel. At that time, the number of control signal terminals, input terminals, and output terminals is increased by the number of parallel connections. Therefore, if connections are carefully taken and the lengths of the respective wirings are not made uniform, signal imbalance may occur, or the increased number may result in weakness in noise.

例えば、スイッチング素子にMOS-FETを採用し電流容量
を2倍にするため4個入り(4IN1タイプ)のモジュー
ル素子を3個使用して並列接続する場合について述べる
と従来は放熱板にモジュール化した素子(以後MOS-FET
により代表される)を3個ネジ3で取りつけている。そ
して各々の入力端子、出力端子、制御信号端子はファス
トン端子で配線がされたり、あるいは直接配線が端子に
半田付される。そして、第4図のように基板10bとMO
S-FET2とが配線され取り付けられる。この場合、でき
るだけ配線を短くするように第4図のような取り付け構
造としているが、作業上どうしても基板10bとMOS-FE
Tとの間は広く取る必要がある。さらに作業するに当た
っては、配線の数がMOS=FET2の個数倍だけ多くなり、
(MOS-FETが3個の場合7本×3個=21本)組立てが
困難で手間もかかる。そして配線が多くなった分、ノイ
ズの影響も受けやすくなるという不具合を生じていた。
For example, when using a MOS-FET for the switching element and using three module elements of 4 pieces (4IN1 type) to connect in parallel to double the current capacity, it was modularized as a heat sink in the past. Device (hereafter MOS-FET
(Represented by) is attached with three screws 3. The respective input terminals, output terminals, and control signal terminals are wired at the Faston terminals, or the wiring is directly soldered to the terminals. Then, as shown in FIG. 4, the substrate 10b and the MO
The S-FET2 is wired and attached. In this case, the mounting structure is as shown in FIG. 4 so that the wiring is as short as possible.
It should be wide between T and. When working further, the number of wires is increased by the number of times MOS = FET2,
(7 pieces x 3 pieces = 21 pieces for 3 MOS-FETs) Assembly is difficult and time-consuming. Then, as the number of wirings increases, there is a problem that it is more susceptible to noise.

また、別な例として、実開昭60−167379号公報
があるが、これは第5図に示されているように放熱を必
要とする半導体製品を印刷配線板にとりつけて一体化し
た後、箱体への固定を行なう構造のものがある。これ
は、制御回路板に直接、放熱を必要とする半導体を半田
付しているが、これは電流容量の小さな半導体製品の場
合は可能であるが、電流容量が大きくしかも並列に接続
して電流容量を増加しているような場合、制御回路基板
に半田付けするのは非常に困難で、大電流によるノイズ
の影響も受けやすくなり、制御信号が誤動作して素子を
破損する恐れがある。また電流容量が多い部分はパター
ンの面積を大きくする必要があり、絶縁距離も広くとる
必要が出てくるため、制御回路基板の面積のうちこの部
分の占める割合が高くなる。そのため、基板全体の面積
を大きくする必要がでてくるので、インバータ装置全体
が大きくなってしまう欠点があった。
Another example is Japanese Utility Model Laid-Open No. 60-167379, which discloses that after mounting a semiconductor product that requires heat dissipation on a printed wiring board and integrating them as shown in FIG. There is a structure that is fixed to the box. This is done by soldering a semiconductor that requires heat dissipation directly to the control circuit board.This is possible for semiconductor products with a small current capacity, but it has a large current capacity and is connected in parallel. When the capacitance is increased, it is very difficult to solder it to the control circuit board, and it is easily affected by noise due to a large current, and the control signal may malfunction to damage the element. In addition, a portion having a large current capacity needs to have a large pattern area and a large insulation distance, so that this portion occupies a large proportion of the area of the control circuit board. Therefore, it is necessary to increase the area of the entire substrate, which has a drawback that the entire inverter device becomes large.

(考案が解決しようとする問題点) 上述した様に上記した2つの方法では、配線の増加や電
流の増大によりノイズを受けやすい難点があり、誤動作
による素子の破損を招く恐れがある。また、持ち運びや
接地する際に小形化が要望されているが配線数が多いこ
とにより、あるいは電流容量の増大にともなう基板面積
の拡大により、これが困難であった。
(Problems to be Solved by the Invention) As described above, the above-mentioned two methods have a drawback that they are susceptible to noise due to an increase in wiring and an increase in current, which may cause damage to the element due to malfunction. Further, there is a demand for miniaturization when carrying or grounding, but this is difficult due to the large number of wirings or the expansion of the substrate area accompanying the increase in current capacity.

これより本考案は、ノイズに強くかつ小形化がはかれる
ような構造のインバータ装置を提供することを目的とす
る。
It is therefore an object of the present invention to provide an inverter device having a structure that is resistant to noise and can be downsized.

[考案の構成] (問題点を解決するための手段) すなわち本考案は、入力端子と出力端子と制御信号端子
を有するモジュール化した素子を複数個並列接続して用
いて直流を交流に交換するインバータ装置において、前
記モジュール化した素子の上に前記入力端子と前記出力
端子とを挿通する貫通孔と前記モジュール化した素子の
取付けネジに対応する部分に設けた貫通孔とを有し制御
信号用の回路を印刷した基板を取付け、この基板上の回
路で各素子への制御信号を並列することに特徴を有す
る。
[Structure of the Invention] (Means for Solving the Problems) That is, according to the present invention, a plurality of modularized elements having an input terminal, an output terminal, and a control signal terminal are connected in parallel to exchange direct current with alternating current. In the inverter device, a through hole for inserting the input terminal and the output terminal is provided on the modularized element, and a through hole provided in a portion corresponding to a mounting screw of the modularized element for a control signal. It is characterized in that a board on which the circuit of (1) is printed is attached, and the control signal to each element is paralleled by the circuit on this board.

(作用) このように構成されたものにおいては、制御信号が短く
なり、本数も減り、さらに基板上の制御信号のパターン
の長さを調整して均一にすることで信号のアンバランス
がなくなるので、ノイズにも強くなる。又、電流が多い
入力端子、出力端子は基板上にのせずに穴をあけて別途
配線することにより、基板面積も縮小でき、制御信号へ
のノイズの影響もなくなり、小形化が可能となる。
(Operation) In the case of such a configuration, the control signal becomes shorter, the number of lines also decreases, and the signal imbalance is eliminated by adjusting the length of the control signal pattern on the substrate to be uniform. , It is also strong against noise. Further, the input terminal and the output terminal, which have a large amount of current, are not provided on the substrate and are separately wired by forming holes, whereby the substrate area can be reduced, the influence of noise on the control signal can be eliminated, and the size can be reduced.

(実施例) 以下、本考案の一実施例を図面によって説明する。第1
図は、放熱板に、MOS-FET2が3個ネジ3で取り付けら
れ、その上にネジの取り付け用の穴と、入力端子
{(+)(−)}又、出力端子{(U),(V),
(W)}の穴とが一緒になった穴があいた基板が取り付
けられている。この基板7は制御回路基板からコネクタ
8により10本のゲートドライブ信号線(GU,GV,
GW,SU,SV,SW,GX,GY、GZ、S−)が
接続され、基板7に印刷された配線で並列信号となる。
また、この基板7は各MOS-FET2のゲート信号端子がはま
るように、7個のスルーホール加工された穴があいてい
てそこにMOS-FETをはめこんで半田付けすることで上記
の並列信号が接続される。
Embodiment An embodiment of the present invention will be described below with reference to the drawings. First
In the figure, three MOS-FETs 2 are attached to the heat sink with screws 3, and holes for screw attachment, input terminals {(+) (-)}, and output terminals {(U), ( V),
(W)} is attached to the board having a hole together with the hole. This board 7 is provided with 10 gate drive signal lines (GU, GV,
GW, SU, SV, SW, GX, GY, GZ, S-) are connected to each other, and the wiring printed on the substrate 7 serves as a parallel signal.
In addition, this board 7 has 7 through-hole processed holes so that the gate signal terminals of each MOS-FET 2 can be fitted. Are connected.

第2図は、第1図の断面図である。又第3図は第2図に
制御回路基板10を放熱板1からスペーサー9を介して
取り付けたインバータ装置全体の構成を示す。
FIG. 2 is a sectional view of FIG. 3 shows the configuration of the entire inverter device in which the control circuit board 10 is attached to the heat sink 1 via the spacer 9 in FIG.

本実施例はMOS-FET(4IN1タイプ)を、3個使用して並
列接続とし、MOS-FETの電流容量を2倍にしたインバー
タ装置である。そのためゲート信号は各MOS-FETのゲー
ト信号が7本であるため、3個の合計は21本となる。
しかし、本発明による基板を採用にすることにより、最
小必要限度の10本を制御回路基板10から取り出し基
板7にコネクタに接続すると基板7の印刷された配線に
よって、各ゲート信号端子に次の様に各信号線が接続さ
れることになる。(GU→GU1・GU2、GV→GV
1・GV2、GW→GW1・GW2、SU→SU1・S
U2、SV→SV1・SV2、GX→GX1・GX2、
GY→GY1・GY2、GZ→GZ1・GZ2、S−→
S−(U)・S−(V)・S−(W) 次に制御回路基板10bとMOS-FET2との間隔は、従来
ゲート信号の配線を短くするために、基板10bの真中
付近より、ゲート信号を取っていたため、作業上広くと
る必要があったが、基板7の採用により、第1図にも示
したように基板7の端にゲート信号の配線を接続するた
め、作業上の間隔をとる必要もなく制御回路基板10b
とMOS-FET2との間隔を著しく狭くすることが可能とな
る。従って、制御回路基板10bからの配線本数が減
り、配線長さが短くなる。また配線の長さのアンバラン
スを基板7のパターン上で調整することによりなくした
ので、ノイズに非常に強くなる。
This embodiment is an inverter device in which three MOS-FETs (4IN1 type) are used in parallel and the current capacity of the MOS-FET is doubled. Therefore, since the gate signal of each MOS-FET is seven, the total of three gate signals is 21.
However, by adopting the board according to the present invention, when the minimum necessary 10 pieces are taken out from the control circuit board 10 and connected to the connector on the board 7, the printed wiring of the board 7 causes the following signals to be applied to each gate signal terminal. Each signal line will be connected to. (GU → GU1, GU2, GV → GV
1 ・ GV2, GW → GW1 ・ GW2, SU → SU1 ・ S
U2, SV → SV1, SV2, GX → GX1, GX2,
GY → GY1 ・ GY2, GZ → GZ1 ・ GZ2, S- →
S- (U) / S- (V) / S- (W) Next, the distance between the control circuit board 10b and the MOS-FET 2 is set near the center of the board 10b in order to shorten the wiring of the conventional gate signal. Since the gate signal was taken, it was necessary to make it wide for the work. However, by adopting the substrate 7, the wiring for the gate signal is connected to the end of the substrate 7 as shown in FIG. Control circuit board 10b
It becomes possible to remarkably narrow the distance between the MOS-FET2 and the MOS-FET2. Therefore, the number of wires from the control circuit board 10b is reduced, and the wire length is shortened. Further, since the imbalance of the wiring length is eliminated by adjusting the pattern on the substrate 7, it becomes extremely resistant to noise.

又、電流が多く流れる入力端子(+)(−)と出力端子
(U)(V)(W)の部分は、基板7にネジ止め用の穴
といっしょに穴を設けたことにより、基板7とは全く無
関係でこれによるノイズの影響も防ぐことができる。そ
して、基板の面積はゲート信号の配線だけのため非常に
小さな面積となり、上記の制御回路基板10bとMOS-FE
T2の間隔が短くなる事と合せて、非常に小形化を図る
ことができる。
In addition, the portions of the input terminals (+) (-) and the output terminals (U) (V) (W) through which a large amount of current flows are provided in the board 7 together with the holes for screwing. It has nothing to do with the above and can prevent the influence of noise due to this. The area of the substrate is very small because it is only the wiring of the gate signal.
In addition to shortening the interval of T2, it can be made very compact.

さらに、これまでのように制御回路基板10bとMOS-FE
T2との狭い空間で数多くのゲート信号の配線をする必
要がないので、作業性も向上する。また、基板Tの端に
コネクタが取りつけてあるため、放熱板1にMOS-FET2
を3個取りつけ、その上に基板7を取りつけて、そして
入力端子(+)(−)、出力端子(U)(V)(W)を
配線する。その後スペーサーを介して制御回路基板10
a,10bを取りつけ、最後に制御回路基板10bと基
板7とをコネクタにより配線すれば非常に作業性が向上
する。さらに点検、修理をする際に、制御回路部分と、
MOS-FET部分とに分解するのが非常に容易である。
Furthermore, the control circuit board 10b and the MOS-FE are the same as before.
Since it is not necessary to wire many gate signals in a narrow space with T2, workability is also improved. Moreover, since the connector is attached to the end of the substrate T, the MOS-FET 2 is attached to the heat sink 1.
3 are mounted, the substrate 7 is mounted thereon, and the input terminals (+) (-) and the output terminals (U) (V) (W) are wired. After that, the control circuit board 10 is inserted through the spacer.
If a and 10b are attached and finally the control circuit board 10b and the board 7 are wired by the connector, the workability is greatly improved. When performing further inspection and repair, the control circuit part,
It is very easy to disassemble into MOS-FET parts.

上述した実施例においてはMOS-FETの場合について説明
したがMOS-FETのほかGTRでも同様なことが言える。
In the above-described embodiment, the case of the MOS-FET has been described, but the same can be said for the GTR in addition to the MOS-FET.

又、並列接続する素子を増やせば、電流容量が2倍、3
倍、4倍、…とする事ができるが、このような場合も基
板7を変えるだけで、制御回路基板10との接続は同じ
最小限度の10本で済み、制御回路の定数の変化は多少
考えられるが同様の効果が得られる。さらに、基板を有
効に使用するため、この基板に部品を載せて、小形化を
図ることもできる。
If the number of elements connected in parallel is increased, the current capacity will double and
However, even in such a case, the number of connections with the control circuit board 10 can be reduced to ten, which is the same minimum, and the constants of the control circuit can be slightly changed. Though conceivable, the same effect can be obtained. Further, since the substrate is used effectively, it is possible to mount components on this substrate to achieve miniaturization.

[考案の効果] 本考案によれば、モジュール化した素子を複数個並べて
並列接続とした時に、その上に、入力端子と出力端子と
ネジ取付け部分に穴をあけた制御信号の配線のみ印刷し
た基板を直接取り付けるようにしたので、大電流による
制御信号へのノイズ影響がなくなるとともに信号線の数
が減り長さが短くなり、配線のアンバランスを印刷基板
で調整することができるのでさらにノイズに強くでき、
素子の破損を防ぐことができる。
[Advantage of the Invention] According to the present invention, when a plurality of modularized elements are arranged in parallel and connected in parallel, only the input signal, the output terminal, and the wiring for the control signal having holes for screw mounting are printed. Since the board is directly attached, the influence of noise on the control signal due to large current is eliminated, the number of signal lines is reduced and the length is shortened, and the imbalance of wiring can be adjusted on the printed board, further reducing noise. Can be strong,
It is possible to prevent damage to the element.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案による基板と、複数個並べられたモジュ
ール素子との取り付け状態を示す図、第2図は第1図の
断面図、第3図は第2図の要部部分図、第4図は従来例
の第2図相当図、第5図は別の従来例の素子取付け構造
図、第6図は4IN1タイプのMOS-FETを3個使用して並列
接続とした時の回路図を示す。 1……放熱板、2……モジュール化した素子、 3……ネジ、4……ファストン端子、 5……入出力配線、6……制御信号配線、 7……制御信号配線を採用した基板、 8……コネクタ、9……スペーサー、 10……制御回路基板。
FIG. 1 is a view showing a mounting state of a substrate according to the present invention and a plurality of arranged module elements, FIG. 2 is a sectional view of FIG. 1, FIG. 3 is a partial view of an essential part of FIG. Fig. 4 is a diagram corresponding to Fig. 2 of the conventional example, Fig. 5 is another element mounting structure diagram of the conventional example, and Fig. 6 is a circuit diagram when three 4IN1 type MOS-FETs are used in parallel connection. Indicates. 1 ... Heat sink, 2 ... Modular element, 3 ... Screw, 4 ... Faston terminal, 5 ... Input / output wiring, 6 ... Control signal wiring, 7 ... Board using control signal wiring, 8 ... Connector, 9 ... Spacer, 10 ... Control circuit board.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】入力端子と出力端子と制御信号端子を有す
るモジュール化した素子を複数個並列接続して用いて直
流を交流に交換するインバータ装置において、前記モジ
ュール化した素子の上に前記入力端子と前記出力端子と
を挿通する貫通孔と前記モジュール化した素子の取付け
ネジに対応する部分に設けた貫通孔とを有し制御信号用
の回路を印刷した基板を取付け、この基板上の回路で各
素子への制御信号を並列することを特徴とするインバー
タ装置。
1. An inverter device for exchanging direct current into alternating current using a plurality of modularized elements having an input terminal, an output terminal and a control signal terminal connected in parallel, wherein the input terminal is provided on the modularized element. And a through hole through which the output terminal is inserted and a through hole provided in a portion corresponding to the mounting screw of the modularized element, and a circuit on which a circuit for a control signal is printed is attached. An inverter device characterized in that control signals to each element are arranged in parallel.
JP15739286U 1986-10-16 1986-10-16 Inverter device Expired - Lifetime JPH069592Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15739286U JPH069592Y2 (en) 1986-10-16 1986-10-16 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15739286U JPH069592Y2 (en) 1986-10-16 1986-10-16 Inverter device

Publications (2)

Publication Number Publication Date
JPS6366096U JPS6366096U (en) 1988-05-02
JPH069592Y2 true JPH069592Y2 (en) 1994-03-09

Family

ID=31079896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15739286U Expired - Lifetime JPH069592Y2 (en) 1986-10-16 1986-10-16 Inverter device

Country Status (1)

Country Link
JP (1) JPH069592Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024241362A1 (en) * 2023-05-19 2024-11-28 三菱電機モビリティ株式会社 Electric power conversion device

Also Published As

Publication number Publication date
JPS6366096U (en) 1988-05-02

Similar Documents

Publication Publication Date Title
JPH05160290A (en) Circuit module
JPS63206166A (en) High-power module
JP3430192B2 (en) Inverter device
TW567602B (en) Multi-chip module
KR100317761B1 (en) Semiconductor device
JP2005516417A (en) Mount for programmable electronic processing equipment
JPH0212027B2 (en)
JP2959542B2 (en) Semiconductor device
JPH0141032B2 (en)
JP2002299568A (en) IC chip
JP3468355B2 (en) Semiconductor device and semiconductor device system
JPS6214689Y2 (en)
JP2929784B2 (en) Semiconductor integrated circuit device
JPS60160641A (en) Mounting of leadless package ic for board
JPS629654A (en) Mounting package for ic device
JPH0349255A (en) Sealing of semiconductor integrated circuit
JPS58110063A (en) Integrated circuit device
JPH081943B2 (en) Semiconductor integrated circuit package
JP2555991B2 (en) package
JPS62229951A (en) Semiconductor integpated dircuit device
JP2002050712A (en) Power supply system
JPH04303961A (en) Semiconductor integrated circuit
JPH0714030B2 (en) Package for surface mount components
JPS6089955A (en) Semiconductor device
KR940003377B1 (en) Semiconductor integrated circuit device