JPH0697060A - Electron beam lithography equipment - Google Patents

Electron beam lithography equipment

Info

Publication number
JPH0697060A
JPH0697060A JP4247600A JP24760092A JPH0697060A JP H0697060 A JPH0697060 A JP H0697060A JP 4247600 A JP4247600 A JP 4247600A JP 24760092 A JP24760092 A JP 24760092A JP H0697060 A JPH0697060 A JP H0697060A
Authority
JP
Japan
Prior art keywords
mark
waveform
electron beam
addition
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4247600A
Other languages
Japanese (ja)
Inventor
Hirozumi Ando
宏純 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4247600A priority Critical patent/JPH0697060A/en
Publication of JPH0697060A publication Critical patent/JPH0697060A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【目的】本発明は検出速度を落すことなくマーク波形の
S/Nを向上させ、マークの存在検出成功率及び、マー
ク位置検出を精度向上させることを目的とする。 【構成】加算器103を中心とするマーク波形加算回路
を従来のエッジ検出回路107の前段に設け、累積加算
波形について加算毎にエッジ検出処理を行なうこと及び
エッジ検出によるマーク存在検出判定基準に加算飽和の
条件を加えることによりマーク波形のS/Nを向上さ
せ、マーク存在検出成功率を向上させるところにある。
また、累積加算波形で加算毎にエッジ位置検出を行なう
ことにより位置検出再現性を向上させるところにある。
(57) [Summary] [Object] An object of the present invention is to improve the S / N of a mark waveform without lowering the detection speed, and to improve the accuracy of mark presence detection and the accuracy of mark position detection. A mark waveform adder circuit centering on an adder 103 is provided in a stage preceding a conventional edge detection circuit 107, and edge detection processing is performed for each addition of a cumulative addition waveform and addition is made to a mark presence detection determination criterion by edge detection. By adding a saturation condition, the S / N ratio of the mark waveform is improved, and the mark presence detection success rate is improved.
Further, the position detection reproducibility is improved by detecting the edge position for each addition in the cumulative addition waveform.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体プロセスや装置
環境などにより、S/Nの低下した合わせマークの存在
検出と位置検出を、処理速度を落すことなく検出確度及
び精度を向上させることが可能である電子線描画装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention can improve the detection accuracy and accuracy of the presence detection and the position detection of the alignment mark having a lowered S / N due to the semiconductor process or the environment of the device without lowering the processing speed. The present invention relates to a possible electron beam drawing apparatus.

【0002】[0002]

【従来の技術】従来からマーク波形のエッジを検出する
ことにより、マークの存在検出及び位置検出を行なって
いるが、半導体プロセスの微細化,平坦化技術が向上す
るに従いマーク波形のS/Nが低下し、存在検出の成功
率が低下する,位置検出の精度が低下するという問題が
生じている。
2. Description of the Related Art Conventionally, the presence of a mark and the position of a mark are detected by detecting the edge of the mark waveform. However, there are problems such as a decrease in the success rate of presence detection and a decrease in the accuracy of position detection.

【0003】[0003]

【発明が解決しようとする課題】本発明は検出速度を落
すことなくマーク波形のS/Nを向上させ、マークの存
在検出成功率及び、マーク位置検出を精度向上させるこ
とを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to improve the S / N ratio of a mark waveform without lowering the detection speed, and improve the success rate of mark presence detection and the accuracy of mark position detection.

【0004】[0004]

【課題を解決するための手段】この目的を達成するため
に、本発明では検出波形を累積加算することによりS/
Nを向上させ、加算毎にエッジ検出を行なうことにより
エッジ検出の成功率を向上させ、また位置検出精度を向
上させようとするものである。また、加算毎にエッジ検
出を行なうので、走査終了時には検出も終了しており、
従来の検出速度を落すこともない。
In order to achieve this object, in the present invention, S / S is calculated by cumulatively adding detected waveforms.
By improving N and performing edge detection for each addition, the success rate of edge detection is improved and the position detection accuracy is also improved. Further, since the edge detection is performed for each addition, the detection is completed at the end of scanning,
It does not slow down the conventional detection speed.

【0005】[0005]

【作用】すなわち、マークの存在検出においては、いま
だ合わせマークのない位置から電子線の走査を行なうの
であるが、このマーク波形のベースに相当する信号を加
算することによりベースのノイズ成分を低減させ、同時
に合わせマーク上を走査する際に生じるマーク波形の信
号成分を加算することによって増強し、S/Nを向上さ
せる。また、従来のマーク存在検出条件である、指定個
数のエッジがある波形が指定本数あるという条件に加
え、指定個数のエッジがある波形が指定本数以上ありか
つ加算波形に飽和が生じた(オーバーフローした)とい
う条件をマーク存在条件とすることにより、低S/N低
コントラストのマーク波形に対しても存在検出成功率を
向上させることができる。
That is, in detecting the presence of the mark, the electron beam is scanned from the position where there is no alignment mark, but the noise component of the base is reduced by adding the signal corresponding to the base of this mark waveform. The signal components of the mark waveform generated when scanning the alignment mark at the same time are added to enhance the signal component, thereby improving the S / N. In addition to the conventional mark presence detection condition that a specified number of waveforms have a specified number of edges, there are more than a specified number of waveforms that have a specified number of edges and saturation occurs in the added waveform (overflow occurs. By setting the condition (1) as the mark existence condition, it is possible to improve the existence detection success rate even for a mark waveform having a low S / N low contrast.

【0006】マーク位置検出においては、マーク波形を
加算することにより信号のS/Nが向上し、検出精度、
特に検出再現精度が向上する。また、加算波形を常に1
/2としてエッジ検出処理することにより、累積加算に
よる波形ベースの増加を回避でき、従来法とエッジ検出
条件を変えることなく位置検出することができる。
In the mark position detection, the S / N of the signal is improved by adding the mark waveforms, and the detection accuracy,
Especially, the detection and reproduction accuracy is improved. Also, the added waveform is always 1
By performing edge detection processing as / 2, increase in waveform base due to cumulative addition can be avoided, and position detection can be performed without changing edge detection conditions as compared with the conventional method.

【0007】[0007]

【実施例】本発明の実施例を図1を用いて説明する。図
1は、本発明を実現する機能ブロック図であり電子線描
画装置の全体構成は図2に示す。図2で鏡体201が最
上部の電子銃202から発せられた電子線は電子光学系
203及び偏向器204により制御され、ステージ制御
系211により制御されるXYステージ206上の試料
205に照射される。電子光学系203及び偏向器20
4は、それぞれレンズ電源208と偏向制御系209に
より制御される。試料205からの反射電子は、半導体
検出器207により検出され、本発明の該当部位である
信号処理部210にてA/D変換後、処理モードにもよ
るがエッジ検出等の演算処理を行ない結果は制御計算機
213に取り込まれる。制御系212は主に描画制御を
行なう。
EXAMPLE An example of the present invention will be described with reference to FIG. FIG. 1 is a functional block diagram for realizing the present invention, and the entire configuration of the electron beam drawing apparatus is shown in FIG. In FIG. 2, the electron beam emitted from the electron gun 202 at the top of the mirror 201 is controlled by the electron optical system 203 and the deflector 204, and is irradiated on the sample 205 on the XY stage 206 controlled by the stage control system 211. It Electron optical system 203 and deflector 20
4 is controlled by a lens power source 208 and a deflection control system 209, respectively. The backscattered electrons from the sample 205 are detected by the semiconductor detector 207 and after A / D conversion in the signal processing unit 210 which is the relevant part of the present invention, the result of performing arithmetic processing such as edge detection depending on the processing mode. Are taken into the control computer 213. The control system 212 mainly performs drawing control.

【0008】図1の半導体検出器116により検出され
た試料からの反射電子は、アンプ115により適当に増
幅された後A/D変換器114によりデジタル信号に変
換される。ここでは12ビットのデジタル信号に変換さ
れるとする。デジタル化された反射電子検出信号は、サ
ンプリングに同期しているフリップフロップ101にラ
ッチされる。フリップフロップ101の反転,非反転の
出力はマルチプレクサ102のふたつの入力にそれぞれ
接続される。マルチプレクサ102の出力制御信号11
3は、マーク波形が上に凸でベースより上側のスライス
レベルを用いる場合(図3のA参照)は非反転出力をマ
ーク波形が下に凸でベースより下側のスライスレベルを
用いる場合(図3のB参照)は反転出力を出力するよう
に制御する。こうして選択されたマーク波形は、加算器
103に入力される。ここでは16ビットの加算器とす
る。加算器103のもう片方の入力は、加算メモリ104
に接続されるが、その間にマルチプレクサ105を設け
制御信号112により、加算を行なわないときや加算の
第一番目の波形に対しては0を加算するようにしてお
く。加算器103の出力にはシフトレジスタ108が接
続されており、制御信号114により加算によるベース
レベルアップや加算オーバーフローを回避したい場合に
は右に1ビットシフトし、波形を1/2とする。ただ
し、波形を1/2としたい場合でも、加算の第一番目の
波形に対してはシフトを行なわない。シフトレジスタ1
08の出力は、エッジ検出回路107に入力されると同
時に加算メモリ104に入力される。加算メモリ104
のアドレスは、サンプリング毎にインクリメントされ、
1本の波形データの収集が終了すると0リセットされる
カウンタ106に接続されている。エッジ検出回路10
7は、ハードウエア演算回路であっても良いしDSP等
のプロセッサが演算処理する回路であっても良い。この
回路での処理内容は図3に示すように、波形が上に凸で
あるAの場合はマーク波形301に対してスライスレベ
ル302を過ぎる点303をエッジとして抽出しその位
置が波形データの始点から何番目であるかをメモリに記
憶する。波形が下に凸であるBの場合も同様である。ま
た、この回路では指定された数のエッジをもつ波形が何
本あったかを検出しており、それが指定本数に達すると
マーク有りを示す信号を出力する。Aの例は4個のエッ
ジがある波形なので、例えば検出条件を5本と指定する
と、Aの波形を5本収集した時点でマーク有りを示す信
号が発行される。この信号を図1では信号109で示し
ている。
Reflected electrons from the sample detected by the semiconductor detector 116 shown in FIG. 1 are appropriately amplified by the amplifier 115 and then converted into digital signals by the A / D converter 114. Here, it is assumed that it is converted into a 12-bit digital signal. The digitized backscattered electron detection signal is latched by the flip-flop 101 synchronized with sampling. The inverted and non-inverted outputs of the flip-flop 101 are connected to the two inputs of the multiplexer 102, respectively. Output control signal 11 of multiplexer 102
3 shows the case where the mark waveform is convex upward and the slice level above the base is used (see A in FIG. 3), and the non-inverted output is used when the mark waveform is convex downward and the slice level below the base is used (see FIG. (See B of 3) controls to output an inverted output. The mark waveform thus selected is input to the adder 103. Here, a 16-bit adder is used. The other input of the adder 103 is the addition memory 104.
However, a multiplexer 105 is provided between them and a control signal 112 is used to add 0 when no addition is performed or for the first waveform of addition. A shift register 108 is connected to the output of the adder 103, and if it is desired to avoid a base level increase due to addition or an addition overflow due to the control signal 114, right shift by one bit and the waveform is halved. However, even if it is desired to reduce the waveform to 1/2, no shift is performed on the first waveform of addition. Shift register 1
The output of 08 is input to the addition memory 104 at the same time as it is input to the edge detection circuit 107. Addition memory 104
The address of is incremented for each sampling,
It is connected to a counter 106 that is reset to 0 when the collection of one waveform data is completed. Edge detection circuit 10
Reference numeral 7 may be a hardware arithmetic circuit or a circuit that is arithmetically processed by a processor such as a DSP. As shown in FIG. 3, the contents of processing in this circuit are, when the waveform is convex upward A, a point 303 which passes the slice level 302 with respect to the mark waveform 301 is extracted as an edge, and its position is the start point of the waveform data. It stores in the memory what number it is from. The same applies to the case where the waveform is convex downward. In addition, this circuit detects how many waveforms have a specified number of edges, and when the number of specified waveforms is reached, a signal indicating that there is a mark is output. Since the example of A is a waveform having four edges, for example, if five detection conditions are specified, a signal indicating that there is a mark is issued when five waveforms of A are collected. This signal is shown as signal 109 in FIG.

【0009】あるいはCに示すように例えば4個のエッ
ジのある波形をマーク波形とした場合で、この条件を満
たす波形が指定本数あり、かつ信号の振幅レンジ305
に対する飽和点306が生じた場合をマーク有りとする
条件とする。この条件によれば指定エッジ数を有する波
形本数の指定を数本程度と少なくし、スライスレベル3
02を信号の振幅レンジ305の高いところに設定して
おけば、低コントラスト,低S/Nの波形に対しても存
在検出の成功率が高くなる。勿論シフトレジスタ108
はシフトなしに設定しておく。この場合は加算器103
のオーバーフロー信号111と信号109との論理和1
10をマークの存在検出信号とすれば良い。なお、図3
の矢印304は電子線の走査幅すなわち一波形長を示し
ている。エッジ検出回路107では上記存在検出信号発
行のほかに、何番目の走査波形の何番目のデータにエッ
ジがあったかをメモリ117に記憶させる機能も有して
いるが、このいわゆるエッジ検出の手法は公知であるの
でここでは詳しく述べない。
Alternatively, as shown in C, for example, when a waveform having four edges is a mark waveform, there are a specified number of waveforms satisfying this condition and the signal amplitude range 305.
When the saturation point 306 is generated, the mark is set as a condition. According to this condition, the designation of the number of waveforms having the designated number of edges is reduced to about several, and the slice level 3
If 02 is set at a high position in the amplitude range 305 of the signal, the success rate of existence detection is high even for a waveform with low contrast and low S / N. Of course, the shift register 108
Is set to no shift. In this case, the adder 103
OR 1 of overflow signal 111 and signal 109 of
10 may be used as the mark presence detection signal. Note that FIG.
The arrow 304 indicates the scanning width of the electron beam, that is, one waveform length. In addition to issuing the presence detection signal, the edge detection circuit 107 also has a function of storing in the memory 117 what number of data of which scanning waveform has an edge. This so-called edge detection method is known. Therefore, it will not be described in detail here.

【0010】一方エッジ検出回路107は従来回路の処
理ビット数を12ビットから16ビットに拡張するだけ
であり、加算波形を処理することによる処理時間の増加
は生じない。また、加算回路部に追加による処理時間の
おくれは、デバイスをすべて74LSシリーズで構成し
た場合でも1μS以内であり、検出器の応答特性等から
制限されているサンプリング周期15μS内に充分吸収
されるため処理時間の増加は生じない。すなわち従来法
に比べて処理時間の増加は生じない。
On the other hand, the edge detection circuit 107 only expands the number of processing bits of the conventional circuit from 12 bits to 16 bits, and the processing time is not increased by processing the added waveform. In addition, the processing time due to addition to the adder circuit is within 1 μS even when all devices are configured with the 74LS series, and is sufficiently absorbed within the sampling cycle of 15 μS that is limited by the response characteristics of the detector. No increase in processing time occurs. That is, the processing time does not increase as compared with the conventional method.

【0011】以上のような処理で発行されたマーク存在
検出信号110,109や、メモリ117に記憶された
マーク波形の位置情報は、図1には省略されているイン
ターフェイス回路を介して制御計算機213に取り込ま
れる。
The mark presence detection signals 110 and 109 issued by the above processing and the position information of the mark waveform stored in the memory 117 are transmitted to the control computer 213 via the interface circuit not shown in FIG. Is taken into.

【0012】[0012]

【発明の効果】以上説明してきたように本発明によれば
合わせマーク波形を累積加算し加算波形毎にエッジ検出
処理を行なうことにより、特に合わせマークの存在検出
の成功率を向上させることができる。また、位置検出に
ついては、検出再現性を向上させることができる。さら
に従来法に比べ、本発明による処理時間の増加は生じな
い。
As described above, according to the present invention, it is possible to improve the success rate of the presence detection of the alignment mark especially by cumulatively adding the alignment mark waveforms and performing the edge detection processing for each addition waveform. . Further, with respect to position detection, detection reproducibility can be improved. Further, compared to the conventional method, the processing time according to the present invention does not increase.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を説明するための機能ブロック図であ
る。
FIG. 1 is a functional block diagram for explaining the present invention.

【図2】装置全体の概略構成図である。FIG. 2 is a schematic configuration diagram of the entire apparatus.

【図3】エッジ検出回路の処理内容の説明図である。FIG. 3 is an explanatory diagram of processing contents of an edge detection circuit.

【符号の説明】[Explanation of symbols]

101…フリップフロップ、102,201…鏡体、1
03…加算器、104,117…メモリ、105…マル
チプレクサ、106…カウンタ、107…エッジ検出回
路、108…シフトレジスタ、109,110…存在検
出信号、112,113…制御信号、114…A/D変
換器、205…試料、207…半導体検出器、210…
信号処理部、213…制御計算機、301…マーク波
形、302…スライスレベル、303…エッジ、306
…加算の飽和点。
101 ... Flip-flop, 102, 201 ... Mirror body, 1
03 ... Adder, 104, 117 ... Memory, 105 ... Multiplexer, 106 ... Counter, 107 ... Edge detection circuit, 108 ... Shift register, 109, 110 ... Presence detection signal, 112, 113 ... Control signal, 114 ... A / D Converter, 205 ... Sample, 207 ... Semiconductor detector, 210 ...
Signal processing unit, 213 ... Control computer, 301 ... Mark waveform, 302 ... Slice level, 303 ... Edge, 306
… Saturation point of addition.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】電子線を発生させる電子銃と該電子銃から
発せられた電子線を試料面上に投射するための電子光学
系と、電子線を該試料面にて走査させるための偏向制御
系と該試料面に固定された半導体ウエハまたはマスク上
の合わせマークを電子線にて走査した時に生じる反射電
子あるいは二次電子を検出するための検出器と、該検出
器からの信号を増幅,周波数帯域制限するアナログ処理
部,該信号をデジタル量に変換するA/D変換部及びデ
ジタル量になった該信号を演算処理するデジタル処理部
とからなる信号処理系と、これら該電子光学系,該偏向
制御系,該信号処理系及び該試料を移動させるためのス
テージ制御系を一括制御し、高速かつ正確に描画制御を
行なうデータ制御系と、該データ制御系の制御計算機と
からなる電子線描画装置において、 合わせマーク位置検出を行なう際に、合わせマーク上を
電子線によって走査して得られるマーク波形を累積加算
し、加算毎にあらかじめ指定してあるスライスレベルを
過ぎる波形上の位置検出、いわゆるエッジ検出をハード
ウエア演算またはソフトウエア処理により行ない、マー
ク位置検出することを特徴とする電子線描画装置。
1. An electron gun for generating an electron beam, an electron optical system for projecting the electron beam emitted from the electron gun onto a sample surface, and deflection control for scanning the electron beam on the sample surface. A detector for detecting backscattered electrons or secondary electrons generated when a system and a semiconductor wafer fixed on the sample surface or a registration mark on a mask are scanned with an electron beam; and a signal from the detector is amplified, A signal processing system including an analog processing unit for limiting a frequency band, an A / D conversion unit for converting the signal into a digital amount, and a digital processing unit for arithmetically processing the digital amount signal, and the electronic optical system, An electron beam drawing including a data control system for collectively controlling the deflection control system, the signal processing system, and a stage control system for moving the sample to perform high-speed and accurate drawing control, and a control computer for the data control system. When the alignment mark position is detected in the device, the mark waveforms obtained by scanning the alignment mark with an electron beam are cumulatively added, and the position detection on the waveform that exceeds the slice level specified in advance for each addition, so-called An electron beam drawing apparatus characterized in that a mark position is detected by performing edge detection by hardware calculation or software processing.
【請求項2】合わせマークの存在検出を行なう際に、走
査信号を累積加算し加算毎に上記エッジ検出をハードウ
エア演算またはソフトウエア処理により行ない、あらか
じめ指定されている数のエッジを有するマーク波形が、
指定本数見つかった場合にマーク有りとすることを特徴
とする請求項1記載の電子線描画装置。
2. A mark waveform having a preset number of edges by cumulatively adding scanning signals when performing the presence detection of alignment marks and performing the edge detection for each addition by hardware calculation or software processing. But,
The electron beam drawing apparatus according to claim 1, wherein a mark is present when a designated number is found.
【請求項3】合わせマークの存在検出を行なう際に、走
査信号を累積加算し加算毎に上記エッジ検出をハードウ
エア演算またはソフトウエア処理により行ない、あらか
じめ指定されている数のエッジを有するマーク波形が指
定本数以上見つかり、かつ加算波形に飽和(オーバーフ
ロー)が生じた場合にマーク有りとすることを特徴とす
る請求項1記載の電子線描画装置。
3. A mark waveform having a preset number of edges, which is obtained by cumulatively adding scanning signals when detecting the presence of alignment marks, and performing the edge detection by hardware calculation or software processing for each addition. 2. The electron beam drawing apparatus according to claim 1, wherein the mark is present when the specified number or more are found and the added waveform is saturated (overflowed).
【請求項4】請求項3の合わせマークの存在検出法にお
いて、マーク波形が上に凸であり、スライスレベルを波
形ベースより上に設定した場合は通常の累積加算を行な
い、マーク波形が下に凸であり、スライスレベルを波形
ベースより下に設定した場合は検出波形の全ビットを反
転して累積加算を行なうことを特徴とする電子線描画装
置。
4. The alignment mark presence detection method according to claim 3, wherein when the mark waveform is convex upward and the slice level is set above the waveform base, normal cumulative addition is performed and the mark waveform is shifted downward. An electron beam drawing apparatus, which is convex and which performs cumulative addition by inverting all bits of the detected waveform when the slice level is set below the waveform base.
【請求項5】請求項1の合わせマーク位置検出におい
て、加算波形を常に1/2として累積加算及びエッジ検
出することにより、加算によるマーク波形のベース増加
及び加算オーバーフローなく位置検出できることを特徴
とする電子線描画装置。
5. The alignment mark position detection according to claim 1, wherein the addition waveform is always set to 1/2 to perform cumulative addition and edge detection, whereby the position can be detected without increasing the base of the mark waveform due to addition and addition overflow. Electron beam writer.
JP4247600A 1992-09-17 1992-09-17 Electron beam lithography equipment Pending JPH0697060A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4247600A JPH0697060A (en) 1992-09-17 1992-09-17 Electron beam lithography equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4247600A JPH0697060A (en) 1992-09-17 1992-09-17 Electron beam lithography equipment

Publications (1)

Publication Number Publication Date
JPH0697060A true JPH0697060A (en) 1994-04-08

Family

ID=17165926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4247600A Pending JPH0697060A (en) 1992-09-17 1992-09-17 Electron beam lithography equipment

Country Status (1)

Country Link
JP (1) JPH0697060A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6220966B1 (en) 1997-09-12 2001-04-24 Unisia Jecs Corporation Torque transmitting and torsion damping apparatus with torsion damper

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6220966B1 (en) 1997-09-12 2001-04-24 Unisia Jecs Corporation Torque transmitting and torsion damping apparatus with torsion damper

Similar Documents

Publication Publication Date Title
US4297676A (en) Mark signal amplifier
JPH0646550B2 (en) Electronic beam fixed position irradiation control method and electronic beam fixed position irradiation control device
KR910015840A (en) Pattern measurement method and device
US4286154A (en) Method of detecting a mark by an electron beam and an apparatus therefor
JPH0697060A (en) Electron beam lithography equipment
JPH09184823A (en) Analyzing device detection signal processing device
JPH09161715A (en) Electron beam drawing equipment
JPH05296754A (en) Edge detection method
JPS62237307A (en) Dimension measuring instrument
JPH0582428A (en) Electron bean lithography system
JPH0547648A (en) Setting method for height of irradiating position of electron beam exposure apparatus
JPH0921630A (en) Dimension measuring device
JPH05190431A (en) Electron beam writer
JPH01283757A (en) Automatic focusing method
JP3194986B2 (en) Mark detection method and device, and electron beam drawing method and device using the same
JPS6327642B2 (en)
JPH07302741A (en) Mark position detection method and apparatus for electron beam exposure
JPH06326013A (en) Mark-signal level adjusting method in electron-beam plotting device
JPH0261133B2 (en)
JPH06151287A (en) Electron beam drawing method and apparatus
JPH0523501B2 (en)
JPH1050244A (en) Processing circuit for beam detection signal
JPS58200536A (en) Detecting system for mark in charge-beam exposure device
KR20060073279A (en) Specimen Analysis Method Using Scanning Electron Microscope
JPS58122725A (en) Beam shape measuring apparatus