JPH0697061A - 塗膜形成方法およびそのための装置 - Google Patents
塗膜形成方法およびそのための装置Info
- Publication number
- JPH0697061A JPH0697061A JP4248019A JP24801992A JPH0697061A JP H0697061 A JPH0697061 A JP H0697061A JP 4248019 A JP4248019 A JP 4248019A JP 24801992 A JP24801992 A JP 24801992A JP H0697061 A JPH0697061 A JP H0697061A
- Authority
- JP
- Japan
- Prior art keywords
- film
- solvent
- organic compound
- semiconductor substrate
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造でのリソグラフィー工程に
用いられるレジスト膜、その上に形成される干渉防止膜
などの塗膜を形成する方法およびそのための装置に関
し、従来のプリベークによる欠点を招かないでこれらの
有機化合物膜から残留溶媒を除去する方法を提供する。 【構成】 半導体基板１上の被エッチング層２の上に溶
媒に溶けた有機化合物膜３又は４を塗布する工程および
該有機化合物膜３又は４の溶媒を除去する工程からなる
塗膜形成方法において、該溶媒除去工程が、塗布後の半
導体基板１を真空チャンバー６内に導入して、真空乾燥
によって溶媒を蒸発させるように構成する。
用いられるレジスト膜、その上に形成される干渉防止膜
などの塗膜を形成する方法およびそのための装置に関
し、従来のプリベークによる欠点を招かないでこれらの
有機化合物膜から残留溶媒を除去する方法を提供する。 【構成】 半導体基板１上の被エッチング層２の上に溶
媒に溶けた有機化合物膜３又は４を塗布する工程および
該有機化合物膜３又は４の溶媒を除去する工程からなる
塗膜形成方法において、該溶媒除去工程が、塗布後の半
導体基板１を真空チャンバー６内に導入して、真空乾燥
によって溶媒を蒸発させるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、有機化合物の塗膜、よ
り詳しくは、半導体装置の製造でのリソグラフィー工程
に用いられるレジスト膜、その上に形成される干渉防止
膜などの塗膜を形成する方法およびそのための装置に関
する。
り詳しくは、半導体装置の製造でのリソグラフィー工程
に用いられるレジスト膜、その上に形成される干渉防止
膜などの塗膜を形成する方法およびそのための装置に関
する。
【０００２】
【従来の技術】近年、ＬＳＩ、ＶＬＳＩなどの半導体装
置は高集積化と微細化とが図られ、鮮明かつ微細なパタ
ーンを形成することが求められている。このようなパタ
ーンを形成するために、レジスト材料、露光装置、多層
レジスト法、レジストのシリル化、干渉防止膜の付加な
どに各種の提案がなされている。
置は高集積化と微細化とが図られ、鮮明かつ微細なパタ
ーンを形成することが求められている。このようなパタ
ーンを形成するために、レジスト材料、露光装置、多層
レジスト法、レジストのシリル化、干渉防止膜の付加な
どに各種の提案がなされている。
【０００３】通常のリソグラフィープロセスでは、半導
体基板上の被エッチング層（配線層、絶縁層など）の上
に、溶媒に溶けたレジスト膜や干渉防止膜をスピンコー
ト法かローラコート法によって塗布し、プリベークして
塗膜中の溶媒を蒸発させている。それから、露光・現像
し、ポストベークしてレジストパターンを形成する。こ
のレジスト膜は、フォトレジスト、電子線レジスト、Ｘ
線レジストなどである。干渉防止膜は現像時の内部干渉
効果を低減して現像後のレジストパターンの壁面をより
垂直にすることのできるコントラスト増強膜（ＣＥＬ
膜）であり、この場合には、溶媒に溶けた干渉防止膜を
プリベーク後にレジスト膜上に塗布し、ベーク（加熱乾
燥）して溶剤を蒸発させることで、レジスト膜上に形成
している。
体基板上の被エッチング層（配線層、絶縁層など）の上
に、溶媒に溶けたレジスト膜や干渉防止膜をスピンコー
ト法かローラコート法によって塗布し、プリベークして
塗膜中の溶媒を蒸発させている。それから、露光・現像
し、ポストベークしてレジストパターンを形成する。こ
のレジスト膜は、フォトレジスト、電子線レジスト、Ｘ
線レジストなどである。干渉防止膜は現像時の内部干渉
効果を低減して現像後のレジストパターンの壁面をより
垂直にすることのできるコントラスト増強膜（ＣＥＬ
膜）であり、この場合には、溶媒に溶けた干渉防止膜を
プリベーク後にレジスト膜上に塗布し、ベーク（加熱乾
燥）して溶剤を蒸発させることで、レジスト膜上に形成
している。
【０００４】
【発明が解決しようとする課題】レジスト膜を塗布形成
した後で、ポリマーが重合しないでかつ添加物の熱分解
が生じない温度以下に加熱するプリベークによって、塗
布膜中の残留溶媒を蒸発させる訳であるが、処理時間の
長時間化、処理後の放置時間による膜厚の減厚といった
問題が生じる。
した後で、ポリマーが重合しないでかつ添加物の熱分解
が生じない温度以下に加熱するプリベークによって、塗
布膜中の残留溶媒を蒸発させる訳であるが、処理時間の
長時間化、処理後の放置時間による膜厚の減厚といった
問題が生じる。
【０００５】また、干渉防止膜をレジスト膜上に形成す
るために、ベーキングを行うと、その熱よって、干渉防
止膜材料とレジスト材料とが結合して、中間混合物層が
発生してしまう。この混合物層はその屈折率がレジスト
膜の屈折率に近くなり、干渉防止膜としての屈折率増加
に伴う干渉防止効果を低減してしまう。また、混合物層
は現像剤で取り除き難いものであり、レジスト膜パター
ンにパーティクルとして残り、パターン線幅の安定性や
レジスト再生の際に別の処理（フッ酸処理など）が必要
となり、手番の増加がおこる。
るために、ベーキングを行うと、その熱よって、干渉防
止膜材料とレジスト材料とが結合して、中間混合物層が
発生してしまう。この混合物層はその屈折率がレジスト
膜の屈折率に近くなり、干渉防止膜としての屈折率増加
に伴う干渉防止効果を低減してしまう。また、混合物層
は現像剤で取り除き難いものであり、レジスト膜パター
ンにパーティクルとして残り、パターン線幅の安定性や
レジスト再生の際に別の処理（フッ酸処理など）が必要
となり、手番の増加がおこる。
【０００６】本発明の目的は、レジスト膜上に塗布され
た干渉防止膜の放置時間などによって引き起こされた減
膜現象を招かない方法を提供することである。本発明の
別の目的は、中間混合物を生じさせることなく干渉防止
膜から残留溶媒を除去する方法を提供することである。
本発明のその他の目的は、溶媒に溶解した有機化合物膜
（レジスト膜、干渉防止膜など）を塗布形成し、その塗
膜から溶媒を除去する装置を提供することである。
た干渉防止膜の放置時間などによって引き起こされた減
膜現象を招かない方法を提供することである。本発明の
別の目的は、中間混合物を生じさせることなく干渉防止
膜から残留溶媒を除去する方法を提供することである。
本発明のその他の目的は、溶媒に溶解した有機化合物膜
（レジスト膜、干渉防止膜など）を塗布形成し、その塗
膜から溶媒を除去する装置を提供することである。
【０００７】
【課題を解決するための手段】上述の目的が、半導体基
板上の被エッチング層の上に溶媒に溶けた有機化合物膜
を塗布する工程および該有機化合物膜の溶媒を除去する
工程からなる塗膜形成方法において、溶媒除去工程が、
塗布後の半導体基板を真空チャンバー内に導入して、真
空乾燥によって溶媒を蒸発させることを特徴とする塗膜
形成方法によって達成される。
板上の被エッチング層の上に溶媒に溶けた有機化合物膜
を塗布する工程および該有機化合物膜の溶媒を除去する
工程からなる塗膜形成方法において、溶媒除去工程が、
塗布後の半導体基板を真空チャンバー内に導入して、真
空乾燥によって溶媒を蒸発させることを特徴とする塗膜
形成方法によって達成される。
【０００８】有機化合物膜がリソグラフィープロセスで
のレジスト膜（半導体基板の被エッチング層上に形成し
たレジスト膜）或いは該レジスト膜の上に形成される干
渉防止膜である。また、別の目的が、半導体基板上の被
エッチング層の上に溶媒に溶けた有機化合物膜を塗布す
る装置に、該有機化合物膜の溶媒を除去する装置が接続
されている塗膜形成装置において、溶媒除去装置が、真
空ポンプにつながった真空チャンバーおよびその内部に
設けられた塗布後の半導体基板を担持する支持板からな
ることを特徴とする塗膜形成装置によって達成される。
のレジスト膜（半導体基板の被エッチング層上に形成し
たレジスト膜）或いは該レジスト膜の上に形成される干
渉防止膜である。また、別の目的が、半導体基板上の被
エッチング層の上に溶媒に溶けた有機化合物膜を塗布す
る装置に、該有機化合物膜の溶媒を除去する装置が接続
されている塗膜形成装置において、溶媒除去装置が、真
空ポンプにつながった真空チャンバーおよびその内部に
設けられた塗布後の半導体基板を担持する支持板からな
ることを特徴とする塗膜形成装置によって達成される。
【０００９】
【作用】本発明では、熱によるベーキングの代わりに、
真空（例えば、0.１〜0.０１Torrの減圧）状態のチャン
バー内に塗膜を有する半導体基板を配置して、塗膜中の
残留溶媒を蒸発させ、排気除去する真空乾燥で脱溶媒処
理を行う。加熱しないので、上述した問題が発生するこ
とはない。
真空（例えば、0.１〜0.０１Torrの減圧）状態のチャン
バー内に塗膜を有する半導体基板を配置して、塗膜中の
残留溶媒を蒸発させ、排気除去する真空乾燥で脱溶媒処
理を行う。加熱しないので、上述した問題が発生するこ
とはない。
【００１０】
【実施例】以下、添付図面を参照して、本発明の実施態
様例および比較例によって本発明を詳細に説明する。 例１ 図１に示すように、シリコン半導体基板１の上に熱酸化
膜（SiO2膜）２を形成し、その上にレジスト膜３を形成
し、さらにその上に干渉防止膜４を本発明に従って形成
する。
様例および比較例によって本発明を詳細に説明する。 例１ 図１に示すように、シリコン半導体基板１の上に熱酸化
膜（SiO2膜）２を形成し、その上にレジスト膜３を形成
し、さらにその上に干渉防止膜４を本発明に従って形成
する。
【００１１】この場合に、レジストをスピンコート装置
にて半導体基板１の酸化膜２の上に滴下し、ほとんどの
溶媒が蒸発して塗膜を形成する。この塗膜（膜厚：1.２
μｍ）は溶媒を含有しており、プリベーク装置にて約１
００℃にて１分間加熱して溶媒を蒸発させてレジスト膜
３とする。次に、水溶性の干渉防止膜材料をスピンコー
ト装置にて半導体基板１のレジスト膜３の上に塗布し、
水分を含有した干渉防止塗膜（厚さ：１３０ｎｍ）を形
成する。溶媒が水なので、有機溶媒のようには蒸発しな
いで塗膜中に残る。この干渉防止塗膜を有する半導体基
板１を、図２に示すような、真空チャンバー６およびそ
の内部に設けられた支持板７からなる溶媒除去装置８内
に搬送する。この溶媒除去装置８は塗布装置に接続して
おり、適切な搬送手段（図示せず）によって半導体基板
１が塗布装置から装置８へ移送される。そして、指示板
７は静電チャック機構または真空チャック機構を備えて
おり、搬送されてきた半導体基板１をその上に担持す
る。真空チャンバー６は排気管９によって真空ポンプ
（図示せず）に接続されている。真空チャンバー６内を
排気して、減圧状態にすることで、塗膜中の水分を蒸発
除去（真空乾燥）する。
にて半導体基板１の酸化膜２の上に滴下し、ほとんどの
溶媒が蒸発して塗膜を形成する。この塗膜（膜厚：1.２
μｍ）は溶媒を含有しており、プリベーク装置にて約１
００℃にて１分間加熱して溶媒を蒸発させてレジスト膜
３とする。次に、水溶性の干渉防止膜材料をスピンコー
ト装置にて半導体基板１のレジスト膜３の上に塗布し、
水分を含有した干渉防止塗膜（厚さ：１３０ｎｍ）を形
成する。溶媒が水なので、有機溶媒のようには蒸発しな
いで塗膜中に残る。この干渉防止塗膜を有する半導体基
板１を、図２に示すような、真空チャンバー６およびそ
の内部に設けられた支持板７からなる溶媒除去装置８内
に搬送する。この溶媒除去装置８は塗布装置に接続して
おり、適切な搬送手段（図示せず）によって半導体基板
１が塗布装置から装置８へ移送される。そして、指示板
７は静電チャック機構または真空チャック機構を備えて
おり、搬送されてきた半導体基板１をその上に担持す
る。真空チャンバー６は排気管９によって真空ポンプ
（図示せず）に接続されている。真空チャンバー６内を
排気して、減圧状態にすることで、塗膜中の水分を蒸発
除去（真空乾燥）する。
【００１２】真空チャンバー６内の圧力（真空圧）を0.
１Torr（破線Ａ）あるいは0.０１Torr（破線Ｂ）にする
場合の塗膜の膜厚減少を調べると、図３に示す結果が得
られる。なお、図３での時間（秒）は真空チャンバー６
内が所定の真空圧になった時からの経過時間であり、○
印は干渉防止膜を塗布した直後の厚さである。図３から
明らかなように、真空乾燥時間が長くなる程干渉防止膜
の厚さは減少し、真空圧0.０１Torrで１２０秒経過した
ときの膜厚が、ベーキング（９０℃×３０秒）した場合
の膜厚と同じであることが分かった。この状態を真空圧
0.１Torrで達成するには、３００秒かかる。なお、３０
０秒（５分）よりも長くすればもっと膜厚が減少するこ
とは確かであるが、３００秒以上の処理では装置のスル
ープットが低下してしまうので、膜厚測定をここで終え
ている。
１Torr（破線Ａ）あるいは0.０１Torr（破線Ｂ）にする
場合の塗膜の膜厚減少を調べると、図３に示す結果が得
られる。なお、図３での時間（秒）は真空チャンバー６
内が所定の真空圧になった時からの経過時間であり、○
印は干渉防止膜を塗布した直後の厚さである。図３から
明らかなように、真空乾燥時間が長くなる程干渉防止膜
の厚さは減少し、真空圧0.０１Torrで１２０秒経過した
ときの膜厚が、ベーキング（９０℃×３０秒）した場合
の膜厚と同じであることが分かった。この状態を真空圧
0.１Torrで達成するには、３００秒かかる。なお、３０
０秒（５分）よりも長くすればもっと膜厚が減少するこ
とは確かであるが、３００秒以上の処理では装置のスル
ープットが低下してしまうので、膜厚測定をここで終え
ている。
【００１３】このようにして真空乾燥の脱溶媒処理によ
って得られた干渉防止膜４は、その特性はプリベークに
よる場合の干渉防止膜特性と同じであり、本発明に係る
脱溶媒処理はプリベークの熱処理に代わるやり方であっ
て、中間混合層発生のような問題を招くことはない。 例２ 例１でのレジスト膜の形成においても、図２の溶媒除去
装置８を用いて、プリベーク（熱処理）を真空乾燥の脱
溶媒処理に代えることができる。この場合には、真空圧
0.０１Torrで１２０秒経過したときのレジスト膜厚が、
プリベークでのレジスト膜厚と同じとなる。本発明に係
る脱溶媒処理では加熱していないので、レジストの感度
のゆらぎ等の発生、べーキングによるウェハー（半導体
基板）面内のレジスト膜のバラツキがおさえられる。
って得られた干渉防止膜４は、その特性はプリベークに
よる場合の干渉防止膜特性と同じであり、本発明に係る
脱溶媒処理はプリベークの熱処理に代わるやり方であっ
て、中間混合層発生のような問題を招くことはない。 例２ 例１でのレジスト膜の形成においても、図２の溶媒除去
装置８を用いて、プリベーク（熱処理）を真空乾燥の脱
溶媒処理に代えることができる。この場合には、真空圧
0.０１Torrで１２０秒経過したときのレジスト膜厚が、
プリベークでのレジスト膜厚と同じとなる。本発明に係
る脱溶媒処理では加熱していないので、レジストの感度
のゆらぎ等の発生、べーキングによるウェハー（半導体
基板）面内のレジスト膜のバラツキがおさえられる。
【００１４】
【発明の効果】以上説明したように、本発明に係る有機
化合物膜（レジスト膜、干渉防止膜など）の溶媒除去は
加熱処理（プリベーク）に代えて真空乾燥の原理を利用
しており、加熱処理でもたらされる欠点（膜厚のバラツ
キ、中間混合物層の発生、屈折率がレジスト層に近くな
ることの干渉効果の低下など）を招くことなく、溶媒除
去ができる。半導体装置の製造での微細加工に寄与する
ことになる。
化合物膜（レジスト膜、干渉防止膜など）の溶媒除去は
加熱処理（プリベーク）に代えて真空乾燥の原理を利用
しており、加熱処理でもたらされる欠点（膜厚のバラツ
キ、中間混合物層の発生、屈折率がレジスト層に近くな
ることの干渉効果の低下など）を招くことなく、溶媒除
去ができる。半導体装置の製造での微細加工に寄与する
ことになる。
【図１】レジスト膜および干渉防止膜を形成した半導体
基板の概略断面図である。
基板の概略断面図である。
【図２】本発明に係る真空を利用した溶媒除去装置の概
略図である。
略図である。
【図３】本発明に係る真空乾燥の脱溶媒除処理における
干渉防止膜の膜厚減少を示すグラフである。
干渉防止膜の膜厚減少を示すグラフである。
１…半導体基板 ２…酸化膜 ３…レジスト膜 ４…干渉防止膜 ６…真空チャンバー ７…支持板 ８…溶媒除去装置 ９…排気管
Claims (5)
- 【請求項１】 半導体基板上の被エッチング層の上に溶
媒に溶けた有機化合物膜を塗布する工程と、該有機化合
物膜の溶媒を除去する工程とを順に行う塗膜形成方法に
おいて、前記溶媒除去工程が、塗布後の前記半導体基板
を真空チャンバー内に導入して、真空乾燥によって前記
溶媒を蒸発させることを特徴とする塗膜形成方法。 - 【請求項２】 前記有機化合物膜がリソグラフィープロ
セスでのレジスト膜であることを特徴とする塗膜形成方
法。 - 【請求項３】 前記有機化合物膜が、半導体基板の被エ
ッチング層上に形成したレジスト膜の上に形成される干
渉防止膜であることを特徴とする塗膜形成方法。 - 【請求項４】 前記干渉防止膜がコントラスト増強膜で
あることを特徴とする請求項３記載の塗膜形成方法。 - 【請求項５】 半導体基板上の被エッチング層の上に溶
媒に溶けた有機化合物膜を塗布する装置に、該有機化合
物膜の溶媒を除去する装置が接続されている塗膜形成装
置において、前記溶媒除去装置が、真空ポンプにつなが
った真空チャンバーおよびその内部に設けられた塗布後
の前記半導体基板を担持する支持板からなることを特徴
とする塗膜形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4248019A JPH0697061A (ja) | 1992-09-17 | 1992-09-17 | 塗膜形成方法およびそのための装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4248019A JPH0697061A (ja) | 1992-09-17 | 1992-09-17 | 塗膜形成方法およびそのための装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697061A true JPH0697061A (ja) | 1994-04-08 |
Family
ID=17171997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4248019A Withdrawn JPH0697061A (ja) | 1992-09-17 | 1992-09-17 | 塗膜形成方法およびそのための装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697061A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342321B1 (en) | 1998-12-25 | 2002-01-29 | Canon Kabushiki Kaisha | Method of drying resinous composition layer, method of manufacturing color filter substrate using the same drying method, and liquid crystal display device |
| US9881985B2 (en) | 2012-02-28 | 2018-01-30 | Boe Technology Group Co., Ltd. | OLED device, AMOLED display device and method for manufacturing same |
| CN111121654A (zh) * | 2019-12-31 | 2020-05-08 | 歌尔股份有限公司 | 破膜现象的处理方法、装置、设备及计算机可读存储介质 |
-
1992
- 1992-09-17 JP JP4248019A patent/JPH0697061A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342321B1 (en) | 1998-12-25 | 2002-01-29 | Canon Kabushiki Kaisha | Method of drying resinous composition layer, method of manufacturing color filter substrate using the same drying method, and liquid crystal display device |
| US9881985B2 (en) | 2012-02-28 | 2018-01-30 | Boe Technology Group Co., Ltd. | OLED device, AMOLED display device and method for manufacturing same |
| CN111121654A (zh) * | 2019-12-31 | 2020-05-08 | 歌尔股份有限公司 | 破膜现象的处理方法、装置、设备及计算机可读存储介质 |
| CN111121654B (zh) * | 2019-12-31 | 2022-04-22 | 歌尔股份有限公司 | 破膜现象的处理方法、装置、设备及计算机可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4738916A (en) | Intermediate layer material of three-layer resist system | |
| KR930000293B1 (ko) | 미세패턴형성방법 | |
| US8956981B2 (en) | Methods of eliminating pattern collapse on photoresist patterns | |
| JP3971088B2 (ja) | パターン形成方法 | |
| CN1068442C (zh) | 采用甲硅烷基化作用形成图形的方法 | |
| US8647817B2 (en) | Vapor treatment process for pattern smoothing and inline critical dimension slimming | |
| JP2024535798A (ja) | Ｅｕｖレジストのハイブリッド現像 | |
| KR20020000292A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPH02151030A (ja) | パターン形成方法 | |
| JP3504247B2 (ja) | 半導体装置の製造方法 | |
| CN103280403B (zh) | 双栅氧器件的制造方法 | |
| US6162591A (en) | Photolithography process with gas-phase pretreatment | |
| JPH0697061A (ja) | 塗膜形成方法およびそのための装置 | |
| EP0030604A2 (en) | Photoresist image hardening process | |
| TWI467647B (zh) | 在旋轉塗佈層中之高深寬比圖案化之方法 | |
| JP2002043215A (ja) | レジストパターン形成方法および半導体製造装置および半導体装置および携帯情報端末 | |
| US20040121264A1 (en) | Pattern transfer in device fabrication | |
| JPH0684787A (ja) | 多層レジストのパターン形成方法 | |
| US20040259004A1 (en) | Method for fabricating a resist mask for patterning semiconductor substrates | |
| JPH0314172B2 (ja) | ||
| JPH0564338B2 (ja) | ||
| JP2003142390A (ja) | レジスト処理方法および半導体装置の製造方法 | |
| JP4425720B2 (ja) | パターン形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JP2026509518A (ja) | パターン転写を向上させるための薄型ｃａｒの下地層としてのｅｕｖ感応性金属酸化物材料 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |