JPH0314172B2 - - Google Patents
Info
- Publication number
- JPH0314172B2 JPH0314172B2 JP56028719A JP2871981A JPH0314172B2 JP H0314172 B2 JPH0314172 B2 JP H0314172B2 JP 56028719 A JP56028719 A JP 56028719A JP 2871981 A JP2871981 A JP 2871981A JP H0314172 B2 JPH0314172 B2 JP H0314172B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- pattern
- electron beam
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は段差のある半導体基板上へのレジスト
パターンの形成方法に係り、更に詳しくは半導
体、IC、LSI、超LSI等の製造において、段差の
ある半導体基板上に解像度の高いレジストパター
ンを得るリソグラフイー方法に関するものであ
る。
パターンの形成方法に係り、更に詳しくは半導
体、IC、LSI、超LSI等の製造において、段差の
ある半導体基板上に解像度の高いレジストパター
ンを得るリソグラフイー方法に関するものであ
る。
半導体装置、特に大容量集積回路では多層配線
により内部接続を行ない集積度を向上させてい
る。多層配線は通常熱酸化又は気相成長のSiO2
を絶縁層としており、この絶縁層に層間接続用の
孔をあけて上層の配線を設けており、配線金属は
SiO2との密着性及び導電率の点からAlが多く用
いられている。一般に配線金属とSiO2は、それ
ぞれ1μｍ前後の厚さで層が形成されている。と
ころで、最近のLSI、超LSIの動きに伴い、1μｍ
前後の微細パターンが必要とされるようになつて
きた。通常、平坦な基板面上でのリソグラフイー
では、レジストと市販装置、例えば電子ビーム露
光装置などを用いることにより、レジスト層が均
一である限り1μｍ前後のパターニングは可能で
ある。
により内部接続を行ない集積度を向上させてい
る。多層配線は通常熱酸化又は気相成長のSiO2
を絶縁層としており、この絶縁層に層間接続用の
孔をあけて上層の配線を設けており、配線金属は
SiO2との密着性及び導電率の点からAlが多く用
いられている。一般に配線金属とSiO2は、それ
ぞれ1μｍ前後の厚さで層が形成されている。と
ころで、最近のLSI、超LSIの動きに伴い、1μｍ
前後の微細パターンが必要とされるようになつて
きた。通常、平坦な基板面上でのリソグラフイー
では、レジストと市販装置、例えば電子ビーム露
光装置などを用いることにより、レジスト層が均
一である限り1μｍ前後のパターニングは可能で
ある。
しかしながら、基板面の凹凸のある場合、例え
ば1μｍの段差を有するSiO2上にレジスト・パタ
ーニングをする場合には、レジスト厚はウエーハ
内で不均一となり、1μｍ前後のパターニングを
することは不可能であつた。一方、金属のような
反射率の大きい基板、例えばAlの上にレジスト
パターニングをする場合には、紫外線露光の際光
の定在波が発生し、露光強度が不均一化し、1μ
ｍ前後のパターニングをすることが困難である。
ば1μｍの段差を有するSiO2上にレジスト・パタ
ーニングをする場合には、レジスト厚はウエーハ
内で不均一となり、1μｍ前後のパターニングを
することは不可能であつた。一方、金属のような
反射率の大きい基板、例えばAlの上にレジスト
パターニングをする場合には、紫外線露光の際光
の定在波が発生し、露光強度が不均一化し、1μ
ｍ前後のパターニングをすることが困難である。
すなわち、高解像のレジスト画像を得るために
は、レジスト厚を凹凸のある表面を十分に平坦に
カバーするほど厚くせねばならず、一方逆にレジ
スト層が厚いと微細なパターンが解像しないとい
う欠点があり、段差のある基板上に高解像度のレ
ジスト・パターンを得ることは困難であり、かか
る欠点を解消することは重要な課題であつた。
は、レジスト厚を凹凸のある表面を十分に平坦に
カバーするほど厚くせねばならず、一方逆にレジ
スト層が厚いと微細なパターンが解像しないとい
う欠点があり、段差のある基板上に高解像度のレ
ジスト・パターンを得ることは困難であり、かか
る欠点を解消することは重要な課題であつた。
上記の欠点を解消した方法として、最近第１図
ａないしｃに図示するような三層構造法がとられ
ている。即ち、第１図ａに示す如く段差のある基
板１上に厚膜レジスト層２を厚さ２〜3μｍ塗布
して設けることにより、、ウエーハ表面に凹凸が
あつてもレジスト表面を平坦化し、この厚膜レジ
スト膜２上に、絶縁膜３、例えばSiO2、Si3N4、
B2N3を積層してマスキング層とし、更に最上層
に薄膜レジスト層４を設ける。最上層の薄膜レジ
スト層４をノンコンタクトでパターニング後、最
上層、パターン化した薄膜レジスト層４をマスク
として絶縁膜３をエツチング・ガス５を用いてド
ライ・エツチングする。次に絶縁膜３をマスクと
して、最下層の厚膜レジスト層２を酸素ガス６雰
囲気下でドライエツチングし、サイドエツチの少
ない食刻部分の側壁の急峻なレジストパターンを
得る。
ａないしｃに図示するような三層構造法がとられ
ている。即ち、第１図ａに示す如く段差のある基
板１上に厚膜レジスト層２を厚さ２〜3μｍ塗布
して設けることにより、、ウエーハ表面に凹凸が
あつてもレジスト表面を平坦化し、この厚膜レジ
スト膜２上に、絶縁膜３、例えばSiO2、Si3N4、
B2N3を積層してマスキング層とし、更に最上層
に薄膜レジスト層４を設ける。最上層の薄膜レジ
スト層４をノンコンタクトでパターニング後、最
上層、パターン化した薄膜レジスト層４をマスク
として絶縁膜３をエツチング・ガス５を用いてド
ライ・エツチングする。次に絶縁膜３をマスクと
して、最下層の厚膜レジスト層２を酸素ガス６雰
囲気下でドライエツチングし、サイドエツチの少
ない食刻部分の側壁の急峻なレジストパターンを
得る。
しかしながら、前記したような三層構造法は工
程が長く複雑である欠点を有する。そこで更に工
程を短かくした二層構造法が行なわれた。即ち、
半導体基板上に２〜3μｍ厚のレジスト層を設け、
更にその上に感光性を有するカルコゲナイド化合
物、例えばGeSe2又はAg2Se等の薄膜層を設け
る。下層のレジスト層で平坦化を行ない、且つ上
層の薄膜層により微細パターニングを行なうこと
により、凹凸のある基板又は反射率の大きい基板
でも非常に高い解像度を得る。
程が長く複雑である欠点を有する。そこで更に工
程を短かくした二層構造法が行なわれた。即ち、
半導体基板上に２〜3μｍ厚のレジスト層を設け、
更にその上に感光性を有するカルコゲナイド化合
物、例えばGeSe2又はAg2Se等の薄膜層を設け
る。下層のレジスト層で平坦化を行ない、且つ上
層の薄膜層により微細パターニングを行なうこと
により、凹凸のある基板又は反射率の大きい基板
でも非常に高い解像度を得る。
しかし、上記カルコゲナイド化合物を用いる二
層方法は、カルコゲナイド化合物が人体に対して
毒性を有すること、シリコン・ウエーハに対して
不純物として作用し、半導体、IC、LSIの特性を
劣化させる危険性があることなど大きな欠点を有
する。
層方法は、カルコゲナイド化合物が人体に対して
毒性を有すること、シリコン・ウエーハに対して
不純物として作用し、半導体、IC、LSIの特性を
劣化させる危険性があることなど大きな欠点を有
する。
本発明者は叙上の欠点を解消すべく研究の結
果、段差のある半導体基板の表面に段差がなくな
り、表面が平坦化するように樹脂を塗布し、しか
るのち、形成された樹脂層上にシリコンとシリコ
ン酸化物の混合物を主成分とする電子線感応性無
機レジスト層を設け、前記無機レジスト層に電子
線をパターン照射、即ち、パターン状に部分照射
した後、前記無機レジストを現像して、パターン
化した無機レジスト層を得、次いでこのパターン
化した無機レジスト層をマスクとして露出した樹
脂層部分をドライエツチングして前記樹脂層部分
を除去する方法によれば、レジスト材料による汚
染を生ぜしめることなく、高解像度で且つ高加工
精度にレジストパターンを段差のある半導体基板
上に形成することができることを見いだし、かか
る知見にもとづいて本発明を完成したものであ
る。
果、段差のある半導体基板の表面に段差がなくな
り、表面が平坦化するように樹脂を塗布し、しか
るのち、形成された樹脂層上にシリコンとシリコ
ン酸化物の混合物を主成分とする電子線感応性無
機レジスト層を設け、前記無機レジスト層に電子
線をパターン照射、即ち、パターン状に部分照射
した後、前記無機レジストを現像して、パターン
化した無機レジスト層を得、次いでこのパターン
化した無機レジスト層をマスクとして露出した樹
脂層部分をドライエツチングして前記樹脂層部分
を除去する方法によれば、レジスト材料による汚
染を生ぜしめることなく、高解像度で且つ高加工
精度にレジストパターンを段差のある半導体基板
上に形成することができることを見いだし、かか
る知見にもとづいて本発明を完成したものであ
る。
即ち、本発明の要旨は段差のある半導体基板の
表面に段差がなくなり、表面が平坦化するように
樹脂を塗布し、しかるのち、形成された樹脂層上
にシリコンとシリコン酸化物の混合物を主成分と
する電子線感応性無機レジスト層を設け、前記無
機レジスト層に電子線をパターン照射した後、前
記無機レジストを現像してパターン化した無機レ
ジスト層を得、次いでこのパターン化した無機レ
ジスト層をマスクとして露出した樹脂層部分をド
ライエツチングして前記樹脂層部分を除去するこ
とを特徴とする段差のある半導体基板上へのレジ
ストパターンの形成方法である。
表面に段差がなくなり、表面が平坦化するように
樹脂を塗布し、しかるのち、形成された樹脂層上
にシリコンとシリコン酸化物の混合物を主成分と
する電子線感応性無機レジスト層を設け、前記無
機レジスト層に電子線をパターン照射した後、前
記無機レジストを現像してパターン化した無機レ
ジスト層を得、次いでこのパターン化した無機レ
ジスト層をマスクとして露出した樹脂層部分をド
ライエツチングして前記樹脂層部分を除去するこ
とを特徴とする段差のある半導体基板上へのレジ
ストパターンの形成方法である。
以下、本発明について詳細に説明する。本発明
に係る方法について第２図の如く図面を用いて説
明すると、第２図ａに示す如く、段差のある半導
体基板１上に樹脂溶液を塗布した後、溶剤を乾燥
させて、２〜3μｍ程度の膜厚を有する樹脂層７
をを形成する。樹脂層７を形成する材料として
は、通常の天然樹脂及び合成樹脂が用いられる
が、半導体基板へのNa等による不純物汚染防止、
ゴミ、異物を含まない等の条件が必要とされるの
で、一般に半導体関係で用いられるフオトレジス
ト、電子線レジスト等が望ましい。例えば、フオ
トレジストとして、AZ−1450J（シツプレー社製）
OMR−85（東京応化工業社製）、電子線レジスト
として例えばポリメチルメタアクリレートがあげ
られる。樹脂層７を半導体基板１に塗布するには
種々の方法があるが、塗布膜を均一にする点でス
ピンナー塗布が最適である。次に第２図ｂに示す
如く、樹脂層７上に無機レジスト層８を形成す
る。無機レジスト層８はシリコンとシリコン酸化
物との混合物を主成分とする電子線感応性薄膜層
であり、蒸着又はスパッタリング又はイオンプレ
ーテイング等通常の方法により形成する。無機レ
ジスト層８においてはシリコン１に対しシリコン
酸化物（SiOx；Ｏ＜ｘ＜２）が重量比で５以下
であることが好ましく、且つ無機レジスト層８は
膜厚500〜5000Åの範囲で用いることが可能であ
り、又、電子線照射量10-2〜10-6クーロン／cm2の
範囲で用いることができる。第２図ｃは無機レジ
スト層８を電子線９でパターン描画している状態
を示す。次に第２図ｄに示す如く、電子線でパタ
ーン描画した無機レジスト層８を現像する。現像
は、ウエツトエツチング又はドライエツチングの
いずれでも可能であるが、工程的にはドライエツ
チングの方が望ましい。ドライエツチングプロセ
スとしてはプラズマエツチング、反応性イオンエ
ツチング等が使用可能である。プラズマエツチン
グは、シリコンのエツチングガスが全て使用可能
であり、CF4、CHClF2、CCl2F2、CHCl2F、
CClF3等のフレオンガス及びフレオンガスとO2ガ
スの混合ガスが特に有効である。
に係る方法について第２図の如く図面を用いて説
明すると、第２図ａに示す如く、段差のある半導
体基板１上に樹脂溶液を塗布した後、溶剤を乾燥
させて、２〜3μｍ程度の膜厚を有する樹脂層７
をを形成する。樹脂層７を形成する材料として
は、通常の天然樹脂及び合成樹脂が用いられる
が、半導体基板へのNa等による不純物汚染防止、
ゴミ、異物を含まない等の条件が必要とされるの
で、一般に半導体関係で用いられるフオトレジス
ト、電子線レジスト等が望ましい。例えば、フオ
トレジストとして、AZ−1450J（シツプレー社製）
OMR−85（東京応化工業社製）、電子線レジスト
として例えばポリメチルメタアクリレートがあげ
られる。樹脂層７を半導体基板１に塗布するには
種々の方法があるが、塗布膜を均一にする点でス
ピンナー塗布が最適である。次に第２図ｂに示す
如く、樹脂層７上に無機レジスト層８を形成す
る。無機レジスト層８はシリコンとシリコン酸化
物との混合物を主成分とする電子線感応性薄膜層
であり、蒸着又はスパッタリング又はイオンプレ
ーテイング等通常の方法により形成する。無機レ
ジスト層８においてはシリコン１に対しシリコン
酸化物（SiOx；Ｏ＜ｘ＜２）が重量比で５以下
であることが好ましく、且つ無機レジスト層８は
膜厚500〜5000Åの範囲で用いることが可能であ
り、又、電子線照射量10-2〜10-6クーロン／cm2の
範囲で用いることができる。第２図ｃは無機レジ
スト層８を電子線９でパターン描画している状態
を示す。次に第２図ｄに示す如く、電子線でパタ
ーン描画した無機レジスト層８を現像する。現像
は、ウエツトエツチング又はドライエツチングの
いずれでも可能であるが、工程的にはドライエツ
チングの方が望ましい。ドライエツチングプロセ
スとしてはプラズマエツチング、反応性イオンエ
ツチング等が使用可能である。プラズマエツチン
グは、シリコンのエツチングガスが全て使用可能
であり、CF4、CHClF2、CCl2F2、CHCl2F、
CClF3等のフレオンガス及びフレオンガスとO2ガ
スの混合ガスが特に有効である。
プラズマエツチングに用いる装置は、円筒型で
も平行平板型でも良く、ベルジヤー、ガス導入
管、ベルジヤー内でプラズマを発生させる為の高
周波発生装置及び真空ポンプからなつているもの
である。
も平行平板型でも良く、ベルジヤー、ガス導入
管、ベルジヤー内でプラズマを発生させる為の高
周波発生装置及び真空ポンプからなつているもの
である。
本発明によるパターニング方法を用いた時のシ
リコンとシリコン酸化物との混合物を主成分とす
る薄膜の感度は、ドライエツチング時のガスの種
類及び組成比によつて若干異なるが、１例とし
て、CF4とO2ガスの混合ガスによるプラズマエツ
チングを用いると、CF4とO2の混合比が55対30の
時が最も好ましい条件であつた。ここにおいて無
機レジスト８がパターン化される機構は明らかで
はないが電子線エネルギーによつて照射部分のシ
リコンとシリコン酸化物の混合物の結晶性度合が
変化し、エツチング速度の差が生じて部分的にエ
ツチングされパターン形成されるものと思料され
る。
リコンとシリコン酸化物との混合物を主成分とす
る薄膜の感度は、ドライエツチング時のガスの種
類及び組成比によつて若干異なるが、１例とし
て、CF4とO2ガスの混合ガスによるプラズマエツ
チングを用いると、CF4とO2の混合比が55対30の
時が最も好ましい条件であつた。ここにおいて無
機レジスト８がパターン化される機構は明らかで
はないが電子線エネルギーによつて照射部分のシ
リコンとシリコン酸化物の混合物の結晶性度合が
変化し、エツチング速度の差が生じて部分的にエ
ツチングされパターン形成されるものと思料され
る。
次に第２図ｅに示す如く、パターン化した無機
レジスト層８をマスクとして、樹脂層７をエツチ
ングガス１０によりドライエツチングする。樹脂
層７のドライエツチング条件としては、エツチン
グガスとして酸素又は酸素を含む混合ガスを、ガ
ス圧１×10-3〜１×10-2Torrで高周波パワー密
度0.1〜0.5W／cm2で用いるのが適切である。樹脂
層７のドライエツチング速度は、樹脂層の種類、
エツチング装置、エツチング条件により若干異な
るが、一般に1000〜3000Å／minである。樹脂層
７のドライエツチングが完了すれば、第２図ｆに
示す如く、段差のある半導体基板１上にサイドエ
ツチの少ないシヤープなレジストパターンを得
る。
レジスト層８をマスクとして、樹脂層７をエツチ
ングガス１０によりドライエツチングする。樹脂
層７のドライエツチング条件としては、エツチン
グガスとして酸素又は酸素を含む混合ガスを、ガ
ス圧１×10-3〜１×10-2Torrで高周波パワー密
度0.1〜0.5W／cm2で用いるのが適切である。樹脂
層７のドライエツチング速度は、樹脂層の種類、
エツチング装置、エツチング条件により若干異な
るが、一般に1000〜3000Å／minである。樹脂層
７のドライエツチングが完了すれば、第２図ｆに
示す如く、段差のある半導体基板１上にサイドエ
ツチの少ないシヤープなレジストパターンを得
る。
以上詳記した通り、本発明の方法によれば、レ
ジスト材料による汚染を生ぜしめることなく、高
解像度で且つ高加工精度に、サイドエツチの少な
い、食刻部分の側壁が急峻なレジストパターンを
段差のある半導体基板上に形成することができ
る。又、本発明の方法によれば、最小線巾1μｍ
に至る迄線輻制御を容易に行なうことができる。
更に又、プロセス全体をドライプロセス化するこ
とが可能であり、それ故自動化及び省力化が可能
である。
ジスト材料による汚染を生ぜしめることなく、高
解像度で且つ高加工精度に、サイドエツチの少な
い、食刻部分の側壁が急峻なレジストパターンを
段差のある半導体基板上に形成することができ
る。又、本発明の方法によれば、最小線巾1μｍ
に至る迄線輻制御を容易に行なうことができる。
更に又、プロセス全体をドライプロセス化するこ
とが可能であり、それ故自動化及び省力化が可能
である。
以下、本発明を実施例をあげて具体的に説明す
る。
る。
実施例 １
シリコン基板上の1μｍの段差を有するSiO2上
にフオトレジストAZ−1450Jを塗布し、乾燥して
厚さ2.5μｍのレジスト膜を得た。次にレジスト膜
上に電子ビーム蒸着法により、シリコンとシリコ
ン酸化物との混合物を主成分とする無機レジスト
薄膜を5000Åの厚さに設けた。電子ビーム蒸着時
の真空度は、１×10-4Torrであり、蒸発源と基
板との距離は50cm、蒸着速度は1000Å／hrであつ
た。
にフオトレジストAZ−1450Jを塗布し、乾燥して
厚さ2.5μｍのレジスト膜を得た。次にレジスト膜
上に電子ビーム蒸着法により、シリコンとシリコ
ン酸化物との混合物を主成分とする無機レジスト
薄膜を5000Åの厚さに設けた。電子ビーム蒸着時
の真空度は、１×10-4Torrであり、蒸発源と基
板との距離は50cm、蒸着速度は1000Å／hrであつ
た。
次に電子線照射装置を用いて、無機レジスト薄
膜を加速電圧10kV、照射量１×10-3クーロン／
cm、電子線径0.25μｍでパターン照射した後反応
性イオンエツチング装置によりドライ現像を行つ
た。使用したガスはCF4とO2の55対30の混合ガス
で圧力300ｍTorrである。13.56MH高周波を電力
200Wで用い10分間現像を行い、レジスト残膜厚
2000Å、パターン最小線巾1μｍの平行線パター
ンを歪みなく得た。次にパターン化した無機レジ
スト薄膜をエツチングマスクとして高周波出力
13.56MHz、パワー密度0.3W／cm2、ガス圧４×
10-3Torrの酸素雰囲気中で、露出したフオトレ
ジストAZ−1450Jをドライエツチングし、シリコ
ン基板上のSiO2層を最小線巾1μｍでパターン状
に露出させた。得られたフオトレジストパターン
はサイドエツチが少なく急峻なレジストパターン
であつた。
膜を加速電圧10kV、照射量１×10-3クーロン／
cm、電子線径0.25μｍでパターン照射した後反応
性イオンエツチング装置によりドライ現像を行つ
た。使用したガスはCF4とO2の55対30の混合ガス
で圧力300ｍTorrである。13.56MH高周波を電力
200Wで用い10分間現像を行い、レジスト残膜厚
2000Å、パターン最小線巾1μｍの平行線パター
ンを歪みなく得た。次にパターン化した無機レジ
スト薄膜をエツチングマスクとして高周波出力
13.56MHz、パワー密度0.3W／cm2、ガス圧４×
10-3Torrの酸素雰囲気中で、露出したフオトレ
ジストAZ−1450Jをドライエツチングし、シリコ
ン基板上のSiO2層を最小線巾1μｍでパターン状
に露出させた。得られたフオトレジストパターン
はサイドエツチが少なく急峻なレジストパターン
であつた。
実施例 ２
1μｍの凹凸を有するシリコン基板上の配線用
アルミニウム上に電子線レジストポリメチルメタ
アクリレートを塗布し、乾燥して厚さ2μｍのレ
ジスト膜を得た。次にレジスト膜上に高周波スパ
ツタリング法によりシリコンとシリコンの酸化物
との混合物を主成分とする無機レジスト薄膜を
4000Åの厚さに設けた。スパツタリングガスはア
ルゴンガスを使用し、スパツタリング時のガス圧
は、７×10-2Torr基板とターゲツト電極間距離
は５cm、高周波電力600W、スパツタリング速度
は2000Å／hrであつた。
アルミニウム上に電子線レジストポリメチルメタ
アクリレートを塗布し、乾燥して厚さ2μｍのレ
ジスト膜を得た。次にレジスト膜上に高周波スパ
ツタリング法によりシリコンとシリコンの酸化物
との混合物を主成分とする無機レジスト薄膜を
4000Åの厚さに設けた。スパツタリングガスはア
ルゴンガスを使用し、スパツタリング時のガス圧
は、７×10-2Torr基板とターゲツト電極間距離
は５cm、高周波電力600W、スパツタリング速度
は2000Å／hrであつた。
この方法で作成した無機レジスト薄膜を電子線
照射装置を用いて加速電圧10kV、照射量１×
10-3クーロン／cm2、電子線径0.25μｍでパターン
照射した。次に電子線を照射した無機レジスト薄
膜をプラズマエツチング装置を用いて、エツチン
グガスにCCl2F2とO2の比が３対１の混合ガスを
使用して、ガス圧力500ｍTorr、高周波電力
300Wで20分間ドライ現像を行い、レジスト残膜
厚2000Å、パターン最小線巾1μｍの平行線パタ
ーンを歪みなく得た。
照射装置を用いて加速電圧10kV、照射量１×
10-3クーロン／cm2、電子線径0.25μｍでパターン
照射した。次に電子線を照射した無機レジスト薄
膜をプラズマエツチング装置を用いて、エツチン
グガスにCCl2F2とO2の比が３対１の混合ガスを
使用して、ガス圧力500ｍTorr、高周波電力
300Wで20分間ドライ現像を行い、レジスト残膜
厚2000Å、パターン最小線巾1μｍの平行線パタ
ーンを歪みなく得た。
次にパターン化した無機レジスト薄膜をエツチ
ングマスクとして高周波出力13.56MHz、パワー
密度0.2W／cm2、ガス圧１×10-2Torrの酸素雰囲
気中で、露出した電子線レジストをドライエツチ
ングし、高解像度のレジストパターンを形成し
た。
ングマスクとして高周波出力13.56MHz、パワー
密度0.2W／cm2、ガス圧１×10-2Torrの酸素雰囲
気中で、露出した電子線レジストをドライエツチ
ングし、高解像度のレジストパターンを形成し
た。
第１図ａないしｃは従来のレジストパターンの
形成方法の工程を示す断面図、第２図ａないしｆ
は本発明のレジストパターンの形成方法の工程を
示す断面図である。 １……半導体基板、２……厚膜レジスト層、３
……絶縁膜、４……薄膜レジスト層、５……絶縁
膜エツチングガス、６……酸素ガス、７……樹脂
層、８……無機レジスト層、９……電子線、１０
……樹脂層エツチングガス。
形成方法の工程を示す断面図、第２図ａないしｆ
は本発明のレジストパターンの形成方法の工程を
示す断面図である。 １……半導体基板、２……厚膜レジスト層、３
……絶縁膜、４……薄膜レジスト層、５……絶縁
膜エツチングガス、６……酸素ガス、７……樹脂
層、８……無機レジスト層、９……電子線、１０
……樹脂層エツチングガス。
Claims (1)
- １ 段差のある半導体基板の表面に段差がなくな
り、表面が平坦化するように樹脂を塗布し、しか
るのち、形成された樹脂層上にシリコンとシリコ
ン酸化物の混合物を主成分とする電子線感応性無
機レジスト層を設け、前記無機レジスト層に電子
線をパターン照射した後、前記無機レジストを現
像して、パターン化した無機レジスト層を得、次
いでこのパターン化した無機レジスト層をマスク
として露出した樹脂層部分をドライエツチングし
て前記樹脂層部分を除去することを特徴とする段
差のある半導体基板上へのレジストパターンの形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56028719A JPS57143826A (en) | 1981-02-28 | 1981-02-28 | Formation of resist pattern on gapped semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56028719A JPS57143826A (en) | 1981-02-28 | 1981-02-28 | Formation of resist pattern on gapped semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57143826A JPS57143826A (en) | 1982-09-06 |
| JPH0314172B2 true JPH0314172B2 (ja) | 1991-02-26 |
Family
ID=12256246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56028719A Granted JPS57143826A (en) | 1981-02-28 | 1981-02-28 | Formation of resist pattern on gapped semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57143826A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163828A (ja) * | 1983-03-09 | 1984-09-14 | Toshiba Corp | 微細パタ−ンの形成方法 |
| JPS6097624A (ja) * | 1983-11-01 | 1985-05-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63129622A (ja) * | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2691175B2 (ja) * | 1989-09-08 | 1997-12-17 | 日本電信電話株式会社 | パターン化酸化物超伝導膜形成法 |
| US9632411B2 (en) * | 2013-03-14 | 2017-04-25 | Applied Materials, Inc. | Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor |
| US20140272684A1 (en) | 2013-03-12 | 2014-09-18 | Applied Materials, Inc. | Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor |
-
1981
- 1981-02-28 JP JP56028719A patent/JPS57143826A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57143826A (en) | 1982-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4244799A (en) | Fabrication of integrated circuits utilizing thick high-resolution patterns | |
| USRE41697E1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| JPS6323657B2 (ja) | ||
| JPS60124940A (ja) | 乾式ポジテイブ・ト−ンの微小パタ−ン形成方法 | |
| US4619894A (en) | Solid-transformation thermal resist | |
| US6989219B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| CA1219835A (en) | Metal/semiconductor deposition | |
| JPH0314172B2 (ja) | ||
| JPH035573B2 (ja) | ||
| US5139922A (en) | Method of making resist pattern | |
| JPH03174724A (ja) | パターン形成方法 | |
| JPH0466345B2 (ja) | ||
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH0458167B2 (ja) | ||
| JPH0661138A (ja) | 二層構造レジストを有する基板およびその製造方法 | |
| JPH0629968B2 (ja) | パタ−ン形成法 | |
| JP2531608B2 (ja) | 半導体装置の製造方法 | |
| JPH0744147B2 (ja) | アスペクト比の高い吸収体パターンを含む解像力の高いｘ線マスク | |
| JPH0766191B2 (ja) | 非平坦面リソグラフィを用いたデバイス製作法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP2738693B2 (ja) | 微細パターン形成方法 | |
| JPH0143453B2 (ja) | ||
| JPH0697061A (ja) | 塗膜形成方法およびそのための装置 | |
| JPH055165B2 (ja) | ||
| JPH04250624A (ja) | パターン形成方法 |