JPH0697360A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0697360A JPH0697360A JP4246190A JP24619092A JPH0697360A JP H0697360 A JPH0697360 A JP H0697360A JP 4246190 A JP4246190 A JP 4246190A JP 24619092 A JP24619092 A JP 24619092A JP H0697360 A JPH0697360 A JP H0697360A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating tape
- lead
- chip
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リード・オン・チップ（ＬＯＣ）構造の樹脂
封止形ＬＳＩパッケージに封止される半導体チップの小
型化、多機能化を図る。 【構成】 ＬＳＩパッケージに封止された半導体チップ
の主面の中央には、半導体チップの長辺方向に沿って延
在する絶縁テープ９が設けられている。この絶縁テープ
９の主面上には、Ｃｕなどからなる所定数の配線１０が
パターン形成されており、これらの配線１０と半導体チ
ップのボンディングパッド５とは、ワイヤ８を介して電
気的に接続されている。
封止形ＬＳＩパッケージに封止される半導体チップの小
型化、多機能化を図る。 【構成】 ＬＳＩパッケージに封止された半導体チップ
の主面の中央には、半導体チップの長辺方向に沿って延
在する絶縁テープ９が設けられている。この絶縁テープ
９の主面上には、Ｃｕなどからなる所定数の配線１０が
パターン形成されており、これらの配線１０と半導体チ
ップのボンディングパッド５とは、ワイヤ８を介して電
気的に接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、リード・オン・チップ（Lead On Chip；Ｌ
ＯＣ）構造の樹脂封止形ＬＳＩパッケージに適用して有
効な技術に関するものである。
関し、特に、リード・オン・チップ（Lead On Chip；Ｌ
ＯＣ）構造の樹脂封止形ＬＳＩパッケージに適用して有
効な技術に関するものである。
【０００２】
【従来の技術】リード・オン・チップ構造の樹脂封止形
ＬＳＩパッケージについては、特開平４−１１４４３８
号公報などに記載がある。
ＬＳＩパッケージについては、特開平４−１１４４３８
号公報などに記載がある。
【０００３】上記公報に記載されたＬＳＩパッケージ
は、ＳＯＪ(Small Outline J-lead Package)型のパッケ
ージ本体に封止された半導体チップの主面上に絶縁テー
プを介してリードのインナーリード部を配置し、このイ
ンナーリード部と半導体チップのボンディングパッドと
をワイヤを介して接続している。
は、ＳＯＪ(Small Outline J-lead Package)型のパッケ
ージ本体に封止された半導体チップの主面上に絶縁テー
プを介してリードのインナーリード部を配置し、このイ
ンナーリード部と半導体チップのボンディングパッドと
をワイヤを介して接続している。
【０００４】また、上記リードとは別に、電源〔ＶCC〕
用および接地〔ＶSS〕用のリードであるバスバーリード
を半導体チップの主面上に延在し、このバスバーリード
と半導体チップのボンディングパッドとをワイヤを介し
て接続している。
用および接地〔ＶSS〕用のリードであるバスバーリード
を半導体チップの主面上に延在し、このバスバーリード
と半導体チップのボンディングパッドとをワイヤを介し
て接続している。
【０００５】上記バスバーリードを有するリード・オン
・チップ構造のＬＳＩパッケージは、半導体チップの主
面上のどの箇所にも短距離で電源を供給することができ
るので、電源ノイズが低減され、回路の高速動作を実現
することができるという利点がある。
・チップ構造のＬＳＩパッケージは、半導体チップの主
面上のどの箇所にも短距離で電源を供給することができ
るので、電源ノイズが低減され、回路の高速動作を実現
することができるという利点がある。
【０００６】
【発明が解決しようとする課題】前記従来技術は、ＬＳ
Ｉの高集積化に伴って半導体チップ内の配線領域が増大
し、これによってチップ面積が増大するという問題があ
った。
Ｉの高集積化に伴って半導体チップ内の配線領域が増大
し、これによってチップ面積が増大するという問題があ
った。
【０００７】また、前記従来技術において、ＬＳＩの機
能を変更しようとする場合は、半導体チップ内の配線パ
ターンを変更しなければならないため、機能の異なるＬ
ＳＩ毎に半導体チップを作り分ける必要があった。
能を変更しようとする場合は、半導体チップ内の配線パ
ターンを変更しなければならないため、機能の異なるＬ
ＳＩ毎に半導体チップを作り分ける必要があった。
【０００８】そこで、本発明の目的は、リード・オン・
チップ構造のＬＳＩパッケージに封止される半導体チッ
プを小型化することのできる技術を提供することにあ
る。
チップ構造のＬＳＩパッケージに封止される半導体チッ
プを小型化することのできる技術を提供することにあ
る。
【０００９】本発明の他の目的は、リード・オン・チッ
プ構造のＬＳＩパッケージに封止される半導体チップを
多機能化することのできる技術を提供することにある。
プ構造のＬＳＩパッケージに封止される半導体チップを
多機能化することのできる技術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
通りである。
発明のうち、代表的なものの概要を説明すれば、以下の
通りである。
【００１２】本発明によるリード・オン・チップ構造の
ＬＳＩパッケージは、パッケージ本体に封止された半導
体チップの主面上に配線層を備えた絶縁テープを設け、
この絶縁テープの配線と半導体チップとを電気的に接続
した構造を有している。
ＬＳＩパッケージは、パッケージ本体に封止された半導
体チップの主面上に配線層を備えた絶縁テープを設け、
この絶縁テープの配線と半導体チップとを電気的に接続
した構造を有している。
【００１３】
【作用】上記した手段によれば、半導体チップ内の配線
の一部を絶縁テープの配線で代替させることにより、半
導体チップ内の配線領域の面積を縮小することができる
ので、半導体チップを小型化することができる。また、
チップ面積が同一の場合は、半導体チップに形成される
ＬＳＩの集積度を向上させることができる。
の一部を絶縁テープの配線で代替させることにより、半
導体チップ内の配線領域の面積を縮小することができる
ので、半導体チップを小型化することができる。また、
チップ面積が同一の場合は、半導体チップに形成される
ＬＳＩの集積度を向上させることができる。
【００１４】上記した手段によれば、絶縁テープの配線
パターンを変更することによってＬＳＩの機能を変更す
ることができるので、同一の半導体チップで異なる機能
のＬＳＩを提供することができる。
パターンを変更することによってＬＳＩの機能を変更す
ることができるので、同一の半導体チップで異なる機能
のＬＳＩを提供することができる。
【００１５】
【実施例】図１は、本発明の一実施例であるＬＳＩパッ
ケージに封止された半導体チップの主面の一部を拡大し
て示す平面図、図２は、このＬＳＩパッケージの一部を
破断して示す斜視図である。
ケージに封止された半導体チップの主面の一部を拡大し
て示す平面図、図２は、このＬＳＩパッケージの一部を
破断して示す斜視図である。
【００１６】図２に示すように、本実施例のＬＳＩパッ
ケージ１は、樹脂封止形パッケージの一種のＳＯＪであ
り、例えば４００〔ｍｉｌ〕幅のパッケージサイズを有
している。
ケージ１は、樹脂封止形パッケージの一種のＳＯＪであ
り、例えば４００〔ｍｉｌ〕幅のパッケージサイズを有
している。
【００１７】ＬＳＩパッケージ１のパッケージ本体２
は、例えばシリコーンフィラーを添加したエポキシ系樹
脂からなり、その内部にはシリコン単結晶からなる半導
体チップ３が封止されている。この半導体チップ３の主
面には、例えば１６メガビット〔Mbit〕の大容量を有す
るＤＲＡＭが形成されている。半導体チップ３の主面の
短辺側には、チップ支持用リード６Ｃが設けられてい
る。
は、例えばシリコーンフィラーを添加したエポキシ系樹
脂からなり、その内部にはシリコン単結晶からなる半導
体チップ３が封止されている。この半導体チップ３の主
面には、例えば１６メガビット〔Mbit〕の大容量を有す
るＤＲＡＭが形成されている。半導体チップ３の主面の
短辺側には、チップ支持用リード６Ｃが設けられてい
る。
【００１８】上記半導体チップ３の主面上には、絶縁テ
ープ４が接着されている。この絶縁テープ４は、例えば
ポリイミド系樹脂からなり、エポキシ樹脂系またはポリ
イミド樹脂系の接着剤によって半導体チップ３に接着さ
れている。
ープ４が接着されている。この絶縁テープ４は、例えば
ポリイミド系樹脂からなり、エポキシ樹脂系またはポリ
イミド樹脂系の接着剤によって半導体チップ３に接着さ
れている。
【００１９】半導体チップ３の主面の中央部には、半導
体チップ３の長辺方向に沿って複数のボンディングパッ
ド５が設けられている。また、絶縁フィルム４の上に
は、半導体チップ３の長辺方向に沿ってリードのインナ
ーリード部６Ａが配置されている。インナーリード部６
Ａは、パッケージ本体２の長辺の側面から外方に延在す
るアウターリード部６Ｂと一体に構成されている。
体チップ３の長辺方向に沿って複数のボンディングパッ
ド５が設けられている。また、絶縁フィルム４の上に
は、半導体チップ３の長辺方向に沿ってリードのインナ
ーリード部６Ａが配置されている。インナーリード部６
Ａは、パッケージ本体２の長辺の側面から外方に延在す
るアウターリード部６Ｂと一体に構成されている。
【００２０】上記リードのアウターリード部６Ｂ、イン
ナーリード部６Ａおよび前記チップ支持用リード６Ｃの
それぞれは、リードフレームから切断され、かつ成形さ
れている。リードフレームは、例えば４２アロイなどの
Ｆｅ−Ｎｉ合金、またはＣｕで構成されており、その板
厚は２００〜２５０μｍ程度である。
ナーリード部６Ａおよび前記チップ支持用リード６Ｃの
それぞれは、リードフレームから切断され、かつ成形さ
れている。リードフレームは、例えば４２アロイなどの
Ｆｅ−Ｎｉ合金、またはＣｕで構成されており、その板
厚は２００〜２５０μｍ程度である。
【００２１】上記リードのそれぞれには、規格に基づき
所定の番号が付されている。本実施例のＬＳＩパッケー
ジ１は、例えば２４本のリードを有し、パッケージ本体
２の手前の左端から右端に沿って１番端子〜６番端子、
９番端子〜１４番端子が配置され、パッケージ本体２の
向こう側の右端から左端に沿って１５番端子〜２０番端
子、２３番端子〜２８番端子が配置されている。
所定の番号が付されている。本実施例のＬＳＩパッケー
ジ１は、例えば２４本のリードを有し、パッケージ本体
２の手前の左端から右端に沿って１番端子〜６番端子、
９番端子〜１４番端子が配置され、パッケージ本体２の
向こう側の右端から左端に沿って１５番端子〜２０番端
子、２３番端子〜２８番端子が配置されている。
【００２２】上記２４本の端子のうち、パッケージ本体
２の手前の１番端子および１４番端子は電源〔ＶCC〕用
端子であり、パッケージ本体２の向こう側の１５番端子
および２８番端子は接地〔ＶSS〕用端子である。
２の手前の１番端子および１４番端子は電源〔ＶCC〕用
端子であり、パッケージ本体２の向こう側の１５番端子
および２８番端子は接地〔ＶSS〕用端子である。
【００２３】なお、２番端子はデータ入力信号端子、３
番端子は空き端子、４番端子はライトイネーブル信号端
子、５番端子はロウアドレスストローブ信号端子、６番
端子、９〜１３番端子、１６〜２０番端子および２３番
端子はアドレス信号端子、２４番端子は空き端子、２５
番端子はカラムアドレスストローブ信号端子、２６番端
子は空き端子、２７番端子はデータ出力端子である。
番端子は空き端子、４番端子はライトイネーブル信号端
子、５番端子はロウアドレスストローブ信号端子、６番
端子、９〜１３番端子、１６〜２０番端子および２３番
端子はアドレス信号端子、２４番端子は空き端子、２５
番端子はカラムアドレスストローブ信号端子、２６番端
子は空き端子、２７番端子はデータ出力端子である。
【００２４】上記２４本の端子のうち、電源〔ＶCC〕用
端子である１番端子および１４番端子は、図の手前の絶
縁フィルム４上に配置したバスバーリード７を介して一
体に構成されている。また、接地〔ＶSS〕用端子である
１５番端子および２８番端子は、パッケージ本体２の向
こう側の絶縁フィルム４上に配置したバスバーリード７
を介して一体に構成されている。
端子である１番端子および１４番端子は、図の手前の絶
縁フィルム４上に配置したバスバーリード７を介して一
体に構成されている。また、接地〔ＶSS〕用端子である
１５番端子および２８番端子は、パッケージ本体２の向
こう側の絶縁フィルム４上に配置したバスバーリード７
を介して一体に構成されている。
【００２５】電源〔ＶCC〕用端子を構成するバスバーリ
ード７および接地〔ＶSS〕用端子を構成するバスバーリ
ード７のそれぞれは、絶縁フィルム４の二つの短辺と一
つの長辺（中央側）に沿って延在するコの字状のパター
ンを有しており、例えばエポキシ樹脂系またはポリイミ
ド樹脂系の接着剤によって絶縁フィルム４に接着されて
いる。
ード７および接地〔ＶSS〕用端子を構成するバスバーリ
ード７のそれぞれは、絶縁フィルム４の二つの短辺と一
つの長辺（中央側）に沿って延在するコの字状のパター
ンを有しており、例えばエポキシ樹脂系またはポリイミ
ド樹脂系の接着剤によって絶縁フィルム４に接着されて
いる。
【００２６】また、上記二本のバスバーリード７のそれ
ぞれは、例えばＡｕ、ＣｕまたはＡｌからなるワイヤ８
を介して半導体チップ３のボンディングパッド５と電気
的に接続されている。上記ワイヤ８は、例えば熱圧着に
超音波振動を併用したボンディング法を用いてボンディ
ングされている。
ぞれは、例えばＡｕ、ＣｕまたはＡｌからなるワイヤ８
を介して半導体チップ３のボンディングパッド５と電気
的に接続されている。上記ワイヤ８は、例えば熱圧着に
超音波振動を併用したボンディング法を用いてボンディ
ングされている。
【００２７】上記コの字状のパターンを有するバスバー
リード７によって三方を囲まれた絶縁フィルム４上の領
域には、信号用端子を構成するリードのインナーリード
部６Ａが半導体チップ３の長辺方向に沿って配置されて
いる。上記インナーリード部６Ａのそれぞれは、例えば
エポキシ樹脂系またはポリイミド樹脂系の接着剤によっ
て絶縁フィルム４に接着されている。
リード７によって三方を囲まれた絶縁フィルム４上の領
域には、信号用端子を構成するリードのインナーリード
部６Ａが半導体チップ３の長辺方向に沿って配置されて
いる。上記インナーリード部６Ａのそれぞれは、例えば
エポキシ樹脂系またはポリイミド樹脂系の接着剤によっ
て絶縁フィルム４に接着されている。
【００２８】また、信号用端子を構成する上記インナー
リード部６Ａのそれぞれは、ワイヤ８を介して半導体チ
ップ３のボンディングパッド５と電気的に接続されてい
る。
リード部６Ａのそれぞれは、ワイヤ８を介して半導体チ
ップ３のボンディングパッド５と電気的に接続されてい
る。
【００２９】上記ワイヤ８は、前記バスバーリード７の
上を跨ぐようにボンディングされている。
上を跨ぐようにボンディングされている。
【００３０】図１に示すように、本実施例のＬＳＩパッ
ケージ１に封止された半導体チップ３の主面の中央に
は、半導体チップ３の長辺方向に沿って延在する第２の
絶縁テープ９が設けられている。この絶縁テープ９は、
前記絶縁テープ４と同じく、ポリイミド系樹脂からな
り、エポキシ樹脂系またはポリイミド樹脂系の接着剤に
よって半導体チップ３に接着されている。
ケージ１に封止された半導体チップ３の主面の中央に
は、半導体チップ３の長辺方向に沿って延在する第２の
絶縁テープ９が設けられている。この絶縁テープ９は、
前記絶縁テープ４と同じく、ポリイミド系樹脂からな
り、エポキシ樹脂系またはポリイミド樹脂系の接着剤に
よって半導体チップ３に接着されている。
【００３１】上記絶縁テープ９の主面上には、Ｃｕなど
からなる所定数の配線１０がパターン形成されており、
これらの配線１０と半導体チップ３のボンディングパッ
ド５とは、ワイヤ８を介して電気的に接続されている。
からなる所定数の配線１０がパターン形成されており、
これらの配線１０と半導体チップ３のボンディングパッ
ド５とは、ワイヤ８を介して電気的に接続されている。
【００３２】上記のように構成された本実施例のＬＳＩ
パッケージ１によれば、次のような効果を得ることがで
きる。
パッケージ１によれば、次のような効果を得ることがで
きる。
【００３３】(1) 半導体チップ３の内部配線の一部を絶
縁テープ９の配線１０で代替させることにより、半導体
チップ３内の配線領域の面積を縮小することができるの
で、半導体チップ３を小型化することができる。また、
半導体チップ３の面積が同一の場合は、ＬＳＩの集積度
を向上させることができる。
縁テープ９の配線１０で代替させることにより、半導体
チップ３内の配線領域の面積を縮小することができるの
で、半導体チップ３を小型化することができる。また、
半導体チップ３の面積が同一の場合は、ＬＳＩの集積度
を向上させることができる。
【００３４】(2) 絶縁テープ９の配線１０のパターンを
変更することによってＬＳＩの機能を変更することがで
きるので、同一の半導体チップ３で異なる機能のＬＳＩ
を提供することができる。
変更することによってＬＳＩの機能を変更することがで
きるので、同一の半導体チップ３で異なる機能のＬＳＩ
を提供することができる。
【００３５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３６】前記実施例では、第２の絶縁テープの配線
と半導体チップのボンディングパッドとをワイヤで接続
したが、例えば絶縁テープの直下にボンディングパッド
を配置し、絶縁テープの配線とこのボンディングパッド
とを半田バンプなどを介して電気的に接続してもよい。
と半導体チップのボンディングパッドとをワイヤで接続
したが、例えば絶縁テープの直下にボンディングパッド
を配置し、絶縁テープの配線とこのボンディングパッド
とを半田バンプなどを介して電気的に接続してもよい。
【００３７】また、本発明では、第２の絶縁テープの配
線を多層化することにより、半導体チップの面積を一層
縮小することができる。
線を多層化することにより、半導体チップの面積を一層
縮小することができる。
【００３８】前記実施例では、樹脂封止形ＬＳＩパッケ
ージの一種のＳＯＪに適用した場合について説明した
が、これに限定されるものではなく、リード・オン・チ
ップ構造を有する脂封止形ＬＳＩパッケージ全般に適用
することができる。
ージの一種のＳＯＪに適用した場合について説明した
が、これに限定されるものではなく、リード・オン・チ
ップ構造を有する脂封止形ＬＳＩパッケージ全般に適用
することができる。
【００３９】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４０】(1) 本発明によれば、半導体チップ内の配
線領域の面積を縮小することができるので、半導体チッ
プを小型化することができる。また、半導体チップの面
積が同一の場合は、ＬＳＩの集積度を向上させることが
できる。
線領域の面積を縮小することができるので、半導体チッ
プを小型化することができる。また、半導体チップの面
積が同一の場合は、ＬＳＩの集積度を向上させることが
できる。
【００４１】(2) 本発明によれば、絶縁テープの配線の
パターンを変更することにより、同一の半導体チップで
異なる機能のＬＳＩを提供することができる。
パターンを変更することにより、同一の半導体チップで
異なる機能のＬＳＩを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるＬＳＩパッケージに封
止された半導体チップの主面の一部を拡大して示す平面
図である。
止された半導体チップの主面の一部を拡大して示す平面
図である。
【図２】本発明の一実施例であるＬＳＩパッケージの一
部を破断して示す斜視図である。
部を破断して示す斜視図である。
１ ＬＳＩパッケージ ２ パッケージ本体 ３ 半導体チップ ４ 絶縁テープ ５ ボンディングパッド ６Ａ インナーリード部 ６Ｂ アウターリード部 ６Ｃ チップ支持用リード ７ バスバーリード ８ ワイヤ ９ 絶縁テープ １０ 配線
Claims (2)
- 【請求項１】 パッケージ本体に封止された半導体チッ
プの主面上に絶縁テープを介してリードを配置し、前記
リードと前記半導体チップとをワイヤで接続したリード
・オン・チップ構造の樹脂封止形ＬＳＩパッケージを有
する半導体集積回路装置であって、前記半導体チップの
主面上に配線層を備えた第２の絶縁テープを設け、前記
第２の絶縁テープの配線と前記半導体チップとを電気的
に接続したことを特徴とする半導体集積回路装置。 - 【請求項２】 前記第２の絶縁テープの配線と前記半導
体チップとをボンディングワイヤまたはバンプ電極を介
して電気的に接続したことを特徴とする請求項１記載の
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246190A JPH0697360A (ja) | 1992-09-16 | 1992-09-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246190A JPH0697360A (ja) | 1992-09-16 | 1992-09-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697360A true JPH0697360A (ja) | 1994-04-08 |
Family
ID=17144858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4246190A Pending JPH0697360A (ja) | 1992-09-16 | 1992-09-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697360A (ja) |
-
1992
- 1992-09-16 JP JP4246190A patent/JPH0697360A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232148B1 (en) | Method and apparatus leads-between-chips | |
| US5352632A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US8053278B2 (en) | Multi-chip package type semiconductor device | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JPH05136323A (ja) | 集積回路装置 | |
| JPH0846076A (ja) | 半導体パッケージのパッキング構造 | |
| JP3415509B2 (ja) | 半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JP3942495B2 (ja) | 半導体装置 | |
| JPH0521698A (ja) | 半導体装置 | |
| JPH0697360A (ja) | 半導体集積回路装置 | |
| JP2852112B2 (ja) | 半導体集積回路装置 | |
| JPH05121632A (ja) | 半導体装置 | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JP3064674B2 (ja) | 半導体装置 | |
| JPH05114693A (ja) | 半導体装置 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JP2896223B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000269376A (ja) | 半導体装置 | |
| JP3193788B2 (ja) | 電子部品搭載用基板 |