JPH0697405A - イメ−ジセンサの製造方法 - Google Patents
イメ−ジセンサの製造方法Info
- Publication number
- JPH0697405A JPH0697405A JP4265536A JP26553692A JPH0697405A JP H0697405 A JPH0697405 A JP H0697405A JP 4265536 A JP4265536 A JP 4265536A JP 26553692 A JP26553692 A JP 26553692A JP H0697405 A JPH0697405 A JP H0697405A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion layer
- image sensor
- etching
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims abstract description 69
- 238000001312 dry etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 59
- 229910052751 metal Inorganic materials 0.000 description 28
- 239000002184 metal Substances 0.000 description 28
- 238000005530 etching Methods 0.000 description 19
- 239000007789 gas Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- RFCAUADVODFSLZ-UHFFFAOYSA-N 1-Chloro-1,1,2,2,2-pentafluoroethane Chemical compound FC(F)(F)C(F)(F)Cl RFCAUADVODFSLZ-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 235000019406 chloropentafluoroethane Nutrition 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 漏れ電流の原因となる光電変換層への付着物
をなくすことのできるイメ−ジセンサの製造方法を提供
する。 【構成】 光電変換層３及び透明電極４の個別化の処理
後に、２３０℃程度でアニ−ルし、次いで、ＢＨＦ（バ
ッファ−ドフッ酸）をエッチャントとして光電変換層３
の側壁をウエットエッチングすること又は、ＳＦ6 ，Ｃ
Ｆ4 ，Ｏ2 ，Ａｒ，フロンガス等の混合ガスにより光電
変換層３の側面をドライエッチングすることによって、
光電変換層３の個別化処理の際に付着した付着物が除去
されることとなる。
をなくすことのできるイメ−ジセンサの製造方法を提供
する。 【構成】 光電変換層３及び透明電極４の個別化の処理
後に、２３０℃程度でアニ−ルし、次いで、ＢＨＦ（バ
ッファ−ドフッ酸）をエッチャントとして光電変換層３
の側壁をウエットエッチングすること又は、ＳＦ6 ，Ｃ
Ｆ4 ，Ｏ2 ，Ａｒ，フロンガス等の混合ガスにより光電
変換層３の側面をドライエッチングすることによって、
光電変換層３の個別化処理の際に付着した付着物が除去
されることとなる。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリや電子複
写機等の画像入力部のセンサとして用いられるイメ−ジ
センサに係り、特に、光電変換層を透明電極と金属電極
とで挟んでなる複数の光電変換素子から構成されるイメ
−ジセンサの製造方法の改良に関する。
写機等の画像入力部のセンサとして用いられるイメ−ジ
センサに係り、特に、光電変換層を透明電極と金属電極
とで挟んでなる複数の光電変換素子から構成されるイメ
−ジセンサの製造方法の改良に関する。
【０００２】
【従来の技術】従来、この種のイメ−ジセンサとして
は、共通の金属電極上に個別化された光電変換層及び透
明電極を複数配してなるイメ−ジセンサが公知・周知と
なっている（例えば、特開昭６３−６７７７２号公報参
照）。このように光電変換層と透明電極とを個別化した
ものは、各受光素子が相互に影響し合うことが少なくな
るので、各素子毎の出力が均一で良好なダイオ−ド特性
を得ることができることから多く用いられている。
は、共通の金属電極上に個別化された光電変換層及び透
明電極を複数配してなるイメ−ジセンサが公知・周知と
なっている（例えば、特開昭６３−６７７７２号公報参
照）。このように光電変換層と透明電極とを個別化した
ものは、各受光素子が相互に影響し合うことが少なくな
るので、各素子毎の出力が均一で良好なダイオ−ド特性
を得ることができることから多く用いられている。
【０００３】ところで、このように光電変換層及び透明
電極を個別化するイメ−ジセンサにおいては、光電変換
層を個別化するためにＳＦ6 、ＣＦ4 等のガスを用いて
ドライエッチングする方法が採られることがあるが、こ
の場合、光電変換層の下面（基板側）に配される金属電
極と光電変換層とのいわゆるエッチングレ−トが異なる
ために金属電極の表面もエッチングされ、金属のフッ化
物等が光電変換層の側壁さらには光電変換層に積層され
ている透明電極に付着することがあり、付着したままと
すると漏れ電流を増大させ、いわゆるＰ／Ｄ比（受光時
の出力電流と非受光時の電流との比）の低下を招くとい
う問題があった。
電極を個別化するイメ−ジセンサにおいては、光電変換
層を個別化するためにＳＦ6 、ＣＦ4 等のガスを用いて
ドライエッチングする方法が採られることがあるが、こ
の場合、光電変換層の下面（基板側）に配される金属電
極と光電変換層とのいわゆるエッチングレ−トが異なる
ために金属電極の表面もエッチングされ、金属のフッ化
物等が光電変換層の側壁さらには光電変換層に積層され
ている透明電極に付着することがあり、付着したままと
すると漏れ電流を増大させ、いわゆるＰ／Ｄ比（受光時
の出力電流と非受光時の電流との比）の低下を招くとい
う問題があった。
【０００４】この問題を軽減する技術として、例えば、
光電変換層の側壁面を絶縁層で被覆して漏れ電流の発生
を防止する方法（例えば、特開平３−２４４１５５号公
報参照）や、透明電極の面積を光電変換層の面積より小
さく形成すると共に、透明電極周囲にガ−ド電極を設け
て漏れ電流成分を光電流から分離させる方法（特開平３
−２１２９７５号公報参照）等がある。
光電変換層の側壁面を絶縁層で被覆して漏れ電流の発生
を防止する方法（例えば、特開平３−２４４１５５号公
報参照）や、透明電極の面積を光電変換層の面積より小
さく形成すると共に、透明電極周囲にガ−ド電極を設け
て漏れ電流成分を光電流から分離させる方法（特開平３
−２１２９７５号公報参照）等がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た前者の方法にあっては、絶縁層で被覆するために酸素
プラズマ処理による酸化処理を必要とするが、この場
合、光電変換層の下面にある金属電極も酸化されてしま
うので、金属電極の部材には酸素プラズマによって酸化
され難いものを選定する必要があり製造上の制約ができ
てしまうという問題があるばかりか、金属電極を形成す
る部材によっては光電変換層の側壁に電極材料の一部が
付着して漏れ電流の経路となり暗電流が低減できないと
いう問題を発生させる。また、上述した後者の方法にお
いては、ガ−ド電極を設けるために受光面積がその分犠
牲となり、特に、高解像度のイメ−ジセンサを構成する
ために画素密度を高くしてゆく場合には適さないという
問題があった。
た前者の方法にあっては、絶縁層で被覆するために酸素
プラズマ処理による酸化処理を必要とするが、この場
合、光電変換層の下面にある金属電極も酸化されてしま
うので、金属電極の部材には酸素プラズマによって酸化
され難いものを選定する必要があり製造上の制約ができ
てしまうという問題があるばかりか、金属電極を形成す
る部材によっては光電変換層の側壁に電極材料の一部が
付着して漏れ電流の経路となり暗電流が低減できないと
いう問題を発生させる。また、上述した後者の方法にお
いては、ガ−ド電極を設けるために受光面積がその分犠
牲となり、特に、高解像度のイメ−ジセンサを構成する
ために画素密度を高くしてゆく場合には適さないという
問題があった。
【０００６】本発明は、上記実情に鑑みてなされたもの
で、完成後に漏れ電流を増大させるような付着物が光電
変換層等に付着したままになることがなく高い明暗電流
比を有するイメ−ジセンサを提供することのできるイメ
−ジセンサの製造方法を提供するものである。
で、完成後に漏れ電流を増大させるような付着物が光電
変換層等に付着したままになることがなく高い明暗電流
比を有するイメ−ジセンサを提供することのできるイメ
−ジセンサの製造方法を提供するものである。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
め請求項１記載の発明に係るイメ−ジセンサの製造方法
は、共通電極上に個別化された光電変換層及び透明電極
を配することによって構成された複数の光電変換素子を
有してなるイメ−ジセンサの製造方法であって、前記複
数の光電変換層及び透明電極の個別化の処理工程後に少
くとも前記光電変換層の側壁をウエットエッチングする
工程を含んでなるものである。また、請求項２記載の発
明に係るイメ−ジセンサの製造方法は、共通電極上に個
別化された光電変換層及び透明電極を配することによっ
て構成された複数の光電変換素子を有してなるイメ−ジ
センサの製造方法であって、前記複数の光電変換層及び
透明電極の個別化の処理工程後に前記光電変換層の側壁
をドライエッチングする工程を含んでなるものである。
め請求項１記載の発明に係るイメ−ジセンサの製造方法
は、共通電極上に個別化された光電変換層及び透明電極
を配することによって構成された複数の光電変換素子を
有してなるイメ−ジセンサの製造方法であって、前記複
数の光電変換層及び透明電極の個別化の処理工程後に少
くとも前記光電変換層の側壁をウエットエッチングする
工程を含んでなるものである。また、請求項２記載の発
明に係るイメ−ジセンサの製造方法は、共通電極上に個
別化された光電変換層及び透明電極を配することによっ
て構成された複数の光電変換素子を有してなるイメ−ジ
センサの製造方法であって、前記複数の光電変換層及び
透明電極の個別化の処理工程後に前記光電変換層の側壁
をドライエッチングする工程を含んでなるものである。
【０００８】
【作用】ウエットエッチング又はドライエッチングによ
り光電変換素子の側壁面をエッチングすることにより、
光電変換素子の個別化処理の工程においてその下地とな
る金属電極の一部までエッチングされた場合に光電変換
素子の側壁面に付着した金属電極の成分が除去されるの
で、完成後に漏れ電流を生じさせる一因が確実に除去さ
れることとなる。
り光電変換素子の側壁面をエッチングすることにより、
光電変換素子の個別化処理の工程においてその下地とな
る金属電極の一部までエッチングされた場合に光電変換
素子の側壁面に付着した金属電極の成分が除去されるの
で、完成後に漏れ電流を生じさせる一因が確実に除去さ
れることとなる。
【０００９】
【実施例】以下、図１乃至図６を参照しつつ、本発明に
係るイメ−ジセンサの製造方法について説明する。ここ
で、図１は本発明に係るイメ−ジセンサの製造プロセス
を説明するための製造過程における主要な段階でのイメ
−ジセンサの縦断面図、図２は本発明に係るイメ−ジセ
ンサの製造プロセスを説明するための製造過程における
主要な段階でのイメ−ジセンサの縦断面図、図３はドラ
イエッチングによる光電変換層の側壁部分の削り取りの
様子を示す縦断面図、図４は本発明に係るイメ−ジセン
サの製造方法により製造されたイメ−ジセンサの平面
図、図５は図４のＡ−Ａ線断面図、図６は図４のＢ−Ｂ
線断面図である。先ず、本発明に係るイメ−ジセンサの
製造方法により製造されるイメ−ジセンサの構造につい
て図４乃至図６を参照しつつ説明する。このイメ−ジセ
ンサは、ガラス基板１の上に共通金属電極２が配され、
この共通金属電極２の上に個別化された光電変換層３が
配されると共に、同じく個別化された透明電極４が光電
変換層３上に積層されており、さらに、これら複数の光
電変換層３及び透明電極４を覆うように層間絶縁膜５が
設けられている（図５及び図６参照）。そして、この層
間絶縁膜５には上述した透明電極４に連通するコンタク
ト孔６が形成されると共に、上面には配線電極７が設け
られ、この配線電極７はコンタクト孔６を介して透明電
極４に接続されるようになっている（図５及び図６参
照）。かかるイメ−ジセンサの構成自体は従来から知ら
れているものと基本的に同一であり、それ故、ここでの
説明は概略に止める。
係るイメ−ジセンサの製造方法について説明する。ここ
で、図１は本発明に係るイメ−ジセンサの製造プロセス
を説明するための製造過程における主要な段階でのイメ
−ジセンサの縦断面図、図２は本発明に係るイメ−ジセ
ンサの製造プロセスを説明するための製造過程における
主要な段階でのイメ−ジセンサの縦断面図、図３はドラ
イエッチングによる光電変換層の側壁部分の削り取りの
様子を示す縦断面図、図４は本発明に係るイメ−ジセン
サの製造方法により製造されたイメ−ジセンサの平面
図、図５は図４のＡ−Ａ線断面図、図６は図４のＢ−Ｂ
線断面図である。先ず、本発明に係るイメ−ジセンサの
製造方法により製造されるイメ−ジセンサの構造につい
て図４乃至図６を参照しつつ説明する。このイメ−ジセ
ンサは、ガラス基板１の上に共通金属電極２が配され、
この共通金属電極２の上に個別化された光電変換層３が
配されると共に、同じく個別化された透明電極４が光電
変換層３上に積層されており、さらに、これら複数の光
電変換層３及び透明電極４を覆うように層間絶縁膜５が
設けられている（図５及び図６参照）。そして、この層
間絶縁膜５には上述した透明電極４に連通するコンタク
ト孔６が形成されると共に、上面には配線電極７が設け
られ、この配線電極７はコンタクト孔６を介して透明電
極４に接続されるようになっている（図５及び図６参
照）。かかるイメ−ジセンサの構成自体は従来から知ら
れているものと基本的に同一であり、それ故、ここでの
説明は概略に止める。
【００１０】次に、上記構成のイメ−ジセンサの製造プ
ロセスについて図１乃至図３を参照しつつ説明する。先
ず、ガラス基板１上にスパッタリング法により金属部材
（例えば、Ｃｒ、Ｔａ、Ｔｉ、Ｗ等）を膜厚約１００ｎ
ｍの程着膜して金属層２ａを形成する（図１（ａ）参
照）。次に、プラズマＣＶＤ法により水素化アモルファ
スシリコン（ａ−Ｓｉ：Ｈ）を膜厚約１μｍ程度着膜し
てａ−Ｓｉ：Ｈ層３ａを堆積する（図１（ｂ）参照）。
続いてＤＣマグネトロンスパッタリング法により酸化イ
ンジウム・スズ（ＩＴＯ）４ａを膜厚約７０ｎｍ程度に
着膜する（図１（ｃ）参照）。そして、このＩＴＯ膜の
上にレジスト８を塗布してフォトリソエッチング法によ
りパタ−ニングして個別化された透明電極４を形成する
（図２（ａ）参照）。さらに、レジストパタ−ンをその
ままにし、それをマスクとして先のａ−Ｓｉ：Ｈ層３ａ
をエッチングし、個別化された光電変換層３を形成する
（図２（ｂ）参照）。このａ−Ｓｉ：Ｈ層３ａのエッチ
ングは、例えば六フッ化硫黄（ＳＦ6 ）、四フッ化炭素
（ＣＦ4 ）、酸素（Ｏ2 ）及びフロン１１５（Ｃ2 Ｃｌ
Ｆ5 ）ガスの混合ガスを用いて行う。尚、エッチングに
用いるガスとしては、この他に六フッ化硫黄（ＳＦ6 ）
と四フッ化炭素（ＣＦ4 ）のいずれかと、酸素（Ｏ2 ）
又はフロン１１５（Ｃ2 ＣｌＦ5 ）ガスとの混合ガスで
あってもよい。
ロセスについて図１乃至図３を参照しつつ説明する。先
ず、ガラス基板１上にスパッタリング法により金属部材
（例えば、Ｃｒ、Ｔａ、Ｔｉ、Ｗ等）を膜厚約１００ｎ
ｍの程着膜して金属層２ａを形成する（図１（ａ）参
照）。次に、プラズマＣＶＤ法により水素化アモルファ
スシリコン（ａ−Ｓｉ：Ｈ）を膜厚約１μｍ程度着膜し
てａ−Ｓｉ：Ｈ層３ａを堆積する（図１（ｂ）参照）。
続いてＤＣマグネトロンスパッタリング法により酸化イ
ンジウム・スズ（ＩＴＯ）４ａを膜厚約７０ｎｍ程度に
着膜する（図１（ｃ）参照）。そして、このＩＴＯ膜の
上にレジスト８を塗布してフォトリソエッチング法によ
りパタ−ニングして個別化された透明電極４を形成する
（図２（ａ）参照）。さらに、レジストパタ−ンをその
ままにし、それをマスクとして先のａ−Ｓｉ：Ｈ層３ａ
をエッチングし、個別化された光電変換層３を形成する
（図２（ｂ）参照）。このａ−Ｓｉ：Ｈ層３ａのエッチ
ングは、例えば六フッ化硫黄（ＳＦ6 ）、四フッ化炭素
（ＣＦ4 ）、酸素（Ｏ2 ）及びフロン１１５（Ｃ2 Ｃｌ
Ｆ5 ）ガスの混合ガスを用いて行う。尚、エッチングに
用いるガスとしては、この他に六フッ化硫黄（ＳＦ6 ）
と四フッ化炭素（ＣＦ4 ）のいずれかと、酸素（Ｏ2 ）
又はフロン１１５（Ｃ2 ＣｌＦ5 ）ガスとの混合ガスで
あってもよい。
【００１１】次に、光電変換層３の側壁処理を行う。こ
の側壁処理は、ａ−Ｓｉ：Ｈ層３ａのエッチングの際
に、その下地である共通金属電極２となる金属層２ａの
表面が削られ、その成分が光電変換層３の側壁部分に付
着することがあり、このような付着物をそのままにして
おくと、漏れ電流が大きな素子となってしまうため、そ
のような不都合をなくする目的で行うものである。先
ず、側壁処理の前段階として透明電極４を２３０℃程度
でアニ−ルする。この後、ウエットエチングにより光電
変換層３の側壁に付着した付着物を除去する側壁処理を
行うが、側壁処理用のエッチャントとしては、共通金属
電極２を形成する部材の種類によって異なるが、例え
ば、共通金属電極２がＴｉからなる場合、ＢＨＦ（バッ
ファ−ドフッ酸）、ＨＦ溶液がエッチャントとして好適
である。
の側壁処理は、ａ−Ｓｉ：Ｈ層３ａのエッチングの際
に、その下地である共通金属電極２となる金属層２ａの
表面が削られ、その成分が光電変換層３の側壁部分に付
着することがあり、このような付着物をそのままにして
おくと、漏れ電流が大きな素子となってしまうため、そ
のような不都合をなくする目的で行うものである。先
ず、側壁処理の前段階として透明電極４を２３０℃程度
でアニ−ルする。この後、ウエットエチングにより光電
変換層３の側壁に付着した付着物を除去する側壁処理を
行うが、側壁処理用のエッチャントとしては、共通金属
電極２を形成する部材の種類によって異なるが、例え
ば、共通金属電極２がＴｉからなる場合、ＢＨＦ（バッ
ファ−ドフッ酸）、ＨＦ溶液がエッチャントとして好適
である。
【００１２】次に、先の金属膜２ａを帯状にパタ−ニン
グして共通金属電極２を形成する（図１（ａ）参照）。
この後、ポリイミド（日立化成製ＰＩＸ−１４００、Ｐ
ＩＸ−８８０３、東レ製フォトニ−ス等）をロ−ルコ−
ト又はスピンコ−トで１μｍ程度の膜厚で塗布して層間
絶縁膜５を形成し、さらに、コンタクト孔６を形成す
る。最後に、アルミニウム等の金属部材を蒸着法又はス
パッタリング法により１μｍ程度着膜し、パタ−ニング
を行うことによって配線電極７を形成する。図７には、
上述したような光電変換層３の側壁処理を施したイメ−
ジセンサにおける逆方向特性が従来との比較において示
されている。この特性線図に示されたように、特に、暗
状態における逆方向電流が、側壁処理が施されていない
従来のものにあっては、印加電圧の上昇と共に増加する
ものであった（図７において点線の特性線参照）のに対
し、本実施例の側壁処理を施した場合には印加電圧の上
昇に関係なく略一定の電流値に押さえられた。
グして共通金属電極２を形成する（図１（ａ）参照）。
この後、ポリイミド（日立化成製ＰＩＸ−１４００、Ｐ
ＩＸ−８８０３、東レ製フォトニ−ス等）をロ−ルコ−
ト又はスピンコ−トで１μｍ程度の膜厚で塗布して層間
絶縁膜５を形成し、さらに、コンタクト孔６を形成す
る。最後に、アルミニウム等の金属部材を蒸着法又はス
パッタリング法により１μｍ程度着膜し、パタ−ニング
を行うことによって配線電極７を形成する。図７には、
上述したような光電変換層３の側壁処理を施したイメ−
ジセンサにおける逆方向特性が従来との比較において示
されている。この特性線図に示されたように、特に、暗
状態における逆方向電流が、側壁処理が施されていない
従来のものにあっては、印加電圧の上昇と共に増加する
ものであった（図７において点線の特性線参照）のに対
し、本実施例の側壁処理を施した場合には印加電圧の上
昇に関係なく略一定の電流値に押さえられた。
【００１３】次に、光電変換層３の壁面処理の第２の実
施例について説明する。上述の第１の実施例において
は、ウエットエッチングにより光電変換層３の側壁に付
着した付着物を除去するようにしたのに対し、この第２
の実施例はドライエッチングにより側壁部分のエッチン
グを行うものである。すなわち、光電変換層３を形成す
るためのエッチング終了後にエッチングガスの組成を変
えて（例えば、Ａｒガスなどを添加し、エッチングレ−
トを制御する）ドライエッチングを行い、側壁部分を図
３において点線で示されたように５〜１０ｎｍ程度エッ
チングするものである。より、具体的には、Ａｒ、Ｏ
2 、ＳＦ6 の各ガス流量比を９：９：１とし、ガス圧１
１Ｐａの下でドライエッチングを行うことにより光電変
換層３の側壁を削りとることによって、側壁に付着した
付着物の除去を行おうとするものである。そして、この
ドライエッチングによる壁面処理後に透明電極４のレジ
ストの剥離を行う。
施例について説明する。上述の第１の実施例において
は、ウエットエッチングにより光電変換層３の側壁に付
着した付着物を除去するようにしたのに対し、この第２
の実施例はドライエッチングにより側壁部分のエッチン
グを行うものである。すなわち、光電変換層３を形成す
るためのエッチング終了後にエッチングガスの組成を変
えて（例えば、Ａｒガスなどを添加し、エッチングレ−
トを制御する）ドライエッチングを行い、側壁部分を図
３において点線で示されたように５〜１０ｎｍ程度エッ
チングするものである。より、具体的には、Ａｒ、Ｏ
2 、ＳＦ6 の各ガス流量比を９：９：１とし、ガス圧１
１Ｐａの下でドライエッチングを行うことにより光電変
換層３の側壁を削りとることによって、側壁に付着した
付着物の除去を行おうとするものである。そして、この
ドライエッチングによる壁面処理後に透明電極４のレジ
ストの剥離を行う。
【００１４】続いて、第３の実施例について説明する。
この第３の実施例は、ドライエッチングを行う点におい
ては第２の実施例と同一である。この第３の実施例は、
先ず、光電変換層３を形成した後に透明電極４上のレジ
スト８（図２参照）を剥離する。これは、ドライエッチ
ングを行う場合にレジストもエッチングガスによって削
られるので、その成分が側壁に付着する可能性があり、
このようなレジスト成分の側壁への付着の可能性をなく
するためである。レジスト除去後、２００〜２３０℃程
度でアニ−ルを行い、その後、第２の実施例と同様にド
ライエッチングを行い光電変換層３の側壁を５〜１０ｎ
ｍ程度得削りとる。ここで、このドライエッチングの処
理時間としては、光電変換層３の下地となる共通金属電
極２の表面がエッチングされる時のいわゆるｄｅａｄ
ｔｉｍｅより短い時間で処理を終える必要があることに
留意しなければならない。
この第３の実施例は、ドライエッチングを行う点におい
ては第２の実施例と同一である。この第３の実施例は、
先ず、光電変換層３を形成した後に透明電極４上のレジ
スト８（図２参照）を剥離する。これは、ドライエッチ
ングを行う場合にレジストもエッチングガスによって削
られるので、その成分が側壁に付着する可能性があり、
このようなレジスト成分の側壁への付着の可能性をなく
するためである。レジスト除去後、２００〜２３０℃程
度でアニ−ルを行い、その後、第２の実施例と同様にド
ライエッチングを行い光電変換層３の側壁を５〜１０ｎ
ｍ程度得削りとる。ここで、このドライエッチングの処
理時間としては、光電変換層３の下地となる共通金属電
極２の表面がエッチングされる時のいわゆるｄｅａｄ
ｔｉｍｅより短い時間で処理を終える必要があることに
留意しなければならない。
【００１５】図８には、エッチング時間と共通金属電極
２がエッチングガスによって削られる深さとの関係の一
例が示されている。同図によれば、エッチングを開始し
てからある時間まで（エッチング開始からこのある時間
までを「ｄｅａｄ ｔｉｍｅ」という。）は、共通金属
電極２が殆どエッチングされない状態が存在する。これ
は、共通金属電極２の最表面が大気にさらされる等によ
り表面酸化膜が形成されるためである。一方、光電変換
層３はエッチング開始と共に膜が削られる。したがっ
て、この時間内でエッチングを行えば、光電変換層３の
みが削られるため、共通金属電極２の成分が光電変換層
３の壁面に付着することはなく、その分、側壁の付着物
に起因する漏れ電流が減少することとなる。尚、アニ−
ルを行うのはプラズマによる透明電極４へのダメ−ジを
抑えるためである。
２がエッチングガスによって削られる深さとの関係の一
例が示されている。同図によれば、エッチングを開始し
てからある時間まで（エッチング開始からこのある時間
までを「ｄｅａｄ ｔｉｍｅ」という。）は、共通金属
電極２が殆どエッチングされない状態が存在する。これ
は、共通金属電極２の最表面が大気にさらされる等によ
り表面酸化膜が形成されるためである。一方、光電変換
層３はエッチング開始と共に膜が削られる。したがっ
て、この時間内でエッチングを行えば、光電変換層３の
みが削られるため、共通金属電極２の成分が光電変換層
３の壁面に付着することはなく、その分、側壁の付着物
に起因する漏れ電流が減少することとなる。尚、アニ−
ルを行うのはプラズマによる透明電極４へのダメ−ジを
抑えるためである。
【００１６】この実施例によるイメ−ジセンサの製造方
法においては、上述したように光電変換層３の形成後
に、ウエットエッチング又はドライエッチングにより光
電変換層３の側壁部分の付着物を除去するようにしたの
で、従来と異なり漏れ電流発生の一因となる光電変換層
３の付着物がなくなり、その分漏れ電流を少なく安定し
た特性のイメ−ジセンサとなるものである。
法においては、上述したように光電変換層３の形成後
に、ウエットエッチング又はドライエッチングにより光
電変換層３の側壁部分の付着物を除去するようにしたの
で、従来と異なり漏れ電流発生の一因となる光電変換層
３の付着物がなくなり、その分漏れ電流を少なく安定し
た特性のイメ−ジセンサとなるものである。
【００１７】
【発明の効果】以上、述べたように、本発明によれば、
光電変換層の個別化の処理後にドライエッチング又はウ
エットエッチングにより光電変換層の側壁をエッチング
するように構成することにより、光電変換層の個別化処
理の際に光電変換層の下地である金属電極の一部がエッ
チングされて光電変換層の側壁に付着したものが確実に
削除できるので、漏れ電流の主たる原因をなくすること
ができ、高い明暗電流比を有するイメ−ジセンサを提供
できるという効果を奏するものである。
光電変換層の個別化の処理後にドライエッチング又はウ
エットエッチングにより光電変換層の側壁をエッチング
するように構成することにより、光電変換層の個別化処
理の際に光電変換層の下地である金属電極の一部がエッ
チングされて光電変換層の側壁に付着したものが確実に
削除できるので、漏れ電流の主たる原因をなくすること
ができ、高い明暗電流比を有するイメ−ジセンサを提供
できるという効果を奏するものである。
【図１】 本発明に係るイメ−ジセンサの製造方法によ
る製造プロセスを説明するための製造過程における主要
な段階でのイメ−ジセンサの縦断面図である。
る製造プロセスを説明するための製造過程における主要
な段階でのイメ−ジセンサの縦断面図である。
【図２】 本発明に係るイメ−ジセンサの製造方法によ
る製造プロセスを説明するための製造過程における主要
な段階でのイメ−ジセンサの縦断面図である。
る製造プロセスを説明するための製造過程における主要
な段階でのイメ−ジセンサの縦断面図である。
【図３】 ドライエッチングによる光電変換層の側壁部
分の削り採りの様子を示す縦断面図である。
分の削り採りの様子を示す縦断面図である。
【図４】 本発明に係るイメ−ジセンサの製造方法によ
り製造されたイメ−ジセンサの平面図である。
り製造されたイメ−ジセンサの平面図である。
【図５】 図４のＡ−Ａ線断面図である。
【図６】 図４のＢ−Ｂ線断面図である。
【図７】 ウエットエッチングによる側壁処理を施した
場合の印加電圧と逆方向電流との関係を従来のものとの
比較において示した特性線図。
場合の印加電圧と逆方向電流との関係を従来のものとの
比較において示した特性線図。
【図８】 エッチング時間とエッチング深さとの関係を
示す特性線図。
示す特性線図。
２…共通金属電極、 ３…光電変換層、 ４…透明電
極、５…層間絶縁膜、７…配線電極、 ８…レジスト
極、５…層間絶縁膜、７…配線電極、 ８…レジスト
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 31/10
Claims (2)
- 【請求項１】 共通電極上に個別化された光電変換層及
び透明電極を配することによって構成された複数の光電
変換素子を有してなるイメ−ジセンサの製造方法であっ
て、前記複数の光電変換層及び透明電極の個別化の処理
工程後に少くとも前記光電変換層の側壁をウエットエッ
チングする工程を含んでなることを特徴とするイメ−ジ
センサの製造方法。 - 【請求項２】 共通電極上に個別化された光電変換層及
び透明電極を配することによって構成された複数の光電
変換素子を有してなるイメ−ジセンサの製造方法であっ
て、前記複数の光電変換層及び透明電極の個別化の処理
工程後に前記光電変換層の側壁をドライエッチングする
工程を含んでなることを特徴とするイメ−ジセンサの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265536A JPH0697405A (ja) | 1992-09-09 | 1992-09-09 | イメ−ジセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265536A JPH0697405A (ja) | 1992-09-09 | 1992-09-09 | イメ−ジセンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697405A true JPH0697405A (ja) | 1994-04-08 |
Family
ID=17418491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4265536A Pending JPH0697405A (ja) | 1992-09-09 | 1992-09-09 | イメ−ジセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697405A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067762A (ja) * | 2008-09-10 | 2010-03-25 | Mitsubishi Electric Corp | 光電変換装置、及びその製造方法 |
-
1992
- 1992-09-09 JP JP4265536A patent/JPH0697405A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067762A (ja) * | 2008-09-10 | 2010-03-25 | Mitsubishi Electric Corp | 光電変換装置、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| CN100454604C (zh) | 平板显示器及其制造方法 | |
| JP3510681B2 (ja) | 薄膜トランジスタ・アセンブリを製造する方法 | |
| KR100443804B1 (ko) | 액티브 매트릭스 기판 및 표시 장치 | |
| US7256076B2 (en) | Manufacturing method of liquid crystal display device | |
| JP2639356B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0864835A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| US5455182A (en) | Semiconductor process for forming channel layer with passivated covering | |
| JPH10173198A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002110631A (ja) | 多層薄膜パターンの製造方法 | |
| JPH11326950A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0697405A (ja) | イメ−ジセンサの製造方法 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| KR100296112B1 (ko) | 박막 트랜지스터의 제조방법 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH0548106A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPH05226658A (ja) | 薄膜トランジスタ | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04215474A (ja) | 半導体素子における配線の製造方法 | |
| JPH0659277A (ja) | 半導体装置及びその製造方法 | |
| JPH0743734A (ja) | Ｉｔｏパターニング層の形成方法 |